CN105718644A - 一种现场可编程门阵列网表生成方法及装置 - Google Patents

一种现场可编程门阵列网表生成方法及装置 Download PDF

Info

Publication number
CN105718644A
CN105718644A CN201610033430.2A CN201610033430A CN105718644A CN 105718644 A CN105718644 A CN 105718644A CN 201610033430 A CN201610033430 A CN 201610033430A CN 105718644 A CN105718644 A CN 105718644A
Authority
CN
China
Prior art keywords
gate array
programmable gate
field programmable
logic unit
circuit logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610033430.2A
Other languages
English (en)
Inventor
赵双岭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN201610033430.2A priority Critical patent/CN105718644A/zh
Publication of CN105718644A publication Critical patent/CN105718644A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种现场可编程门阵列网表生成方法及装置，该方法包括生成至少一个实例化名，并建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及生成现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息；根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表；所述网表包括各个实例化名、各种电路逻辑单元的属性信息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。本发明通过以上技术方案，解决现有现场可编程门阵列的网表生成方案不够完善的问题。

Description

一种现场可编程门阵列网表生成方法及装置
技术领域
本发明涉及FPGA(现场可编程门阵列)领域，尤其涉及一种现场可编程门阵列网表生成方法及装置。
背景技术
随着信息与数据科技的发展需求，可编程芯片,特别是现场可编程门阵列凭借其编程灵活、系统稳定、资源丰富、集成度高等优点，其应用领域已经从原来通信领域扩展到航天、消费电子、工业控制、测试测量等广泛的领域，并且还有不断扩大的趋势。另一方面，随着工艺节点的不断攀升，使得对于可编程电路的系统集成度、可编程资源以及器件规模提出了更高的要求。现场可编程门阵列网表的生成是重要部分，现有的生成方案，需要处理大量数据，时间长、效率低，且生产的网表的正确性不高。
发明内容
本发明提供现场可编程门阵列网表生成方法及装置，解决现有现场可编程门阵列的网表生成方案不够完善的问题。
为解决上述技术问题，本发明采用以下技术方案:
一种现场可编程门阵列网表生成方法，包括：
生成至少一个实例化名，并建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及生成现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息；
根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表；所述网表包括各个实例化名、各种电路逻辑单元的属性信息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。
在一些实施例中，所述生成至少一个实例化名具体为：使用脚本生成至少一个实例化名。
在一些实施例中，所述建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系具体为：使用哈希结构建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系。
在一些实施例中，所述生成现场可编程门阵列中各种电路逻辑单元的属性信息具体为：
使用预设的硬件描述信息和哈希结构，编写现场可编程门阵列中各种电路逻辑单元的硬件描述信息以及连接关系文件，所述连接关系文件中包括所述连接关系信息。
在一些实施例中，所述硬件描述信息包括：电路逻辑单元名、端口数量、端口名、端口类型中的至少一种。
在一些实施例中，上述任一项的现场可编程门阵列网表生成方法还包括：检查所述网表的正确性和/或电源地连接合法性。
一种现场可编程门阵列网表生成装置，包括：
实例化名生成单元，用于生成至少一个实例化名；
关系建立单元，用于建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系；
属性信息生成单元，用于生成现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息；
网表生成单元，用于根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表；所述网表包括各个实例化名、各种电路逻辑单元的属性信息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。
在一些实施例中，所述实例化名生成单元为脚本。
在一些实施例中，所述关系建立单元和/或属性信息生成单元为哈希结构生成单元。
在一些实施例中，上述任一项所述的现场可编程门阵列网表生成装置，还包括网表检查单元，用于检查所述网表的正确性和/或电源地连接合法性。
本发明提出的生产方法及装置，只需要设计者提供现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息，即可进行全芯片网表生成，无需等待设计部完成电路设计，可以与电路设计工作并行，最大程度上缩短顶层网表产生的时间，将大大节省千万门级FPGA网表生成时间，缩短FPGA芯片研发周期。非常适用于超大规模可编程集成电路设计领域。
附图说明
图1为本发明一实施例提供的现场可编程门阵列网表生成方法的流程图；
图2为本发明另一实施例提供的现场可编程门阵列网表生成方法的流程图；
图3为本发明一实施例提供的连接关系文件的示意图；
图4为本发明一实施例提供的现场可编程门阵列网表生成装置的示意图。
具体实施方式
本发明中，电路逻辑单元指的是FPGA中的各个功能电路模块，功能电路模块由实现一个或多个功能的电路组成。
下面通过具体实施例对本发明的构思进一步详细说明。
如图1所示，为本发明一实施例提供的现场可编程门阵列网表生成方法的流程图，主要包括以下步骤：
S101、生成至少一个实例化名，并建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及生成现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息。
优选的，可以使用脚本生成至少一个实例化名。具体的，根据现场可编程门阵列中电路逻辑单元的种类数量，使用编程语言生成与之一一对应的实例化名，一个实例化名对应一个电路逻辑单元名，同一种电路逻辑单元共一个电路逻辑单元名。
优选的，可以使用哈希结构建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，并保存。
优选的，使用预设的硬件描述信息编写现场可编程门阵列中各种电路逻辑单元的硬件描述信息以及连接关系文件。预设的硬件描述信息包括但不局限于verilog。
硬件描述信息包括：电路逻辑单元名、端口数量、端口名、端口类型中的至少一种。端口类型包括：输入、输出、双向inout。
连接关系文件中包括上述连接关系信息。连接关系信息指的是，对应电路逻辑单元中各端口的连接关系信息，包括但不局限于：对应电路逻辑单元中的各本端口名、与本端口电性连接的其他端口名，以及两者对应关系。
由于FPGA中，属于同一种类型的电路逻辑单元通常数量极大，如果对各个电路逻辑单元，仅生成其属性信息，则数据处理量大，且对存储空间造成负担，因此本步骤中，无需生成各个电路逻辑单元的属性信息，而仅需生成各种电路逻辑单元的属性信息，在步骤S102生成网表的过程中，可以通过脚本反复调用各种电路逻辑单元的属性信息，进而可以产生千万门级的网表。
S102、根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表。
所述网表包括各个实例化名、各个电路逻辑单元的属性信息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。
在一些实施例中，在步骤102之后，还可以包括：
S103、检查所述网表的正确性和/或电源地连接合法性。
其中，检查网表的正确性可以具体包括：从网表中抽取每一个实例化名和每个电路逻辑单元的对应关系，检查电路逻辑单元的端口和网表实例化名的端口的一致性。
图2为本发明另一实施例提供的FPGA网表生成方法的流程图，主要包括以下步骤：
S201、使用脚本生成整个FPGA芯片中所有实例化名，如inst_A、inst_B，对inst_A的解释：FPGA包含A类型电路逻辑单元，使用A类型电路逻辑单元不只一次,每一次给个名字，这里inst_A指的就是某一次给的名。并使用哈希结构建立和存储每一个实例化与FPGA中各个电路逻辑单元名(module_name)之间的一一对应关系，如：
$hash{inst_A}{module_name}＝A,
$hash{inst_b}{module_name}＝B。
该哈希结构描述实例化名inst_A对应module为A，实例化名inst_b对应module为B；
S202、使用verilog硬件描述信息和哈希结构，为FPGA中每种类型的电路逻辑单元编写相应的硬件描述信息，以及编写每种类型电路逻辑单元的端口连接关系文件。
假设A类型的电路逻辑单元，存在端口porta和portb，除此之外存在电源vcc和vss。硬件描述信息和连接关系信息具体可以为：
$hash{A}{porta}＝input；
$hash{A}{portb}＝input；
$hash{A}{vcc}＝3v3；
$hash{A}{vss}＝gnd；
$hash{connect}{A}{porta}＝B_portd；
$hash{connect}{A}{portb}＝B_portc。
该哈希结构描述了：A类型电路逻辑单元的端口porta的端口类型为输入；A类型电路逻辑单元的端口portb的端口类型为输入；A类型电路逻辑单元的端口porta和B类型电路逻辑单元的端口portc连接；A类型电路逻辑单元的端口portb和B类型电路逻辑单元的端口portd连接。其连接关系文件可以如图3所示。
S203、根据步骤S201和S202中生成的信息，生成网表。具体的，穷举步骤S201中的所有实例化名，根据实例化名和module名之间的对应关系，以及通过脚本反复调用S202中各种电路逻辑单元的属性信息，来生成网表。例如：
AInst_A(.port_a(inst_B_portc),.port_b(inst_B_portd),.vcc(vcc),.vss(vss))；
Binst_B(.port_c(inst_B_portc),.port_d(inst_B_portd),.vcc(vcc),.vss(vss))；
S204、读取步骤S203产生的网表，验证其正确性和电源地连接合法性。具体的：
S204a、采用哈希结构如下：
针对inst_A实例化名，端口有：port_a和port_b。
$hash{inst_A}{input_port}{num}＝2；
$hash{inst_A}{output_port}{num}＝0；
$hash{inst_A}{inout_port}{num}＝0。
可见，Inst_A对应的电路逻辑单元的输入有2个端口，输出有0个端口，双向inout有0个端口。与S203生成的网表中InstA对应的电路逻辑单元的端口个数进行比对，有：输入有2个端口，输出有0个端口，双向inout有0个端口，完全一致，表明网表产生一致。
S204b、为网表中的每一个实例化名对应的电路逻辑单元的电源建立哈希结构，如：
$hash{power}{inst_a}{vcc}＝vcc；
$hash{poser}{inst_b}{vcc}＝vcc；
读取网表，检查每次调用的电源地信息。
S204c、每个电路逻辑单元信号电源域不同，检查是否有违规。如果在步骤S202中声明B类型电路逻辑单元vcc为：
$hash{B}{vcc}＝1v8
根据步骤S204b建立的哈希结构知，inst_a电源vcc与inst_b电源vcc短接，因为名字一致。首先根据步骤S201建立的哈希结构知：inst_a对应A类型的电路逻辑单元，inst_b对应B类型的电路逻辑单元，接着根据步骤2建立哈希结构知：A类型电路逻辑单元的电源3v3,B类型电路逻辑单元的电源1v8。两者不能相等，出现电源违规。
图4为本发明一实施例提供的现场可编程门阵列网表生成装置的示意图，现场可编程门阵列网表生成装置包括：
实例化名生成单元41，用于生成至少一个实例化名；
关系建立单元42，用于建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系；
属性信息生成单元43，用于生成现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息；
网表生成单元44，用于根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表；所述网表包括各个实例化名、各个电路逻辑单元的属性信息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。
在一些实施例中，所述实例化名生成单元41为脚本。
在一些实施例中，所述关系建立单元42和/或属性信息生成单元43为哈希结构生成单元。
在一些实施例中，上述现场可编程门阵列网表生成装置，还包括网表检查单元44，用于检查所述网表的正确性和/或电源地连接合法性。
本发明提出的生产方法及装置，只需要设计者提供现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息，即可进行全芯片网表生成，无需等待设计部完成电路设计，可以与电路设计工作并行，最大程度上缩短顶层网表产生的时间，将大大节省千万门级FPGA网表生成时间，缩短FPGA芯片研发周期。非常适用于超大规模可编程集成电路设计领域。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种现场可编程门阵列网表生成方法，其特征在于，包括：
生成至少一个实例化名，并建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及生成现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息；
根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表；所述网表包括各个实例化名、各种电路逻辑单元的属性信息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。
2.如权利要求1所述的现场可编程门阵列网表生成方法，其特征在于，所述生成至少一个实例化名具体为：使用脚本生成至少一个实例化名。
3.如权利要求1所述的现场可编程门阵列网表生成方法，其特征在于，所述建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系具体为：使用哈希结构建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系。
4.如权利要求1所述的现场可编程门阵列网表生成方法，其特征在于，所述生成现场可编程门阵列中各种电路逻辑单元的属性信息具体为：
使用预设的硬件描述信息和哈希结构，编写现场可编程门阵列中各种电路逻辑单元的硬件描述信息以及连接关系文件，所述连接关系文件中包括所述连接关系信息。
5.如权利要求1所述的现场可编程门阵列网表生成方法，其特征在于，所述硬件描述信息包括：电路逻辑单元名、端口数量、端口名、端口类型中的至少一种。
6.如权利要求1至5任一项所述的现场可编程门阵列网表生成方法，其特征在于，还包括：检查所述网表的正确性和/或电源地连接合法性。
7.一种现场可编程门阵列网表生成装置，其特征在于，包括：
实例化名生成单元，用于生成至少一个实例化名；
关系建立单元，用于建立实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系；
属性信息生成单元，用于生成现场可编程门阵列中各种电路逻辑单元的属性信息，所述属性信息包括硬件描述信息和连接关系信息；
网表生成单元，用于根据所述实例化名与现场可编程门阵列中各个电路逻辑单元名之间的一一对应关系，以及各种电路逻辑单元的属性信息，生成现场可编程门阵列网表；所述网表包括各个实例化名、各种电路逻辑单元的属性信息，以及实例化名与电路逻辑单元的属性信息之间的对应关系。
8.如权利要求7所述的现场可编程门阵列网表生成装置，其特征在于，所述实例化名生成单元为脚本。
9.如权利要求7所述的现场可编程门阵列网表生成装置，其特征在于，所述关系建立单元和/或属性信息生成单元为哈希结构生成单元。
10.如权利要求7至9任一项所述的现场可编程门阵列网表生成装置，其特征在于，还包括网表检查单元，用于检查所述网表的正确性和/或电源地连接合法性。
CN201610033430.2A 2016-01-19 2016-01-19 一种现场可编程门阵列网表生成方法及装置 Pending CN105718644A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610033430.2A CN105718644A (zh) 2016-01-19 2016-01-19 一种现场可编程门阵列网表生成方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610033430.2A CN105718644A (zh) 2016-01-19 2016-01-19 一种现场可编程门阵列网表生成方法及装置

Publications (1)

Publication Number Publication Date
CN105718644A true CN105718644A (zh) 2016-06-29

Family

ID=56147651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610033430.2A Pending CN105718644A (zh) 2016-01-19 2016-01-19 一种现场可编程门阵列网表生成方法及装置

Country Status (1)

Country Link
CN (1) CN105718644A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106202761A (zh) * 2016-07-15 2016-12-07 中国电子科技集团公司第五十八研究所 用于大容量fpga电路功能仿真的最优网表的生成方法
CN107798207A (zh) * 2017-12-13 2018-03-13 嘉兴倚韦电子科技有限公司 集成电路半定制后端设计eco设计方法
CN107944183A (zh) * 2017-12-11 2018-04-20 深圳市紫光同创电子有限公司 Fpga顶层网表的创建方法、装置、计算机设备及介质
CN110046394A (zh) * 2019-03-20 2019-07-23 广东高云半导体科技股份有限公司 集成电路网表生成方法、装置、计算机设备及存储介质
CN112069749A (zh) * 2020-09-14 2020-12-11 成都海光微电子技术有限公司 一种电源连接验证方法、装置、电子设备和存储介质
CN113515908A (zh) * 2021-04-08 2021-10-19 国微集团(深圳)有限公司 驱动矩阵及其生成方法、门电路信息的表示方法、图
CN113515909A (zh) * 2021-04-08 2021-10-19 国微集团(深圳)有限公司 门级网表的处理方法、计算机存储介质
CN117807948A (zh) * 2023-12-26 2024-04-02 苏州异格技术有限公司 顶层网表文件的生成方法、装置、计算机设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110191739A1 (en) * 2008-09-30 2011-08-04 Advantest Corporation Circuit design method, circuit design system, and recording medium
CN103793565A (zh) * 2014-01-26 2014-05-14 深圳市兴森快捷电路科技股份有限公司 一种快速生成网表的方法
CN104615837A (zh) * 2015-02-13 2015-05-13 浪潮集团有限公司 一种fpga的物理实现方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110191739A1 (en) * 2008-09-30 2011-08-04 Advantest Corporation Circuit design method, circuit design system, and recording medium
CN103793565A (zh) * 2014-01-26 2014-05-14 深圳市兴森快捷电路科技股份有限公司 一种快速生成网表的方法
CN104615837A (zh) * 2015-02-13 2015-05-13 浪潮集团有限公司 一种fpga的物理实现方法及装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
李玉山编著: "《电子系统集成设计导论》", 31 August 2008, 西安：西安电子科技大学出版社 *
潘松、黄继业编著: "《EDA技术与VHDL》", 31 July 2005, 北京：清华大学出版社 *
邓文华主编: "《数据结构（C语言版）第4版》", 31 August 2014, 北京：清华大学出版社 *
陈欣波编著: "《Altera FPGA工程师成长手册》", 30 June 2012, 北京：清华大学出版社 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106202761A (zh) * 2016-07-15 2016-12-07 中国电子科技集团公司第五十八研究所 用于大容量fpga电路功能仿真的最优网表的生成方法
CN106202761B (zh) * 2016-07-15 2019-04-19 中国电子科技集团公司第五十八研究所 用于大容量fpga电路功能仿真的最优网表的生成方法
CN107944183A (zh) * 2017-12-11 2018-04-20 深圳市紫光同创电子有限公司 Fpga顶层网表的创建方法、装置、计算机设备及介质
CN107944183B (zh) * 2017-12-11 2021-07-20 深圳市紫光同创电子有限公司 Fpga顶层网表的创建方法、装置、计算机设备及介质
CN107798207A (zh) * 2017-12-13 2018-03-13 嘉兴倚韦电子科技有限公司 集成电路半定制后端设计eco设计方法
CN110046394A (zh) * 2019-03-20 2019-07-23 广东高云半导体科技股份有限公司 集成电路网表生成方法、装置、计算机设备及存储介质
CN112069749A (zh) * 2020-09-14 2020-12-11 成都海光微电子技术有限公司 一种电源连接验证方法、装置、电子设备和存储介质
CN113515908A (zh) * 2021-04-08 2021-10-19 国微集团(深圳)有限公司 驱动矩阵及其生成方法、门电路信息的表示方法、图
CN113515909A (zh) * 2021-04-08 2021-10-19 国微集团(深圳)有限公司 门级网表的处理方法、计算机存储介质
CN117807948A (zh) * 2023-12-26 2024-04-02 苏州异格技术有限公司 顶层网表文件的生成方法、装置、计算机设备及存储介质

Similar Documents

Publication Publication Date Title
CN105718644A (zh) 一种现场可编程门阵列网表生成方法及装置
CN103207941A (zh) 集成电路供电网络全参数模型下瞬态分析方法及系统
CN104865518B (zh) 一种sram型fpga的clb动态老炼配置方法
CN105488287A (zh) 时序修正方法和电子装置
CN106777720A (zh) 电路验证方法及装置
CN102323964A (zh) 一种数字电路网表数据的处理方法
US11403448B1 (en) Apparatus and method for mapping foundational components during design porting from one process technology to another process technology
CN103150440A (zh) 一种模块级电路网表仿真方法
US7984398B1 (en) Automated multiple voltage/power state design process and chip description system
CN103294600A (zh) 基于Perl的EDIF网表级电路的自动可测性设计系统及自动可测性设计方法
CN102306210A (zh) 用于版图原理图一致性验证的mos晶体管建模方法
CN111400169B (zh) 一种自动化生成用于测试软硬件的网表文件的方法及系统
US8281269B2 (en) Method of semiconductor integrated circuit device and program
CN109902318B (zh) 生成标准延时格式文件的方法和装置
CN103870617A (zh) 低频芯片自动布局布线方法
CN112733478B (zh) 用于对设计进行形式验证的装置
CN104615837A (zh) 一种fpga的物理实现方法及装置
CN113723045A (zh) 数字集成电路的设计方法
CN105893685A (zh) 一种超大规模集成电路vlsi形式化验证平台及方法
CN105760558A (zh) Fpga芯片中多输入查找表的布局方法
CN106709116B (zh) 一种生成rtl级ip核方法及装置
US20140189448A1 (en) Decreasing power supply demand during bist initializations
CN103617307A (zh) 一种宇航用器件总剂量辐照试验板的可靠性设计方法
CN105260538A (zh) 一种sram单元建模方法
CN106650136B (zh) 一种检查时序库和网表库的标准单元功能一致性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16

Applicant after: Shenzhen Pango Microsystems Co., Ltd.

Address before: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16

Applicant before: SHENZHEN PANGO MICROSYSTEMS CO., LTD.

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160629