CN103870617A - 低频芯片自动布局布线方法 - Google Patents

低频芯片自动布局布线方法 Download PDF

Info

Publication number
CN103870617A
CN103870617A CN201210536914.0A CN201210536914A CN103870617A CN 103870617 A CN103870617 A CN 103870617A CN 201210536914 A CN201210536914 A CN 201210536914A CN 103870617 A CN103870617 A CN 103870617A
Authority
CN
China
Prior art keywords
time
switching time
maximal value
frequency chip
low frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210536914.0A
Other languages
English (en)
Other versions
CN103870617B (zh
Inventor
周喆
张爱东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210536914.0A priority Critical patent/CN103870617B/zh
Publication of CN103870617A publication Critical patent/CN103870617A/zh
Application granted granted Critical
Publication of CN103870617B publication Critical patent/CN103870617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种低频芯片自动布局布线方法，包括制定自动布局布线设计流程、增加单元库时序模型和时序再确认。自动布局布线设计流程制定包含关键点：最大转换时间和最大负载的违反可以忽视，增加单元库时序模型是仅增加有最大转换时间和最大负载违反的逻辑单元，时序再确认是指采用原来的及新增加的时序模型作最终时序验证。本发明可以在保证芯片可靠性不受影响的前提下，大大减小芯片的面积、节约设计成本。

Description

低频芯片自动布局布线方法
技术领域
本发明涉及半导体集成电路版图设计领域，特别是指一种工作频率低于20MHz的低频芯片自动布局布线方法。
背景技术
集成电路(IC)数字版图设计时，布通率是检验版图设计成功与否的关键因素。布通率是指标准单元库（由标准单元库供应商提供）中标准单元的物理面积与芯片中的数字逻辑所占面积的比值；更高的布通率可减少一些制造成本。
在版图设计时，需要对所设计的电路各逻辑模块进行布局，即各逻辑模块或器件在将要在硅片上相应的摆放位置，然后用导线将各逻辑单元进行电性连接，即布线过程，完成集成电路的版图设计。常见的布局布线方法一般分为3种：1.自动布局布线（APR:Auto-Place-Route），即在设计软件如Cadence中设置好相关规则要求之后，由设计软件自动进行布局及布线；2.手动布局布线，即所有的布局布线全部由设计者手动完成，这对设计者要求较高且极费时间；3.交互式布局布线，介于前两种方法之间，是在自动布局布线的基础上进行设计者手动干预，或者自动布局布线一部分，剩余部分由设计者人工完成。
版图设计完成后需要进行相应的电气规则检查，即DRV（Design Rule Verify:设计规则验证），以验证电路时序是否正确，对于验证有错误（设计规则违反）的地方需要返回去进行修改，以达到完整正确的的时序、DRV检查通过才能芯片下线，以确保芯片逻辑设计上的正确。
以上所述为传统的集成电路设计流程，其过程可由图1所示的流程图表示，在版图设计时，就需考虑DRV问题，反复进行验证修改，在低工作频率的自动布局布线设计时，通常电路设计中数据建立时间和保持时间均基本符合设计要求，但DRV会大量存在。在修复DRV时，设计线路中会大量改变标准单元的转换时间、增加缓冲器，从而降低芯片的绕线布通率，增加芯片的面积。所以，现有的设计方法无法避免修复DRV而带来的面积成本的增加。
发明内容
本发明所要解决的技术问题在于提供一种低频芯片自动布局布线方法，提高设计布通率，缩减设计成本。
为解决上述问题，本发明所述的低频芯片自动布局布线方法，包含如下几个步骤：
第1步，制定低频芯片的自动布局布线设计流程，不考虑最大转换时间及最大负载的设计规则违反，进行版图设计；
第2步，进行第一次时序验证，整理出有最大转换时间或最大负载违反的标准单元类型；
第3步，重新生成第2步中整理的标准单元类型的时序模型；
第4步，采用新产生标准单元相应替换原来的时序模型作第二次时序验证；
第5步，修复第4步验证中有违反的路径时序；
第6步，进行第三次时序验证，确保路径时序及设计规则检查均符合设计要求。
进一步地，所述第3步中，时序模型包含有转换时间和负载电容二维函数表，此二维函数表会设定转换时间和负载电容的最大及最小值；转换时间和负载电容的最小值通常设置为0，对于转换时间的最大值是设定一个最大值，该最大值是大于标准单元库中转换时间设定值的最大值；对于负载电容的最大值是设定一个最大值，该最大值是大于标准单元库中负载电容设定值的最大值。
进一步地，所述第3步中，时序模型转换时间和负载电容的二维函数表包含标准同类型单元的函数表的内容，所有同类型单元的标准单元库中的时序模型将被替换。
进一步地，所述第6步中，第三次时序验证是确保修改后的路径及其相关联路径的时序满足设计要求。
进一步地，所述的低频芯片是指工作频率低于20MHz的芯片。
本发明所述的低频芯片自动布局布线方法，在自动布局布线设计流程时，可忽视最大转换时间及最大负载的DRV违反，增加单元库时序模型仅增加有最大转换时间和最大负载违反的逻辑单元，具有可操作性强的特点，可带来芯片逻辑部分面积10%的缩小，提高布通率，节省芯片设计成本。
附图说明
图1是传统芯片设计流程图；
图2是转换时间及电容负载违反说明；
图3～4是标准库单元与非门延时图表；
图5是本发明设计流程图。
具体实施方式
本发明所述的低频芯片是指芯片的工作频率为20MHz以下的芯片，所述低频芯片的自动布局布线方法，是为提高芯片自动布局布线的布通率，包含如下几个步骤：
第1步，制定低频芯片的自动布局布线设计流程，进行版图设计，但不考虑最大转换时间及最大负载的DRV违反，即在进行设计规则的制定时忽视DRV对于最大转换时间及最大负载值的范围要求。最大转换时间值和最大负载值在标准单元库时序模型中有明确说明，其在设计中的违反通常在时序分析器中称为DRV。
第2步，版图设计完成后，进行第一次时序验证，整理出有最大转换时间或最大负载违反的标准单元类型。时序验证在设计过程中通常有很多次（≥3次），时序验证包括数据建立、保持时间及DRV检查，此处为第一次时序验证，主要目的是确认设计中没有数据建立、保持时间的违反，但允许设计中有DRV违反，并得出有DRV违反的标准单元类型。
第3步，重新生成第2步中整理的标准单元类型的时序模型，扩大时序模型范围。时序模型包含有转换时间和负载电容二维函数表。转换时间及电容负载如图2所示，转换时间t是指信号电平从高到低或者从低变高所需经过的时间，逻辑门输出接负载电容。通常标准单元库中会设定最大转换时间及最大负载电容，但在实际设计中经常碰到输入端IN的电平转换时间和输出端OUT的负载电容C会超出标准单元库中设定的最大值。此二维函数表会设定转换时间和负载电容的最大及最小值；转换时间和负载电容的最小值通常设置为0，对于转换时间的最大值，是设定一个最大值，该最大值是大于标准单元库中转换时间设定值的最大值；对于负载电容的最大值是设定一个最大值，该最大值是大于标准单元库中负载电容设定值的最大值。如图3及图4所示，在传统标准单元库中的与非门时序模型，时序模型最大负载电容为0.08pF，最大转换时间为2.7ns，通过对传统标准单元库的时序范围的扩大，将图3中负载电容的最大值0.08pF扩至更高，超过0.12pF，图4中转换时间的最大值2.7ns扩至4ns以上，生成新的时序模型。
第4步，采用新产生标准单元库时序模型相应替换原来的标准时序模型作第二次时序验证；时序模型转换时间和负载电容的二维函数表包含标准同类型单元的函数表的内容，所有同类型单元的标准单元库中的时序模型将被替换。
第5步，修复上述第4步验证中有违反的路径时序；第二次时序验证是对第一次时序验证的一种修正，由于第一次时序验证是采用的标准单元库，转换时间或负载电容超出部分的函数值是采用外延法推算得来的，较实际仿真值是有偏差的，所以实际设计中会有关键路径的时序违反出现，需要重新进行路径时序修复。
第6步，进行第三次时序验证，以确保修改后的路径及其相关联路径的时序满足设计要求。
上述的低频芯片的自动布局布线方法，其流程可用图5所示的流程图表示，与如图1所示的传统的设计流程相比，本方法在进行版图设计时不需要考虑DRV违反，具有可操作性强，显著提高低频芯片的布局布线布通率，节省芯片设计成本。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种低频芯片自动布局布线方法，包含如下几个步骤：
第1步，制定低频芯片的自动布局布线设计流程，不考虑最大转换时间及最大负载的设计规则违反，进行版图设计；
第2步，进行第一次时序验证，整理出有最大转换时间或最大负载违反的标准单元类型；
第3步，重新生成第2步中整理的标准单元类型的时序模型；
第4步，采用新产生的标准单元时序模型相应替换原时序模型作第二次时序验证；
第5步，修复第二次时序验证中有违反的路径时序；
第6步，进行第三次时序验证，确保路径时序及设计规则检查均符合设计要求。
2.如权利要求1所述的低频芯片自动布局布线方法，其特征在于：所述第3步中，时序模型包含有转换时间和负载电容二维函数表，所述二维函数表会设定转换时间和负载电容的最大及最小值；转换时间和负载电容的最小值通常设置为0，对于转换时间的最大值是设定一个最大值，该最大值是大于标准单元库中转换时间设定值的最大值；对于负载电容的最大值是设定一个最大值，该最大值是大于标准单元库中负载电容设定值的最大值。
3.如权利要求1所述的低频芯片自动布局布线方法，其特征在于：所述第3步中，新产生的时序模型的转换时间和负载电容的二维函数表，是包含原标准同类型单元库时序模型的函数表的内容，所有同类型单元的标准单元库中的时序模型将被替换。
4.如权利要求1所述的低频芯片自动布局布线方法，其特征在于：所述第6步中，第三次时序验证是确保修改后的路径及其相关联路径的时序满足设计要求。
5.如权利要求1至4项任意一项所述的低频芯片自动布局布线方法，其特征在于：所述的低频芯片是指工作频率低于20MHz的芯片。
CN201210536914.0A 2012-12-12 2012-12-12 低频芯片自动布局布线方法 Active CN103870617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210536914.0A CN103870617B (zh) 2012-12-12 2012-12-12 低频芯片自动布局布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210536914.0A CN103870617B (zh) 2012-12-12 2012-12-12 低频芯片自动布局布线方法

Publications (2)

Publication Number Publication Date
CN103870617A true CN103870617A (zh) 2014-06-18
CN103870617B CN103870617B (zh) 2017-04-05

Family

ID=50909146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210536914.0A Active CN103870617B (zh) 2012-12-12 2012-12-12 低频芯片自动布局布线方法

Country Status (1)

Country Link
CN (1) CN103870617B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106503278A (zh) * 2015-09-06 2017-03-15 创意电子股份有限公司 数字电路设计的时序分析方法及其系统
CN109033480A (zh) * 2017-06-08 2018-12-18 华大半导体有限公司 版图及芯片
CN109033481A (zh) * 2017-06-08 2018-12-18 华大半导体有限公司 门阵列标准单元库、芯片设计系统及设计方法
TWI716115B (zh) * 2018-09-28 2021-01-11 台灣積體電路製造股份有限公司 積體電路設計方法、積體電路設計系統及非暫態電腦可讀取媒體
CN112232006A (zh) * 2020-10-26 2021-01-15 海光信息技术股份有限公司 一种标准单元库验证方法、装置、电子设备及存储介质
US11748552B2 (en) 2018-09-28 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design using fuzzy machine learning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661517A (zh) * 2008-08-25 2010-03-03 扬智科技股份有限公司 芯片布局方法
CN102436533A (zh) * 2011-12-30 2012-05-02 中国科学院微电子研究所 标准单元库模型的时序验证方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661517A (zh) * 2008-08-25 2010-03-03 扬智科技股份有限公司 芯片布局方法
CN102436533A (zh) * 2011-12-30 2012-05-02 中国科学院微电子研究所 标准单元库模型的时序验证方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106503278A (zh) * 2015-09-06 2017-03-15 创意电子股份有限公司 数字电路设计的时序分析方法及其系统
CN106503278B (zh) * 2015-09-06 2019-08-23 创意电子股份有限公司 数字电路设计的时序分析方法及其系统
CN109033480A (zh) * 2017-06-08 2018-12-18 华大半导体有限公司 版图及芯片
CN109033481A (zh) * 2017-06-08 2018-12-18 华大半导体有限公司 门阵列标准单元库、芯片设计系统及设计方法
TWI716115B (zh) * 2018-09-28 2021-01-11 台灣積體電路製造股份有限公司 積體電路設計方法、積體電路設計系統及非暫態電腦可讀取媒體
US11392748B2 (en) 2018-09-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design using fuzzy machine learning
US11748552B2 (en) 2018-09-28 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design using fuzzy machine learning
CN112232006A (zh) * 2020-10-26 2021-01-15 海光信息技术股份有限公司 一种标准单元库验证方法、装置、电子设备及存储介质
CN112232006B (zh) * 2020-10-26 2021-07-02 海光信息技术股份有限公司 一种标准单元库验证方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN103870617B (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
CN103870617A (zh) 低频芯片自动布局布线方法
CN105138774B (zh) 一种基于集成电路层次化设计的时序后仿真方法
JP4001449B2 (ja) 不要輻射解析方法
CN101539958B (zh) 一种标准单元库和集成电路的设计方法和装置
US8856701B1 (en) Method of radio-frequency and microwave device generation
CN103268380B (zh) 一种提高布图效率的模拟集成电路版图的设计方法
CN111950226A (zh) 芯片后端设计和版图设计方法、工具、芯片及存储介质
CN106777723A (zh) 一种自动绘制原理图的方法
CN105574245A (zh) 高效率模拟电路版图设计流程方法
CN103116069B (zh) 芯片频率的测试方法、装置及系统
CN107862154A (zh) 一种时序调整方法
CN103150440A (zh) 一种模块级电路网表仿真方法
CN104376138A (zh) 集成电路芯片的时序确定方法和装置
CN101689216B (zh) 压缩型电路仿真输出
CN105488287A (zh) 时序修正方法和电子装置
CN105718644A (zh) 一种现场可编程门阵列网表生成方法及装置
US20070277138A1 (en) Method of searching paths suffering from the electrostatic discharge in the process of an integrated circuit design
TWI472941B (zh) 晶片輸出入設計的方法
US7925998B2 (en) Delay calculating method in semiconductor integrated circuit
CN102722605A (zh) 电路的验证方法和半导体器件的模拟方法
CN114004190B (zh) 基于物理版图的多层级信息获取及可扩展操作的方法
CN104615837A (zh) 一种fpga的物理实现方法及装置
CN109858155A (zh) 仿真方法及相关装置
CN109885850B (zh) 一种局部寄存器的生成方法及生成系统
CN103309781A (zh) 基于dsp与fpga的单倍率同步动态内存的检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant