CN103793565A - 一种快速生成网表的方法 - Google Patents
一种快速生成网表的方法 Download PDFInfo
- Publication number
- CN103793565A CN103793565A CN201410038451.4A CN201410038451A CN103793565A CN 103793565 A CN103793565 A CN 103793565A CN 201410038451 A CN201410038451 A CN 201410038451A CN 103793565 A CN103793565 A CN 103793565A
- Authority
- CN
- China
- Prior art keywords
- name
- sequence number
- network
- element sequence
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种快速生成网表的方法,包括有以下步骤:A.读取电路连接关系参数,所述电路连接关系参数包括有元件封装名、元件序号名、与元件序号名对应的引脚以及引脚的网络名;B.在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚进行匹配;C.根据上述匹配结果生成包括所有元件封装名及与每个网络名相应的元件序号名和引脚的网表。利用本发明方法可通过屏编辑的方式创建及修改电路连接关系,代替以往操作中以手动逐个对每个元件引脚的连接处理,同时解决了原理图修改效率低下的问题,不仅使生成网表的速度提升,而且修改网表的效率提高。本发明作为一种快速生成网表的方法可广泛应用于EDA领域。
Description
技术领域
本发明涉及EDA领域,尤其是一种快速生成网表的方法。
背景技术
目前业界有各式各样画原理图的工具,在画原理图时必须要相应的软件平台工具中处理,对于复杂的如PCB背板的原理图,由于连接器件元件多,原理图规模大时在上面建原理图很耗时,且不容易检查。对上面的信号名字的修改需一个个处理效率比较低。
目前行业内,都是使用原理图软件工具画原理图,画完后再生成第三方网表调到印制电路板布线软件中(如果是原理图与印制电路板布线软件是同一厂商的则在后台处理直接调入)。如图1所示的某一种原理图界面中的一部分,在原理图工具软件中画原理图及修改起来效率很低。
发明内容
为了解决上述技术问题,本发明的目的是:提供一种便于修改且能够快速生成网表的方法。
本发明所采用的技术方案是:一种快速生成网表的方法,包括有以下步骤:
A、读取电路连接关系参数,所述电路连接关系参数包括有元件封装名、元件序号名、与元件序号名对应的引脚以及引脚的网络名;
B、在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚和网络名进行匹配,并获取到元件封装名及对应的元件序号名;
C、根据上述匹配结果及获取的元件封装名与对应的元件序号名生成包括所有元件封装名及与每个网络名相应的元件序号名和引脚的网表。
进一步,所述步骤A中,每一个元件封装名对应一个或多个所述元件序号名,每一个所述元件序号名对应多个与元件序号名对应的引脚,所述多个与元件序号名对应的引脚与引脚的网络名一一对应。
进一步,所述步骤B具体为:
在上述读取的电路连接关系参数中,根据上述读取的网络名,从所有网络名中搜索与之相同的网络名,并将相同网络名所对应的元件序号名以及对应的引脚写入相应的数组;并获取到元件封装名及对应的元件序号名。
进一步,所述步骤A中电路连接关系参数还包括有用于标识引脚或网络名的网络标识符,所述步骤B具体为:
在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚和网络名进行匹配,并根据网络标识符获取到元件封装名及对应的元件序号名。
进一步,每一个所述网络名对应一个数组,每一个所述元件封装名对应另一个数组。
进一步,所述步骤C具体为:通过程序处理上述步骤B中生成的每一个所述网络名对应的一个包含与其对应引脚的数组,以及每个元件封装名对应的一个包含与其对应元件序号名的数组,从而根据上述数组生成网表。
本发明的有益效果是:本发明方法可通过屏编辑的方式创建及修改电路连接关系,代替以往操作中以手动逐个对每个元件引脚的连接处理,同时解决了原理图修改效率低下的问题,不仅使生成网表的速度提升,而且修改网表的效率提高。
附图说明
图1为一种电路原理图界面的局部视图;
图2为本发明方法的步骤流程图;
图3为本发明方法中电路连接关系参数示意图;
图4为本发明方法第一具体实施例的算法流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明:
参照图2,一种快速生成网表的方法,包括有以下步骤:
A、读取电路连接关系参数,所述电路连接关系参数包括有元件封装名、元件序号名、与元件序号名对应的引脚以及引脚的网络名;
B、在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚和网络名进行匹配,并获取到元件封装名及对应的元件序号名;
C、根据上述匹配结果及获取的元件封装名与对应的元件序号名生成包括所有元件封装名及与每个网络名相应的元件序号名和引脚的网表。
进一步作为优选的实施方式,所述步骤A中,每一个元件封装名对应一个或多个所述元件序号名,每一个所述元件序号名对应多个与元件序号名对应的引脚,所述多个与元件序号名对应的引脚与引脚的网络名一一对应。
进一步作为优选的实施方式,所述步骤B具体为:
在上述读取的电路连接关系参数中,根据上述读取的网络名,从所有网络名中搜索与之相同的网络名,并将相同网络名所对应的元件序号名以及对应的引脚写入相应的数组;并获取到元件封装名及对应的元件序号名。
进一步作为优选的实施方式,所述步骤A中电路连接关系参数还包括有用于标识引脚或网络名的网络标识符,所述步骤B具体为:
在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚和网络名进行匹配,并根据网络标识符获取到元件封装名及对应的元件序号名。
进一步作为优选的实施方式,每一个所述网络名对应一个数组,每一个所述元件封装名对应另一个数组。
进一步作为优选的实施方式,所述步骤C具体为:通过程序处理上述步骤B中生成的每一个所述网络名对应的一个包含与其对应引脚的数组,以及每个元件封装名对应的一个包含与其对应元件序号名的数组,从而根据上述数组生成网表。
本发明中的匹配算法可以有不同的实现,但其目的都是实现对网络名和元件的引脚进行匹配及封装与元件序号名的匹配。
以下结合图3和图4说明本发明的第一具体实施例:
步骤A:读取电路连接关系参数,所述电路连接关系参数包括有元件封装名、元件序号名、与元件序号名对应的引脚以及引脚的网络名;
如图3所示,EAXMAX-10122794C为元件封装名,代表元件的封装类型;JL2、JL3、JM4等为元件序号名,代表代表电路中使用的元件;以元件序号名为JL3的元件为例,其引脚为N1、N2、M1、M2、A1、A2等;引脚右边为其对应的网络名,例如JL3的N1引脚对应网络名为GND。
步骤B:在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚进行匹配;根据网络标识列在相对位置获取到封装名及对应的元件序号;
参照其具体流程图图4,对于图3中的数据,图中第一行为用于起表示作用的标识符:FastprintCAD_net,用于标识网络名所在的列及封装名及元件号所在的相对位置;如:标识行紧邻的第二行表示封装例如“EAXMAX-10122794C”,第三行,例如JL3为元件序号名;标识符FastprintCAD_net所在列的第四行起下面是网络名(网络名的左边是元件管脚名)。例如图3中第一行第二列的FastprintCAD_net下方对应的数据为网络名GND、JL3_JM5_P_TX1、JL3_JM5_N_TX1,每个网络名相邻左边对应的引脚名为:N1、M1、L1等。
参照图4,本方法在该步骤中首先开始初始化变量;然后扫描每一行与每一列,先求出行与列的最大值。根据列最大值读表示网络标识的整个表的第一行,读到表示列的FastprintCAD_net标识后,就把此列往下读并边读边处理直读完此列,读完此列后再从第一行开始 读另外一列并进行判断,判断内容是否为“FastprintCAD_net”,若是,则接下来两行是对应的内容则为封装名及器件元件标号。程序会把元件标号赋给同一种封装。否则按照图4中的步骤进行循环读取;同样的,参照图4的步骤流程,对读到的网络名,要把网络名与同一行左边对应的管脚名记下,对读到的封装名,把对应的元件标号记下,直至最后完成对所有数据的操作
C、根据上述匹配结果生成网表。
参照图4中的最后一个步骤,即根据元件封装($PACKAGES)部分及网络($NETS)两部分数据构成网表。
以下结合图3说明本发明的第二具体实施例:
步骤A:读取电路连接关系参数,所述电路连接关系参数包括有元件封装名、元件序号名、与元件序号名对应的引脚以及引脚的网络名;
如图3所示,EAXMAX-10122794C为元件封装名,代表元件的封装类型;JL2、JL3、JM4等为元件序号名,代表代表电路中使用的元件;以元件序号名为JL3的元件为例,其引脚为N1、N2、M1、M2、A1、A2等;引脚右边为其对应的网络名,例如JL3的N1引脚对应网络名为GND。
步骤B:在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚进行匹配;
该步骤包括以下子步骤:
B1、从第一行按标识符“ FastprintCAD_net”读取所在列的网络名;
参照图3,例如读取网络名GND;
B2、根据上述读取的网络名,从所有网络名中搜索与之相同的网络名,并将相同网络名所对应的元件序号名以及对应的引脚写入数据链表中的同一结点;
经过搜索,查找到若干个网络名为GND的引脚,例如元件JL3的引脚N1、N3等,元件JM5的N1、K1等;根据上述搜索而得的结果,可在数据链表中包含GND的结点中写入JL3.N1、JL3.N3、JM5.N1、JM5.K1等数据,表示JL3的N1、N3等引脚在电路中接地。
B3、继续执行步骤B1直至读取完所有网络名。
步骤C:通过程序处理上述步骤B中生成的数据链表,从而生成网表。
参照图3,以步骤B中生成的数据链表中包含网络名GND的结点为例,结点中写入了JL3.N1、JL3.N3、JM5.N1、JM5.K1等数据;同样的,以步骤B中生成的数据链表中包含网络名JL3_JM5_P_TX1的结点为例,该结点中写入了JL3.M1、JM5.M1。根据上述结点中的数据,脚本程序将其处理成网表格式,例如:
$NETS
GND; JL3.N1 JL3.N3 JL3.N5 JM5.N1 JM5.K1……
JL3_JM5_P_TX1; JL3.M1 JM5.M1
由于本发明方法实现对电路连接关系参数的读取,如果发现引脚连接错误,修改过程中无需对电路原理图中的连线进行删除重连等重复操作,尤其是对于大批网络名修改的情况无需逐个修改,在屏编辑下从而实现了便于文字所在区域整体修改、能够快速生成网表。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可以作出种种的等同变换或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种快速生成网表的方法,其特征在于:包括有以下步骤:
A、读取电路连接关系参数,所述电路连接关系参数包括有元件封装名、元件序号名、与元件序号名对应的引脚以及引脚的网络名;
B、在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚和网络名进行匹配,并获取到元件封装名及对应的元件序号名;
C、根据上述匹配结果及获取的元件封装名与对应的元件序号名生成包括所有元件封装名及与每个网络名相应的元件序号名和引脚的网表。
2.根据权利要求1所述的一种快速生成网表的方法,其特征在于:所述步骤A中,每一个元件封装名对应一个或多个所述元件序号名,每一个所述元件序号名对应多个与元件序号名对应的引脚,所述多个与元件序号名对应的引脚与引脚的网络名一一对应。
3.根据权利要求2所述的一种快速生成网表的方法,其特征在于:所述步骤B具体为:
在上述读取的电路连接关系参数中,根据上述读取的网络名,从所有网络名中搜索与之相同的网络名,并将相同网络名所对应的元件序号名以及对应的引脚写入相应的数组;并获取到元件封装名及对应的元件序号名。
4.根据权利要求2所述的一种快速生成网表的方法,其特征在于:所述步骤A中电路连接关系参数还包括有用于标识引脚或网络名的网络标识符,所述步骤B具体为:
在上述读取的电路连接关系参数中,根据网络名通过匹配算法对元件的引脚和网络名进行匹配,并根据网络标识符获取到元件封装名及对应的元件序号名。
5.根据权利要求3或4所述的一种快速生成网表的方法,其特征在于:每一个所述网络名对应一个数组,每一个所述元件封装名对应另一个数组。
6.根据权利要求5所述的一种快速生成网表的方法,其特征在于:所述步骤C具体为:通过程序处理上述步骤B中生成的每一个所述网络名对应的一个包含与其对应引脚的数组,以及每个元件封装名对应的一个包含与其对应元件序号名的数组,从而根据上述数组生成网表。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410038451.4A CN103793565B (zh) | 2014-01-26 | 2014-01-26 | 一种快速生成网表的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410038451.4A CN103793565B (zh) | 2014-01-26 | 2014-01-26 | 一种快速生成网表的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103793565A true CN103793565A (zh) | 2014-05-14 |
CN103793565B CN103793565B (zh) | 2017-04-26 |
Family
ID=50669227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410038451.4A Expired - Fee Related CN103793565B (zh) | 2014-01-26 | 2014-01-26 | 一种快速生成网表的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103793565B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105335570A (zh) * | 2015-11-24 | 2016-02-17 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于元器件管脚连接关系进行网表比较的方法 |
CN105718644A (zh) * | 2016-01-19 | 2016-06-29 | 深圳市同创国芯电子有限公司 | 一种现场可编程门阵列网表生成方法及装置 |
CN107644122A (zh) * | 2017-08-29 | 2018-01-30 | 深圳市兴森快捷电路科技股份有限公司 | 一种odb++文件修改方法、装置及可读存储介质 |
CN109614682A (zh) * | 2018-11-05 | 2019-04-12 | 广州兴森快捷电路科技有限公司 | 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 |
CN111414192A (zh) * | 2020-03-31 | 2020-07-14 | 惠州华阳通用电子有限公司 | 一种控制器引脚代码自动生成方法 |
CN111615261A (zh) * | 2020-04-29 | 2020-09-01 | 广州致远电子有限公司 | 多连接器模块的导出设计方法及装置 |
CN112989744A (zh) * | 2021-02-08 | 2021-06-18 | 泰凌微电子(上海)股份有限公司 | 一种半导体芯片的封装设计方法以及装置 |
CN113849460A (zh) * | 2021-09-07 | 2021-12-28 | 西安闻泰信息技术有限公司 | 目标文件的确定方法、装置、电子设备和介质 |
WO2022170699A1 (zh) * | 2021-02-10 | 2022-08-18 | 深圳市华星光电半导体显示技术有限公司 | 一种绑定引脚自动化转换方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091651A (ja) * | 1996-09-10 | 1998-04-10 | Hitachi Ltd | 論理合成方法および論理合成装置 |
CN1760879A (zh) * | 2005-11-10 | 2006-04-19 | 复旦大学 | 可编程核版图自动生成方法 |
CN101419642A (zh) * | 2008-11-18 | 2009-04-29 | 北京巨数数字技术开发有限公司 | 一种从网表文件提取器件连接关系的装置和方法 |
CN102789512A (zh) * | 2011-05-20 | 2012-11-21 | 中国科学院微电子研究所 | multi-FPGA系统的EDA工具设计方法和装置 |
-
2014
- 2014-01-26 CN CN201410038451.4A patent/CN103793565B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091651A (ja) * | 1996-09-10 | 1998-04-10 | Hitachi Ltd | 論理合成方法および論理合成装置 |
CN1760879A (zh) * | 2005-11-10 | 2006-04-19 | 复旦大学 | 可编程核版图自动生成方法 |
CN101419642A (zh) * | 2008-11-18 | 2009-04-29 | 北京巨数数字技术开发有限公司 | 一种从网表文件提取器件连接关系的装置和方法 |
CN102789512A (zh) * | 2011-05-20 | 2012-11-21 | 中国科学院微电子研究所 | multi-FPGA系统的EDA工具设计方法和装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105335570B (zh) * | 2015-11-24 | 2018-11-06 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于元器件管脚连接关系进行网表比较的方法 |
US10592631B2 (en) | 2015-11-24 | 2020-03-17 | Guangzhou Fastprint Circuit Tech Co., Ltd. | Method for performing netlist comparison based on pin connection relationship of components |
CN105335570A (zh) * | 2015-11-24 | 2016-02-17 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于元器件管脚连接关系进行网表比较的方法 |
CN105718644A (zh) * | 2016-01-19 | 2016-06-29 | 深圳市同创国芯电子有限公司 | 一种现场可编程门阵列网表生成方法及装置 |
CN107644122A (zh) * | 2017-08-29 | 2018-01-30 | 深圳市兴森快捷电路科技股份有限公司 | 一种odb++文件修改方法、装置及可读存储介质 |
CN109614682B (zh) * | 2018-11-05 | 2023-04-18 | 广州兴森快捷电路科技有限公司 | 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 |
CN109614682A (zh) * | 2018-11-05 | 2019-04-12 | 广州兴森快捷电路科技有限公司 | 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 |
CN111414192A (zh) * | 2020-03-31 | 2020-07-14 | 惠州华阳通用电子有限公司 | 一种控制器引脚代码自动生成方法 |
CN111414192B (zh) * | 2020-03-31 | 2023-09-12 | 惠州华阳通用电子有限公司 | 一种控制器引脚代码自动生成方法 |
CN111615261B (zh) * | 2020-04-29 | 2021-09-14 | 广州致远电子有限公司 | 多连接器模块的导出设计方法及装置 |
CN111615261A (zh) * | 2020-04-29 | 2020-09-01 | 广州致远电子有限公司 | 多连接器模块的导出设计方法及装置 |
CN112989744A (zh) * | 2021-02-08 | 2021-06-18 | 泰凌微电子(上海)股份有限公司 | 一种半导体芯片的封装设计方法以及装置 |
CN112989744B (zh) * | 2021-02-08 | 2023-11-17 | 泰凌微电子(上海)股份有限公司 | 一种半导体芯片的封装设计方法以及装置 |
WO2022170699A1 (zh) * | 2021-02-10 | 2022-08-18 | 深圳市华星光电半导体显示技术有限公司 | 一种绑定引脚自动化转换方法及系统 |
CN113849460A (zh) * | 2021-09-07 | 2021-12-28 | 西安闻泰信息技术有限公司 | 目标文件的确定方法、装置、电子设备和介质 |
Also Published As
Publication number | Publication date |
---|---|
CN103793565B (zh) | 2017-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103793565A (zh) | 一种快速生成网表的方法 | |
CN106681903B (zh) | 生成测试用例的方法及装置 | |
CN110222381B (zh) | 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端 | |
CN111178512A (zh) | 器件运行神经网络的测试方法及装置 | |
CN105681782A (zh) | 色温传感器校准方法和相关装置 | |
CN100483429C (zh) | 验证操作支持系统及其方法 | |
US20160171137A1 (en) | Method for semiconductor process corner sweep simulation based on value selection function | |
CN107688682A (zh) | 一种使用时序路径提取电路拓扑的方法 | |
CN114356787B (zh) | 深度学习模型编译器的自动化测试方法、装置及存储介质 | |
CN112948233A (zh) | 一种接口测试方法、装置、终端设备及介质 | |
CN111191161B (zh) | 一种页面展示方法、存储介质、电子设备及系统 | |
DE102009042726A1 (de) | Bipolartransistorsimulationsmodell | |
CN114117985A (zh) | 集成运放的智能验证方法、系统、介质及终端设备 | |
CN114579118A (zh) | 编程方法和系统、设备、存储介质 | |
CN107844678B (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
CN116956801B (zh) | 芯片验证方法、装置、计算机设备和存储介质 | |
CN107895064B (zh) | 元器件极性检测方法、系统、计算机可读存储介质及设备 | |
CN104090995A (zh) | 一种ABAQUS轮胎模型中rebar单元网格的自动生成方法 | |
CN111078529B (zh) | 客户端写入模块测试方法、装置、电子设备 | |
CN109508484B (zh) | 一种装配、拆卸方法及装置 | |
JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
CN105701262A (zh) | 三维模型零件比对系统及其方法 | |
CN100458800C (zh) | 电子电路设计的自动构建系统及自动构建方法 | |
CN113611348B (zh) | 打点方法、装置、电子设备及存储介质 | |
CN114328181A (zh) | 测试用例的生成和执行方法、装置以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170426 Termination date: 20220126 |