CN114117985A - 集成运放的智能验证方法、系统、介质及终端设备 - Google Patents
集成运放的智能验证方法、系统、介质及终端设备 Download PDFInfo
- Publication number
- CN114117985A CN114117985A CN202111467753.XA CN202111467753A CN114117985A CN 114117985 A CN114117985 A CN 114117985A CN 202111467753 A CN202111467753 A CN 202111467753A CN 114117985 A CN114117985 A CN 114117985A
- Authority
- CN
- China
- Prior art keywords
- verification
- netlist
- test circuit
- simulation
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004088 simulation Methods 0.000 claims abstract description 118
- 238000012360 testing method Methods 0.000 claims abstract description 112
- 238000010586 diagram Methods 0.000 claims abstract description 37
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 238000003860 storage Methods 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010219 correlation analysis Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/373—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种集成运放的智能验证方法、系统、介质及终端设备，所述集成运放的智能验证方法包括：获取被测器件的网表、工艺文件、管脚分配参数及目标验证参数；根据所述目标验证参数调用对应的预设测试电路模板；根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表；根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；运行所述验证仿真脚本输出所述目标验证参数的仿真结果。本发明能自动生成多种集成运放的测试电路，智能分配引脚，批量运行仿真，然后获取各种仿真参数，优化了测试流程，极大地提高了集成运放的测试效率。
Description
技术领域
本发明属于电路测试技术领域，涉及一种集成运放的测试方法，特别是涉及一种集成运放的智能验证方法、系统、介质及终端设备。
背景技术
运算放大器(Operational Amplifier，简称OP、OPA、op-amp或运放)是一种直流耦合，差模(差动模式)输入、通常为单端输出的高增益电压放大器。在这种配置下，运算放大器能产生一个比输入端电压差大数十万倍的输出电压。因为刚开始主要用于加法，减法等模拟运算电路中，因而得名。
通常使用运算放大器时，会将其输出端与其反相输入端连接，形成一负反馈组态。原因是运算放大器的电压增益非常大，范围从数百至数万倍不等，使用负反馈方可保证电路的稳定运作。但是这并不代表运算放大器不能连接成正反馈组态，相反地，在很多需要产生震荡信号的系统中，正反馈组态的运算放大器是很常见的组成器件。
对于高性能运放电路设计，需要考虑的参数多达数十种，比如增益、相位裕度、带宽、共模抑制比、电源抑制比、功耗、压摆率等。同时满足多种参数条件的运放设计十分困难，需要设计多种测试仿真框架去获取不同参数，仿真过程也非常冗余复杂，效率低下。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种集成运放的智能验证方法、系统、介质及终端设备，用于解决现有技术中集成运放设计的测试验证需要针对不同验证参数分别设计测试仿真框架，过程冗余，效率低的问题。
为实现上述目的及其他相关目的，本发明提供一种集成运放的智能验证方法，所述集成运放的智能验证方法包括：获取被测器件的网表、工艺文件、管脚分配参数及目标验证参数；根据所述目标验证参数调用对应的预设测试电路模板；根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表；根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
于本发明的一实施例中，所述目标验证参数的个数为1个或至少2个。
于本发明的一实施例中，每个所述目标验证参数对应一个预设测试电路模板；或多个所述目标参数对应一个预设测试电路模板。
于本发明的一实施例中，所述目标验证参数的个数为至少2个时，所述验证仿真脚本为批量仿真脚本。
于本发明的一实施例中，所述集成运放的智能验证方法还包括：根据所述仿真结果生成包含所述目标验证参数的仿真结果报表；或/和根据所述仿真结果生成与所述被测器件关联性分析的报表。
本发明还提供一种集成运放的智能验证系统，所述集成运放的智能验证系统包括：获取模块，获取被测器件的网表、工艺文件、管脚分配参数及目标验证参数；储存模块，存储有所述目标验证参数对应的预设测试电路模板；测试电路原理图和网表生成模块，与所述获取模块和所述存储模块分别相连，根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表；验证仿真脚本生成模块，与所述获取模块、所述测试电路原理图和网表生成模块和所述存储模块分别相连，根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；运行模块，与所述验证仿真脚本生成模块相连，运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
于本发明的一实施例中，所述集成运放的智能验证系统还包括：报表生成模块，与分别相连，根据所述仿真结果生成包含所述目标验证参数的仿真结果报表。
本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现所述集成运放的智能验证方法的步骤。
本发明还提供一种终端设备，所述终端设备包括：输入模块，用于输入被测器件的网表、工艺文件、管脚分配参数及目标验证参数；储存模块，用于存储有所述目标验证参数对应的预设测试电路模板；处理器，与所述输入模块和所述存储模块分别相连，包括：获取模块，获取所述被测器件的网表、工艺文件、管脚分配参数及目标验证参数；测试电路原理图和网表生成模块，用于根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表；验证仿真脚本生成模块，用于根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；运行模块，用于运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
如上所述，本发明所述的集成运放的智能验证方法、系统、介质及终端设备，具有以下有益效果：
本发明能自动生成多种集成运放的测试电路，智能分配引脚，批量运行仿真，然后获取各种仿真参数，优化了测试流程，极大地提高了集成运放的测试效率，进而也可以提供集成运放的设计效率。设计者可以根据本发明的仿真结果优化调整集成运放的设计电路。
附图说明
图1A显示为本发明实施例所述的集成运放的智能验证方法的一种流程示意图。
图1B显示为一种示例性被测器件的电路原理图。
图1C显示为一种示例性测试电路的电路原理图。
图2显示为本发明实施例所述的集成运放的智能验证系统的一种结构示意图。
图3显示为本发明实施例所述的计算机可读存储介质的一种结构示意图。
图4显示为本发明实施例所述的终端设备的一种结构示意图。
图5A至5E显示为本发明实施例所述的集成运放的智能验证系统在EDA中的一种应用界面示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
现有技术中，对于高性能运放电路设计需要考虑的参数多达数十种，同时满足多种参数条件的运放设计十分困难，需要设计多种测试仿真框架去获取不同参数，仿真过程也非常冗余复杂，效率低下。一般情况下，想要设计的集成运放各项参数达标，需要反复迭代开发多次。本发明提供的集成运放的智能验证方法可以自动验证集成运放的各项参数，输出验证结果，验证过程自动化，简洁方便效率高。
请参阅图1A，本发明实施例提供一种集成运放的智能验证方法，所述集成运放的智能验证方法包括如下步骤：
步骤S101，获取被测器件的网表、工艺文件、管脚分配参数及目标验证参数。
进一步，所述目标验证参数的个数为1个或至少2个。所述被测器件的网表由设计者提供，设计者在软件中将电路画好后获得输出的是一个网表。例如：一种示例性被测器件的网表如表1所示，包括3个PMOS(PM2，PM1，PM0)以及5个NMOS(NM4，NM3，NM2，NM1，NM0)等，对应地，所述示例性被测器件的电路原理图参见图1B所示。
表1：
所述工艺文件是和生产工艺相关的工艺参数文件，由生产厂商提供。例如：一种示例性工艺参数文件的内容参见表2所示。
表2：
所述管脚分配参数是管脚连接的参数，例如接电源参数、接地参数、接电阻参数等。所述目标验证参数为所述集成运放需要验证的参数，例如增益、相位裕度、带宽、共模抑制比、电源抑制比、功耗、压摆率等。
步骤S102，根据所述目标验证参数调用对应的预设测试电路模板。
进一步，每个所述目标验证参数对应一个预设测试电路模板；或多个所述目标参数对应一个预设测试电路模板。所述测试电路模板是预设好的，可预先存储于存储模块中。
步骤S103，根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表。
进一步，所述被测器件的网表由设计者提供。所述测试电路原理图和网表由本发明自动生成，该测试电路原理图和网表包括原来的被测器件，测试电路的网表由验证者(如本发明)提供。例如：一种示例性测试电路网表文件(包括被测器件的网表和外接电路)参见表3所示，对应地，测试电路原理图参见图1C所示。所述测试电路网表的自动生成过程的一种示例性程序设计参见表4所示，其中，有很多数值是动态生成的。
表3：
表4：
步骤S104，根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本。
进一步，所述验证仿真脚本根据指定的仿真软件，测试电路网表路径，工艺参数文件路径，仿真环境和内容进行仿真，获取两个仿真参数的值。所述目标验证参数的个数为至少2个时，所述验证仿真脚本即可以实现多个目标验证参数的批量仿真，为批量仿真脚本。
例如：Cadence Spectre软件和Synopsys HSpice软件，二者用于仿真的原理图是一样的，而网表语法格式并不完全相同，但都可以通过Ocean脚本设置仿真环境，运行仿真，读取仿真结果。仿真脚本是一种语言，可以批量仿真，一次性运行完毕。一种示例性验证仿真脚本的内容参见表5所示。
表5：
步骤S105，运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
例如：运放芯片外面有很多引脚很多线，可以分别连接电源、电压、电阻等；运放芯片输入信号后，看输出波形的样子，可以获得目标验证参数的仿真结果。
进一步，测试完成后，仿真脚本也依赖于不同的仿真软件，例如仿真脚本指导运行过程，仿真脚本是自动生成的，其指定仿真温度、网表文件地址、工艺文件，最后得到仿真结果即。仿真脚本可以根据目标验证参数的选取而自动生成，运行后获得对应的仿真结果。
步骤S106，根据所述仿真结果生成包含所述目标验证参数的仿真结果报表；或/和根据所述仿真结果生成与所述被测器件关联性分析的报表。
本发明所述的集成运放的智能验证方法是一种通用的基于多模板(即预设测试电路模板)的运算仿真框架，其能自动生成多种运放测试电路，智能分配引脚，批量运行仿真，然后获取各种仿真参数，极大的提高了集成运放的测试效率，进而也可以提供集成运放的设计效率。设计者可以根据本发明的仿真结果优化调整集成运放的设计电路。
本发明所述的集成运放的智能验证方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
本发明还提供一种集成运放的智能验证系统，所述集成运放的智能验证系统可以实现本发明所述的集成运放的智能验证方法，但本发明所述的集成运放的智能验证方法的实现装置包括但不限于本实施例列举的集成运放的智能验证系统的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。
参见图2，本发明实施例还提供一种集成运放的智能验证系统，所述集成运放的智能验证系统200包括：获取模块210，储存模块220，测试电路原理图和网表生成模块230，验证仿真脚本生成模块240，运行模块250，或/和报表生成模块260。
所述获取模块210获取被测器件的网表、工艺文件、管脚分配参数及目标验证参数。进一步，所述目标验证参数的个数为1个或至少2个。所述被测器件的网表由设计者提供，设计者在软件中将电路画好后获得输出的是一个网表。所述工艺文件是和生产工艺相关的工艺参数文件，由生产厂商提供。所述管脚分配参数是管脚连接的参数，例如接电源参数、接地参数、接电阻参数等。所述目标验证参数为所述集成运放需要验证的参数，例如增益、相位裕度、带宽、共模抑制比、电源抑制比、功耗、压摆率等。
所述储存模块220存储有所述目标验证参数对应的预设测试电路模板。进一步，每个所述目标验证参数对应一个预设测试电路模板；或多个所述目标参数对应一个预设测试电路模板。所述测试电路模板是预设好的，可预先存储于存储模块中。
所述测试电路原理图和网表生成模块230与所述获取模块210和所述存储模块220分别相连，根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表。进一步，所述被测器件的网表由设计者提供。所述测试电路原理图和网表由本发明自动生成，该测试电路原理图和网表包括原来的被测器件，测试电路的网表由验证者(如本发明)提供。
所述验证仿真脚本生成模块240与所述获取模块210、所述测试电路原理图和网表生成模块230和所述存储模块220分别相连，根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本。进一步，所述目标验证参数的个数为至少2个时，所述验证仿真脚本即可以实现多个目标验证参数的批量仿真，为批量仿真脚本。
例如：Cadence Spectre软件和Synopsis HSpice软件，二者用于仿真的原理图是一样的，而网表语法格式并不相同，但都可以通过Ocean脚本设置仿真环境，运行仿真，读取仿真结果。仿真脚本是一种语言，可以批量仿真，一次性运行完毕。
所述运行模块250与所述验证仿真脚本生成模块相连，运行所述验证仿真脚本输出所述目标验证参数的仿真结果。例如：运放芯片外面有很多引脚很多线，可以分别连接电源、电压、电阻等；运放芯片输入信号后，看输出波形的样子，可以获得目标验证参数的仿真结果。进一步，测试完成后，仿真脚本也依赖于不同的仿真软件，例如仿真脚本指导运行过程，仿真脚本是自动生成的，其指定仿真温度、网表文件地址、工艺文件，最后得到仿真结果即。仿真脚本可以根据目标验证参数的选取而自动生成，运行后获得对应的仿真结果。
所述报表生成模块260与所述运行模块250分别相连，根据所述仿真结果生成包含所述目标验证参数的仿真结果报表。
参见图3，本发明实施例还提供一种计算机可读存储介质300，其上存储有计算机程序，该程序被处理器执行时实现本发明所述的集成运放的智能验证方法的步骤。
参见图4，本发明实施例还提供一种终端设备，所述终端设备400包括：输入模块410，存储器420，处理器430。
所述输入模块410用于输入被测器件的网表、工艺文件、管脚分配参数及目标验证参数；
所述储存模块420用于存储有所述目标验证参数对应的预设测试电路模板；
所述处理器430与所述输入模块410和所述存储模块420分别相连，包括：获取模块431，测试电路原理图和网表生成模块432，验证仿真脚本生成模块433，运行模块434，或/和报表生成模块435。
所述获取模块431获取所述被测器件的网表、工艺文件、管脚分配参数及目标验证参数。
所述测试电路原理图和网表生成模块432用于读取所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表。
所述验证仿真脚本生成模块433用于根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；运行模块，用于运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
本发明基于多个模板自动生成运放测试电路，每个模板可以测试一个或几个目标参数。模板中包括不同的值，需要选择性填写。
例如，参见图5A至5E所示，在EDA中插入菜单，输入被测器件的网表和工艺文件(如图5A所示)，为管脚分配参数(如图5B所示)，选择目标验证参数(如图5C所示)，自动生成仿真脚本并运行(如图5D所示)，然后输出仿真结果(如图5E所示)。其中，每个参数都对应一个测试电路模板(预设好的)，配置几个选项，或者多个参数共用一个测试电路模板。
用户可以根据本发明生成的验证结果修改原始运放设计，重新生成被测器件的网表，重复本发明的验证过程，直到设计完成。
本发明可以自动生成多种运放仿真测试电路；用户无需关心测试电路的设计，节省设计时间；可以自动读取运放网表，提取运放结构信息，简化仿真配置过程；可以批量运行多种测试电路，一次获取全部仿真参数结果；本发明与工艺无关，与IDM(生产流片厂商)无关，支持多种工艺批量仿真。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种集成运放的智能验证方法，其特征在于，所述集成运放的智能验证方法包括：
获取被测器件的网表、工艺文件、管脚分配参数及目标验证参数；
根据所述目标验证参数调用对应的预设测试电路模板；
根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表；
根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；
运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
2.根据权利要求1所述的集成运放的智能验证方法，其特征在于：所述目标验证参数的个数为1个或至少2个。
3.根据权利要求2所述的集成运放的智能验证方法，其特征在于：每个所述目标验证参数对应一个预设测试电路模板；或多个所述目标参数对应一个预设测试电路模板。
4.根据权利要求2所述的集成运放的智能验证方法，其特征在于：所述目标验证参数的个数为至少2个时，所述验证仿真脚本为批量仿真脚本。
5.根据权利要求1或2所述的集成运放的智能验证方法，其特征在于，还包括：
根据所述仿真结果生成包含所述目标验证参数的仿真结果报表；或/和
根据所述仿真结果生成与所述被测器件关联性分析的报表。
6.一种集成运放的智能验证系统，其特征在于，所述集成运放的智能验证系统包括：
获取模块，获取被测器件的网表、工艺文件、管脚分配参数及目标验证参数；
储存模块，存储有所述目标验证参数对应的预设测试电路模板；
测试电路原理图和网表生成模块，与所述获取模块和所述存储模块分别相连，根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表；
验证仿真脚本生成模块，与所述获取模块、所述测试电路原理图和网表生成模块和所述存储模块分别相连，根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；
运行模块，与所述验证仿真脚本生成模块相连，运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
7.根据权利要求6所述的集成运放的智能验证系统，其特征在于，所述集成运放的智能验证系统还包括：
报表生成模块，与分别相连，根据所述仿真结果生成包含所述目标验证参数的仿真结果报表。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1至5任一项所述方法的步骤。
9.一种终端设备，其特征在于，所述终端设备包括：
输入模块，用于输入被测器件的网表、工艺文件、管脚分配参数及目标验证参数；
储存模块，用于存储有所述目标验证参数对应的预设测试电路模板；
处理器，与所述输入模块和所述存储模块分别相连，包括：
获取模块，获取所述被测器件的网表、工艺文件、管脚分配参数及目标验证参数；
测试电路原理图和网表生成模块，用于根据所述被测器件的网表和目标验证参数对应的预设测试电路模板生成对应的测试电路原理图和网表；
验证仿真脚本生成模块，用于根据所述对应的测试电路原理图和网表、所述工艺文件自动生成验证仿真脚本；
运行模块，用于运行所述验证仿真脚本输出所述目标验证参数的仿真结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111467753.XA CN114117985B (zh) | 2021-12-03 | 2021-12-03 | 集成运放的智能验证方法、系统、介质及终端设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111467753.XA CN114117985B (zh) | 2021-12-03 | 2021-12-03 | 集成运放的智能验证方法、系统、介质及终端设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114117985A true CN114117985A (zh) | 2022-03-01 |
| CN114117985B CN114117985B (zh) | 2024-04-05 |
Family
ID=80366379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111467753.XA Active CN114117985B (zh) | 2021-12-03 | 2021-12-03 | 集成运放的智能验证方法、系统、介质及终端设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114117985B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115659704A (zh) * | 2022-12-22 | 2023-01-31 | 成都华兴汇明科技有限公司 | 基于微波模块的仿真方法 |
| CN115796086A (zh) * | 2022-11-03 | 2023-03-14 | 芯格(上海)微电子有限公司 | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110016440A1 (en) * | 2007-12-04 | 2011-01-20 | X-Fab Semiconductor Foundries Ag | Checking an esd behavior of integrated circuits on the circuit level |
| CN102866349A (zh) * | 2011-07-05 | 2013-01-09 | 中国科学院微电子研究所 | 集成电路测试方法 |
| CN106066914A (zh) * | 2016-06-02 | 2016-11-02 | 复旦大学 | 考虑串扰效应的静态时序分析方法 |
| CN106934121A (zh) * | 2016-12-30 | 2017-07-07 | 北京华大九天软件有限公司 | 一种测试器件模型仿真结果正确性的方法 |
| CN107256303A (zh) * | 2017-06-06 | 2017-10-17 | 西安电子科技大学 | 快速获取数字门级电路内部节点仿真状态的方法 |
| CN108133069A (zh) * | 2017-08-17 | 2018-06-08 | 上海倚韦电子科技有限公司 | 集成电路后端设计系统及方法 |
| CN208013366U (zh) * | 2018-01-11 | 2018-10-26 | 航天科工防御技术研究试验中心 | 一种射频集成电路自动测试装置 |
| US10591526B1 (en) * | 2018-04-09 | 2020-03-17 | Cadence Design Systems, Inc. | Systems and methods to generate a test bench for electrostatic discharge analysis of an integrated circuit design |
| CN111950226A (zh) * | 2020-08-14 | 2020-11-17 | Oppo广东移动通信有限公司 | 芯片后端设计和版图设计方法、工具、芯片及存储介质 |
| CN112100952A (zh) * | 2020-09-14 | 2020-12-18 | 海光信息技术股份有限公司 | 一种集成电路后仿真方法、装置、电子设备及存储介质 |
| CN112668259A (zh) * | 2020-12-24 | 2021-04-16 | 北京华大九天科技股份有限公司 | 一种后仿真网表的系统验证方法 |
| CN112949233A (zh) * | 2021-03-08 | 2021-06-11 | 北京士昌鼎科技有限公司 | Fpga芯片的自动化开发方法及装置、电子设备 |
-
2021
- 2021-12-03 CN CN202111467753.XA patent/CN114117985B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110016440A1 (en) * | 2007-12-04 | 2011-01-20 | X-Fab Semiconductor Foundries Ag | Checking an esd behavior of integrated circuits on the circuit level |
| CN102866349A (zh) * | 2011-07-05 | 2013-01-09 | 中国科学院微电子研究所 | 集成电路测试方法 |
| CN106066914A (zh) * | 2016-06-02 | 2016-11-02 | 复旦大学 | 考虑串扰效应的静态时序分析方法 |
| CN106934121A (zh) * | 2016-12-30 | 2017-07-07 | 北京华大九天软件有限公司 | 一种测试器件模型仿真结果正确性的方法 |
| CN107256303A (zh) * | 2017-06-06 | 2017-10-17 | 西安电子科技大学 | 快速获取数字门级电路内部节点仿真状态的方法 |
| CN108133069A (zh) * | 2017-08-17 | 2018-06-08 | 上海倚韦电子科技有限公司 | 集成电路后端设计系统及方法 |
| CN208013366U (zh) * | 2018-01-11 | 2018-10-26 | 航天科工防御技术研究试验中心 | 一种射频集成电路自动测试装置 |
| US10591526B1 (en) * | 2018-04-09 | 2020-03-17 | Cadence Design Systems, Inc. | Systems and methods to generate a test bench for electrostatic discharge analysis of an integrated circuit design |
| CN111950226A (zh) * | 2020-08-14 | 2020-11-17 | Oppo广东移动通信有限公司 | 芯片后端设计和版图设计方法、工具、芯片及存储介质 |
| CN112100952A (zh) * | 2020-09-14 | 2020-12-18 | 海光信息技术股份有限公司 | 一种集成电路后仿真方法、装置、电子设备及存储介质 |
| CN112668259A (zh) * | 2020-12-24 | 2021-04-16 | 北京华大九天科技股份有限公司 | 一种后仿真网表的系统验证方法 |
| CN112949233A (zh) * | 2021-03-08 | 2021-06-11 | 北京士昌鼎科技有限公司 | Fpga芯片的自动化开发方法及装置、电子设备 |
Non-Patent Citations (3)
| Title |
|---|
| OMAR A. ABU-EL-ELA.ETC: "Design Automation of a Fully Differential Switched Capacitor Amplifier Using a Telescopic Cascode OTA", IEEE, 31 December 2018 (2018-12-31) * |
| 丛红艳;于宗光;闫华;单悦尔;胡凯;董宜平;: "一种高效高速的大容量FPGA电路功能验证方法", 半导体技术, no. 01, 3 January 2017 (2017-01-03) * |
| 唐震;黄大伟;: "基于平移拾取分选机双列直插封装集成电路测试可行性设计", 电子与封装, no. 07, 20 July 2020 (2020-07-20) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115796086A (zh) * | 2022-11-03 | 2023-03-14 | 芯格(上海)微电子有限公司 | 具有修调引脚的ldo的仿真验证方法、系统、介质及设备 |
| CN115659704A (zh) * | 2022-12-22 | 2023-01-31 | 成都华兴汇明科技有限公司 | 基于微波模块的仿真方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114117985B (zh) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7367006B1 (en) | Hierarchical, rules-based, general property visualization and editing method and system | |
| CN114117985B (zh) | 集成运放的智能验证方法、系统、介质及终端设备 | |
| US20110054875A1 (en) | Design Specifications-Driven Platform for Analog, Mixed-signal, and Radio Frequency Verification | |
| Martins et al. | AIDA: Automated analog IC design flow from circuit level to layout | |
| CN110990274B (zh) | 一种生成测试案例的数据处理方法、装置及系统 | |
| US7984398B1 (en) | Automated multiple voltage/power state design process and chip description system | |
| CN115392176B (zh) | SoC芯片顶层模块集成设计方法及系统 | |
| US5859785A (en) | Method and apparatus for a simplified system simulation description | |
| CN111400169B (zh) | 一种自动化生成用于测试软硬件的网表文件的方法及系统 | |
| US20160171137A1 (en) | Method for semiconductor process corner sweep simulation based on value selection function | |
| CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
| CN103853863A (zh) | Pdk自动测试界面实现方法 | |
| CN109840201B (zh) | Ui测试方法、装置、电子设备及计算机可读存储介质 | |
| WO2022267010A1 (zh) | 一种电路设计方法以及相关设备 | |
| KR100404065B1 (ko) | Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 | |
| KR20010082562A (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
| US7110929B1 (en) | System and method of providing additional circuit analysis using simulation templates | |
| CN110268404B (zh) | 用于功能对等检测中的仿真方法 | |
| US10922459B2 (en) | Methods for converting circuits in circuit simulation programs | |
| CN103440391A (zh) | 一种基于数值选择函数的半导体工艺角扫描仿真方法 | |
| Novichkova et al. | Approach to Integration of a Synthesis Tool and PDK for Commercial EDA | |
| CN106650138B (zh) | 一种自动实现静态和动态时序分析对比的方法 | |
| US11042682B2 (en) | Analog design tool having a cell set, and related methods | |
| Scherr et al. | Beyond real number modeling: Comparison of analog modeling approaches | |
| CN114661596A (zh) | 一种自动测试参数化单元功能的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |