CN102866349A - 集成电路测试方法 - Google Patents
集成电路测试方法 Download PDFInfo
- Publication number
- CN102866349A CN102866349A CN2011101874771A CN201110187477A CN102866349A CN 102866349 A CN102866349 A CN 102866349A CN 2011101874771 A CN2011101874771 A CN 2011101874771A CN 201110187477 A CN201110187477 A CN 201110187477A CN 102866349 A CN102866349 A CN 102866349A
- Authority
- CN
- China
- Prior art keywords
- file
- simulation
- converted
- test platform
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 70
- 238000004088 simulation Methods 0.000 claims abstract description 40
- 238000013461 design Methods 0.000 claims abstract description 28
- 235000013599 spices Nutrition 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 claims abstract description 8
- 239000013598 vector Substances 0.000 claims abstract description 8
- 230000003071 parasitic effect Effects 0.000 claims abstract description 6
- 238000012795 verification Methods 0.000 claims abstract description 6
- 238000000605 extraction Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种集成电路测试方法，包括设计指标参数确定、电路图输入、前仿真、版图设计、版图验证&寄生参数提取、后仿真、流片，其特征在于，前仿真和后仿真使用晶体管级SPICE网表，该晶体管级SPICE网表能转换为自动测试平台所需文件。本发明的测试方法可以极大地缩短芯片测试人员原有编写测试向量的时间，加快测试的进度；还可以避免设计人员和测试人员之间的理解偏差，完成无缝对接。
Description
技术领域
本发明涉及一种集成电路测试方法，特别是涉及一种模拟和数模混合集成电路测试。
背景技术
现今，随着芯片设计水平的不断提高和加工工艺的日趋完善，单芯片的管脚数越来越多，功能也越来越复杂。这就给测试工程师提出了新的难题：面对功能如此复杂的芯片，怎样才能编写出全面、有效，且基本覆盖芯片大多数功能的测试图形文件呢？而且在编写完成后，文件的录入也将是一件繁琐的工作。因此，迫切需要在电子设计自动化(EDA)工具与自动测试设备(ATE)平台之间进行灵活转换的方法。
VCD文件是改值转储(Value Change Dump)的简称，它是硬件描述语言仿真结果的标准输出格式，VCD文件是包含有时间量程，范围定义，堆放了的时间类型和随着时间的增加实际值的改变等信息的ASCII文件。正是因为它包含了信号的变化信息，就相当于记录了整个仿真的信息。我们可以这个文件来再现仿真，正可以作为EDA与ATE之间交流的桥梁文件使用。
然而现有的数字电路的测试方案，因处理不了模拟电路和数模混合电路芯片的晶体管级网表，从而无法生成测试所需的VCD文件，搭建不了EDA软件和ATE测试平台之间的桥梁。
现有技术，如附图1所示，是数字集成电路的通用设计流程。首先是设计输入，以Verilog语言的形式形成电路文件，输入的文件经过编译后，可以形成对电路逻辑模型的标准描述。第二步，逻辑仿真，是对如上形成的逻辑描述加入输入测试信号，检查输出信号是否满足设计要求，在此没有考虑任何时间关系，只是检测逻辑是否有错。采用综合出的电路结构，对每个逻辑单元添加上对应的时间延迟信息。在此基础上进行前仿真，检测电路是否存在逻辑或时序错误。第三步，布局布线，对于通过前仿真的电路系统，从全局到局部，进行每个单元的定位以及相关的连线安排，根据连线的具体长度和负载程度，提取每一根连线的电阻/电容参数，得到相应的时间延迟信息。第四步，版图验证，也即进行设计规则检查(DRC)和版图电路图比对(LVS)，然后进行寄生参数的提取，将提取的连线参数代入到电路中，在此基础上进行后仿真，检测电路是否存在逻辑或时序错误。在前仿真和后仿真的环节，产生VCD文件，从而用来测试。
上述数字集成电路的测试技术方案，在应对模拟电路和数模混合电路测试时，因处理不了晶体管级的网表，从而无法生成测试所需的VCD文件，很难搭建EDA软件和ATE测试平台之间的桥梁。
发明内容
因此，本发明的目的在于解决在模拟和数模混合芯片测试时，如何把模拟设计和数模混合设计中的SPICE网表转换成VCD格式的文件，从而直接用于ATE自动测试设备的芯片测试。
为此，本发明提供了一种集成电路测试方法，包括设计指标参数确定、电路图输入、前仿真、版图设计、版图验证&寄生参数提取、后仿真、流片，其特征在于，前仿真和后仿真使用晶体管级SPICE网表，该晶体管级SPICE网表能转换为自动测试平台所需文件。
其中，晶体管级SPICE网表首先转换为FSDB文件，然后将FSDB文件转换为VCD文件，最后将VCD文件转换为自动测试平台所需文件格式。
其中，使用Nanosim或VCS的EDA软件将晶体管级SPICE网表转换为FSDB文件。其中，在Linux平台的terminal中键入命令“fsdb2vcd”，将FSDB文件转换为VCD文件。其中，使用Vcdto93K Edition软件将VCD文件转换成测试平台所要求的文件格式。
其中，自动测试平台为安捷伦93000SOC测试平台。其中，自动测试平台所需文件包括端口信息、时序信息以及测试向量。
依照本发明的集成电路测试方法，由于采用了晶体管级SPICE网表，因而可以进行模拟电路仿真，突破了集成电路测试瓶颈，有利于模拟电路设计自动化。同时，由于采用了FSDB文件格式作为中转，将晶体管级网表转为VCD格式，并进一步转化为测试平台文件格式，可以搭建EDA与ATE之间的平台，有利于大规模模拟和数模混合电路的测试。采用此发明技术方案后，可以统一前端模拟设计人员和芯片测试人员对同一芯片的测试理念，规范芯片的测试方案。简单来说，即前端的设计人员在电路、版图仿真时所用的激励网表，在通过此方案后，可以直接准确无误地反映给后端的测试人员，测试人员只需把最后生成的VCD文件导入安捷伦93000SOC测试平台，生成测试向量，就可以进行芯片测试。这样做的有益效果如下：
1.可以极大地缩短芯片测试人员原有编写测试向量的时间，加快测试的进度；
2.可以避免设计人员和测试人员之间的理解偏差，完成无缝对接。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1显示了现有技术的数字集成电路设计流程图；以及
图2显示了依照本发明的模拟和数模混合芯片测试设计流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了模拟和数模混合芯片测试设计方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或工艺步骤。这些修饰除非特别说明并非暗示所修饰器件结构或工艺步骤的空间、次序或层级关系。
以下参照附图二所示，详细说明本发明采用的模拟集成电路设计与测试流程。在模拟电路设计部分，和通用的模拟电路设计相同，流程是从设计指标参数设定——>电路图输入——>前仿真——>版图设计——>版图验证&寄生参数提取——>后仿真——>流片。具体地：
第一步，设计指标参数设定，也即确定各个模块、子模块的逻辑连接方式、响应速度、阻抗等等设计指标。
第二步，电路图输入，将晶体管级的电路图输入仿真软件，进行前仿真，加入输入测试信号，检查输出信号是否满足设计要求，在此没有考虑任何时间关系，只是检测逻辑是否有错。采用综合出的电路结构，对每个逻辑单元添加上对应的时间延迟信息。在此基础上进行前仿真，检测电路是否存在逻辑或时序错误。不同于现有技术的仅能用于数字电路的门级网表，本发明采用的是晶体管级的SPCIE网表，SPICE仿真时根据具体的工艺库而修改MODEL、器件宽长比等具体参数，因而能特别针对模拟电路进行测试。
第三步，版图设计，也即布局布线，对于通过前仿真的电路系统，从全局到局部，进行每个单元的定位以及相关的连线安排，根据连线的具体长度和负载程度，提取每一根连线的电阻/电容参数，得到相应的时间延迟信息。特别是确定模拟电路各个晶体管级器件的长宽比、各个电极面积、连线布局方式等等，从而确定每个晶体管的电路响应特性。
第四步，版图验证，也即进行设计规则检查(DRC)和版图电路图比对(LVS)，然后进行寄生参数的提取，将提取的连线参数代入到电路中，在此基础上进行后仿真，检测电路是否存在逻辑或时序错误。第四步采用的仿真文件与第二步类似，也是晶体管级的SPICE网表，特别针对模拟电路进行优化设计。
因为晶体管级SPICE网表无法直接转换成VCD文件，所以需要转换，在本发明中，选择将晶体管级SPICE网表先转换成快速信号数据库(FSDB)文件。FSDB文件是思源科技(Spring Soft)公司开发的一款仿真软件Verdi使用一种专用的数据格式，类似于VCD，但是它只提出了仿真过程中信号的有用信息，除去了VCD中信息冗余，数据量小、提高仿真速度。此过程需要EDA软件的仿真支持，可以选用Nanosim、VCS等等。
然后将FSDB文件转换成VCD文件，在Linux平台的terminal中中键入命令“fsdb2vcd”，即可生成VCD文件。VCD虽然可以搭建EDA软件和ATE平台之间的桥梁，但是对于不同的ATE测试平台，还需要具体的转换才能使用。
最后，在这里，以安捷伦93000SOC测试平台为例，选用Vcdto93KEdition软件，可以把VCD文件转换成测试平台所要求的文件格式，这种文件格式包括端口信息，时序信息以及所有具体的测试向量。转换完成后，便可以对模拟和数模混合电路的芯片进行ATE的测试。
依照本发明的集成电路测试方法，由于采用了晶体管级SPICE网表，因而可以进行模拟电路仿真，突破了集成电路测试瓶颈，有利于模拟电路设计自动化。同时，由于采用了FSDB文件格式作为中转，将晶体管级网表转为VCD格式，并进一步转化为测试平台文件格式，可以搭建EDA与ATE之间的平台，有利于大规模模拟和数模混合电路的测试。
采用此发明技术方案后，可以统一前端模拟设计人员和芯片测试人员对同一芯片的测试理念，规范芯片的测试方案。简单来说，即前端的设计人员在电路、版图仿真时所用的激励网表，在通过此方案后，可以直接准确无误地反映给后端的测试人员，测试人员只需把最后生成的VCD文件导入安捷伦93000SOC测试平台，生成测试向量，就可以进行芯片测试。这样做的有益效果如下：
1.可以极大地缩短芯片测试人员原有编写测试向量的时间，加快测试的进度；
2.可以避免设计人员和测试人员之间的理解偏差，完成无缝对接。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对工艺流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (7)
1.一种集成电路测试方法，包括设计指标参数确定、电路图输入、前仿真、版图设计、版图验证&寄生参数提取、后仿真、流片，其特征在于，前仿真和后仿真使用晶体管级SPICE网表，该晶体管级SPICE网表能转换为自动测试平台所需文件。
2.如权利要求1的方法，其中，晶体管级SPICE网表首先转换为FSDB文件，然后将FSDB文件转换为VCD文件，最后将VCD文件转换为自动测试平台所需文件格式。
3.如权利要求2的方法，其中，使用Nanosim或VCS的EDA软件将晶体管级SPICE网表转换为FSDB文件。
4.如权利要求2的方法，其中，在Linux平台的terminal中键入命令“fsdb2vcd”，将FSDB文件转换为VCD文件。
5.如权利要求2的方法，其中，使用Vcdto93K Edition软件将VCD文件转换成测试平台所要求的文件格式。
6.如权利要求1的方法，其中，自动测试平台为安捷伦93000SOC测试平台。
7.如权利要求1的方法，其中，自动测试平台所需文件包括端口信息、时序信息以及测试向量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110187477.1A CN102866349B (zh) | 2011-07-05 | 2011-07-05 | 集成电路测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110187477.1A CN102866349B (zh) | 2011-07-05 | 2011-07-05 | 集成电路测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102866349A true CN102866349A (zh) | 2013-01-09 |
| CN102866349B CN102866349B (zh) | 2015-04-08 |
Family
ID=47445337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110187477.1A Active CN102866349B (zh) | 2011-07-05 | 2011-07-05 | 集成电路测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102866349B (zh) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104331546A (zh) * | 2014-10-22 | 2015-02-04 | 中国空间技术研究院 | 一种航天器用数字定制集成电路后端版图设计评估方法 |
| CN105183978A (zh) * | 2015-09-02 | 2015-12-23 | 北京智芯微电子科技有限公司 | 一种芯片设计阶段可靠性评估方法和装置 |
| CN105205257A (zh) * | 2015-09-21 | 2015-12-30 | 中国科学院微电子研究所 | 一种验证后仿真提取文件正确性的方法 |
| CN105608237A (zh) * | 2014-11-19 | 2016-05-25 | 复旦大学 | 一种电路版图后仿真阶段的快速波形预测方法 |
| CN106096177A (zh) * | 2016-06-23 | 2016-11-09 | 中国电子科技集团公司第五十八研究所 | 一种基于传统eda工具的多芯片联合仿真方法 |
| CN106646197A (zh) * | 2016-12-26 | 2017-05-10 | 中国电子科技集团公司第五十八研究所 | 用于自动测试设备ate测试的调制信号的产生方法 |
| CN107180137A (zh) * | 2017-06-05 | 2017-09-19 | 安徽福讯信息技术有限公司 | 一种通用电路模块设计方法 |
| CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
| CN109977437A (zh) * | 2017-12-27 | 2019-07-05 | 长鑫存储技术有限公司 | 晶体管级电路的验证方法、装置、设备及计算机可读存储介质 |
| CN111291531A (zh) * | 2019-01-28 | 2020-06-16 | 展讯通信（上海）有限公司 | 集成电路的电学相关的设计规则检查方法及装置 |
| CN111553120A (zh) * | 2020-05-12 | 2020-08-18 | 北京华大九天软件有限公司 | 一种数字电路局部时钟网络spice网表的生成方法 |
| CN112285538A (zh) * | 2020-10-30 | 2021-01-29 | 国核自仪系统工程有限公司 | 芯片测试方法及系统 |
| CN112417798A (zh) * | 2020-11-27 | 2021-02-26 | 成都海光微电子技术有限公司 | 一种时序测试方法、装置、电子设备及存储介质 |
| CN112444731A (zh) * | 2020-10-30 | 2021-03-05 | 海光信息技术股份有限公司 | 芯片测试方法、装置、处理器芯片及服务器 |
| CN112668264A (zh) * | 2020-12-30 | 2021-04-16 | 西安紫光国芯半导体有限公司 | 3d芯片的电源网络验证方法及相关设备 |
| CN113312883A (zh) * | 2021-05-27 | 2021-08-27 | 展讯通信（上海）有限公司 | Wgl文件转换方法、装置、介质和系统 |
| CN114117985A (zh) * | 2021-12-03 | 2022-03-01 | 芯格(上海)微电子有限公司 | 集成运放的智能验证方法、系统、介质及终端设备 |
| CN114460436A (zh) * | 2021-12-22 | 2022-05-10 | 中国电子科技集团公司第五十八研究所 | 一种在eda仿真中自适应生成ate测试码的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190433B1 (en) * | 1998-11-10 | 2001-02-20 | The United States Of America As Represented By The National Security Agency | Method of recovering a gate-level netlist from a transistor-level |
| US6353904B1 (en) * | 1998-12-17 | 2002-03-05 | Vlsi Technology, Inc. | Method of automatically generating new test programs for mixed-signal integrated circuit based on reusable test-block templates according to user-provided driver file |
| CN1763928A (zh) * | 2004-10-18 | 2006-04-26 | 中国科学院微电子研究所 | 一种基于静态随机存储器的快速综合设计方法 |
| US20100229061A1 (en) * | 2009-03-05 | 2010-09-09 | Friedrich Hapke | Cell-Aware Fault Model Creation And Pattern Generation |
| CN201837996U (zh) * | 2009-07-28 | 2011-05-18 | 新诺普系统公司 | 一种用于仿真集成电路设计的系统 |
-
2011
- 2011-07-05 CN CN201110187477.1A patent/CN102866349B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190433B1 (en) * | 1998-11-10 | 2001-02-20 | The United States Of America As Represented By The National Security Agency | Method of recovering a gate-level netlist from a transistor-level |
| US6353904B1 (en) * | 1998-12-17 | 2002-03-05 | Vlsi Technology, Inc. | Method of automatically generating new test programs for mixed-signal integrated circuit based on reusable test-block templates according to user-provided driver file |
| CN1763928A (zh) * | 2004-10-18 | 2006-04-26 | 中国科学院微电子研究所 | 一种基于静态随机存储器的快速综合设计方法 |
| US20100229061A1 (en) * | 2009-03-05 | 2010-09-09 | Friedrich Hapke | Cell-Aware Fault Model Creation And Pattern Generation |
| CN201837996U (zh) * | 2009-07-28 | 2011-05-18 | 新诺普系统公司 | 一种用于仿真集成电路设计的系统 |
Non-Patent Citations (4)
| Title |
|---|
| 孙大成等: "基于晶体管级参数提取的后仿真", 《微处理机》 * |
| 张景奇: "电路仿真中的元件建模方法研究", 《中国优秀硕士学位论文全文数据库（信息科技辑）》 * |
| 张锋等: "一种用于SRAM快速仿真的模型", 《半导体学报》 * |
| 李苏宁等: "采用Synopsys NanoSim & Star-RCXT的晶体管级后仿真流程", 《电子与封装》 * |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104331546B (zh) * | 2014-10-22 | 2018-03-20 | 中国空间技术研究院 | 一种航天器用数字定制集成电路后端版图设计评估方法 |
| CN104331546A (zh) * | 2014-10-22 | 2015-02-04 | 中国空间技术研究院 | 一种航天器用数字定制集成电路后端版图设计评估方法 |
| CN105608237B (zh) * | 2014-11-19 | 2020-06-09 | 复旦大学 | 一种电路版图后仿真阶段的快速波形预测方法 |
| CN105608237A (zh) * | 2014-11-19 | 2016-05-25 | 复旦大学 | 一种电路版图后仿真阶段的快速波形预测方法 |
| CN105183978A (zh) * | 2015-09-02 | 2015-12-23 | 北京智芯微电子科技有限公司 | 一种芯片设计阶段可靠性评估方法和装置 |
| CN105183978B (zh) * | 2015-09-02 | 2019-01-01 | 北京智芯微电子科技有限公司 | 一种芯片设计阶段可靠性评估方法和装置 |
| CN105205257B (zh) * | 2015-09-21 | 2018-08-21 | 中国科学院微电子研究所 | 一种验证后仿真提取文件正确性的方法 |
| CN105205257A (zh) * | 2015-09-21 | 2015-12-30 | 中国科学院微电子研究所 | 一种验证后仿真提取文件正确性的方法 |
| CN106096177A (zh) * | 2016-06-23 | 2016-11-09 | 中国电子科技集团公司第五十八研究所 | 一种基于传统eda工具的多芯片联合仿真方法 |
| CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
| CN106646197A (zh) * | 2016-12-26 | 2017-05-10 | 中国电子科技集团公司第五十八研究所 | 用于自动测试设备ate测试的调制信号的产生方法 |
| CN107180137A (zh) * | 2017-06-05 | 2017-09-19 | 安徽福讯信息技术有限公司 | 一种通用电路模块设计方法 |
| CN109977437A (zh) * | 2017-12-27 | 2019-07-05 | 长鑫存储技术有限公司 | 晶体管级电路的验证方法、装置、设备及计算机可读存储介质 |
| WO2020155290A1 (zh) * | 2019-01-28 | 2020-08-06 | 展讯通信（上海）有限公司 | 集成电路的电学相关的设计规则检查方法及装置 |
| CN111291531A (zh) * | 2019-01-28 | 2020-06-16 | 展讯通信（上海）有限公司 | 集成电路的电学相关的设计规则检查方法及装置 |
| US12086527B2 (en) | 2019-01-28 | 2024-09-10 | Spreadtrum Communications (Shanghai) Co., Ltd. | Electrical design rule checking method and device for integrated circuit |
| CN111553120A (zh) * | 2020-05-12 | 2020-08-18 | 北京华大九天软件有限公司 | 一种数字电路局部时钟网络spice网表的生成方法 |
| CN112444731B (zh) * | 2020-10-30 | 2023-04-11 | 海光信息技术股份有限公司 | 芯片测试方法、装置、处理器芯片及服务器 |
| CN112285538A (zh) * | 2020-10-30 | 2021-01-29 | 国核自仪系统工程有限公司 | 芯片测试方法及系统 |
| CN112444731A (zh) * | 2020-10-30 | 2021-03-05 | 海光信息技术股份有限公司 | 芯片测试方法、装置、处理器芯片及服务器 |
| CN112417798A (zh) * | 2020-11-27 | 2021-02-26 | 成都海光微电子技术有限公司 | 一种时序测试方法、装置、电子设备及存储介质 |
| CN112417798B (zh) * | 2020-11-27 | 2023-05-23 | 成都海光微电子技术有限公司 | 一种时序测试方法、装置、电子设备及存储介质 |
| CN112668264A (zh) * | 2020-12-30 | 2021-04-16 | 西安紫光国芯半导体有限公司 | 3d芯片的电源网络验证方法及相关设备 |
| CN113312883A (zh) * | 2021-05-27 | 2021-08-27 | 展讯通信（上海）有限公司 | Wgl文件转换方法、装置、介质和系统 |
| CN113312883B (zh) * | 2021-05-27 | 2023-01-31 | 展讯通信（上海）有限公司 | Wgl文件转换方法、装置、介质和系统 |
| CN114117985B (zh) * | 2021-12-03 | 2024-04-05 | 芯格(上海)微电子有限公司 | 集成运放的智能验证方法、系统、介质及终端设备 |
| CN114117985A (zh) * | 2021-12-03 | 2022-03-01 | 芯格(上海)微电子有限公司 | 集成运放的智能验证方法、系统、介质及终端设备 |
| CN114460436A (zh) * | 2021-12-22 | 2022-05-10 | 中国电子科技集团公司第五十八研究所 | 一种在eda仿真中自适应生成ate测试码的方法 |
| CN114460436B (zh) * | 2021-12-22 | 2024-11-19 | 中国电子科技集团公司第五十八研究所 | 一种在eda仿真中自适应生成ate测试码的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102866349B (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102866349B (zh) | 集成电路测试方法 | |
| Gielen et al. | Computer-aided design of analog and mixed-signal integrated circuits | |
| US7603636B2 (en) | Assertion generating system, program thereof, circuit verifying system, and assertion generating method | |
| US9361415B1 (en) | Method, system, and computer program product for implementing a multi-fabric electronic design spanning across multiple design fabrics | |
| Wang et al. | Electronic design automation: synthesis, verification, and test | |
| US8117576B2 (en) | Method for using an equivalence checker to reduce verification effort in a system having analog blocks | |
| US8479130B1 (en) | Method of designing integrated circuit that accounts for device aging | |
| US8732630B1 (en) | Methods, systems, and articles of manufacture for implementing analog behavioral modeling and IP integration using systemverilog hardware description language | |
| CN112417798B (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
| US7340697B2 (en) | Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies | |
| US20210312113A1 (en) | Method for finding equivalent classes of hard defects in stacked mosfet arrays | |
| CN107784185B (zh) | 一种门级网表中伪路径的提取方法、装置及终端设备 | |
| WO2023245719A1 (zh) | 时序逻辑元件性能检查方法及设备 | |
| US7979262B1 (en) | Method for verifying connectivity of electrical circuit components | |
| US9501592B1 (en) | Methods, systems, and articles of manufacture for implementing analog behavioral modeling and IP integration using systemverilog hardware description language | |
| US8949753B1 (en) | Methods, systems, and articles of manufacture for implementing analog behavioral modeling and IP integration using systemverilog hardware description language | |
| US8091052B2 (en) | Optimization of post-layout arrays of cells for accelerated transistor level simulation | |
| US8943457B2 (en) | Simulating scan tests with reduced resources | |
| Tam et al. | SLIDER: Simulation of layout-injected defects for electrical responses | |
| US20230237228A1 (en) | Computer readable recording medium with stored program and method of extracting parasitic parameters of a 3d ic thereof | |
| Singh et al. | Defect simulation methodology for i DDT testing | |
| US12073159B2 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
| US7086017B1 (en) | Method of post-implementation simulation of a HDL design | |
| Bai et al. | High-level crosstalk defect simulation methodology for system-on-chip interconnects | |
| CN116611386A (zh) | 将局部穿线电阻变换成全局分布电阻 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160704 Address after: 300300 Tianjin District of Dongli City Huaming High-tech Zone HuaFeng Road No. 6 E1 Patentee after: Zhongke Huayi (Tianjin) Microelectronics Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road 3# Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230605 Address after: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences Address before: 300300 E1, No. 6, Huafeng Road, Huaming High tech Zone, Dongli District, Tianjin Patentee before: Zhongke Huayi (Tianjin) Microelectronics Co.,Ltd. |