CN112444731A - 芯片测试方法、装置、处理器芯片及服务器 - Google Patents

芯片测试方法、装置、处理器芯片及服务器 Download PDF

Info

Publication number
CN112444731A
CN112444731A CN202011200242.7A CN202011200242A CN112444731A CN 112444731 A CN112444731 A CN 112444731A CN 202011200242 A CN202011200242 A CN 202011200242A CN 112444731 A CN112444731 A CN 112444731A
Authority
CN
China
Prior art keywords
ate
source file
test
vector
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011200242.7A
Other languages
English (en)
Other versions
CN112444731B (zh
Inventor
林耀坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011200242.7A priority Critical patent/CN112444731B/zh
Publication of CN112444731A publication Critical patent/CN112444731A/zh
Application granted granted Critical
Publication of CN112444731B publication Critical patent/CN112444731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明一个或多个实施例公开了一种芯片测试方法、装置、处理器芯片及服务器。其中，芯片测试方法，包括：获取自动测试设备ATE向量的源文件，其中，所述源文件包括以预设编译语言创建的文本文件；根据所述源文件生成目标芯片的ATE向量；根据所述ATE向量对所述目标芯片进行ATE上机测试。该方法可缩短芯片测试周期。

Description

芯片测试方法、装置、处理器芯片及服务器
技术领域
本发明涉及芯片自动测试技术领域，尤其涉及一种芯片测试方法、装置、处理器芯片及服务器。
背景技术
在超大规模数字集成电路设计中，尤其是SoC(System on Chip，系统级芯片)，因其功能复杂，性能完整，整个芯片设计一般分为不同的IP(Intellectual Property，知识产权)模块，IP模块一般指某个具有知识产权的设计模块。总的设计流程是先完成单个IP模块的设计与验证，然后整合成一个大的芯片。在芯片级测试中，模块之间，模块与外部之间，目前使用最多的是基于JTAG(Joint Test Action Group，联合测试工作组)协议的通讯及其扩展。因此，在ATE(Automatic Test Equipment，自动测试设备)测试向量中，设计工程师和DFT(Design For Test，用于芯片测试而设计的电路)工程师通常需要提供基于JTAG指令的ATE测试向量，将该ATE测试向量交给ATE测试工程师用来进行ATE测试。而一个完整的JTAGTAP(Test Access Port，测试访问端口)由16位状态机组成，所有的测试指令都是围绕JTAGTAP的状态机运行。通常来说，一个大的芯片设计，会有不同的设计部门，甚至不同的公司合作开发完成，有的是Soft Macro(软巨集，指集成电路设计中指某个模块的RTL行为级代码，不包含实例化，综合布线的模块统称)，有的是Hard Macro(硬巨集，指已经实现实例化，综合布线，时序分析的现成模块，可以直接集成到芯片使用)。不同IP模块设计来源，造成设计文件的多样化及复杂化。有的IP模块使用第三方EDA工具直接产生ATE向量STIL(StandardTest Interface Language，标准测试接口语言)文件，有的IP模块只能提供Verilog源代码代替ATE向量，而有的IP模块只有仿真文件，还有的IP模块只有JTAG指令以测试规格的方式提供。其输出向量文件格式各式各样，如此，在ATE测试阶段，ATE测试工程师，需要花费较多时间成本去熟悉不同的设计语言，处理不同的测试向量文件，延长了芯片的测试周期。
发明内容
有鉴于此，本发明实施例提供一种芯片测试方法、装置、处理器芯片及服务器，可有效缩短芯片测试周期。
本发明一个或多个实施例提供了一种芯片测试方法，包括：获取自动测试设备ATE向量的源文件，其中，所述源文件包括以预设编译语言创建的文本文件；根据所述源文件生成目标芯片的ATE向量；根据所述ATE向量对所述目标芯片进行ATE上机测试。
可选的，所述方法还包括：在获取ATE向量的源文件之前，以预设编译语言创建所述源文件；根据所述源文件生成仿真文件；根据所述仿真文件进行仿真，得到仿真结果；响应于所述仿真结果满足预设条件，确定所述源文件通过仿真测试；响应于所述仿真结果不满足所述预设条件，重新以所述预设编译语言创建ATE向量的源文件。
可选的，根据源文件生成目标芯片的ATE向量，包括：获取目标测试参数；根据所述目标测试参数对所述源文件进行修改，得到修改后的源文件；将修改后的源文件输入所述预设编译器，得到所述预设编译器输出的所述ATE向量。
可选的，所述预设编译语言中包括以下至少一种类型的变量：JTAG管脚、ATE向量产生联合测试工作组JTAG时钟周期数、ATE向量标准测试接口语言STIL头文件、ATE向量STIL尾文件以及仿真断点。可选的，所述预设编译语言中定义了ATE测试流程中各种命令对应的关键字。
可选的，所述方法还包括：在根据所述ATE向量对所述目标芯片进行自动测试设备ATE上机测试之后，响应于ATE上机测试未通过，重新以所述预设编译语言创建ATE向量的源文件。
本发明一个或多个实施例还提供了一种芯片测试装置，包括：获取模块，被配置为获取自动测试设备ATE向量的源文件，其中，所述源文件包括以预设编译语言创建的文本文件；第一生成模块，被配置为根据所述源文件生成目标芯片的ATE向量；测试模块，被配置为根据所述ATE向量对所述目标芯片进行ATE上机测试。
可选的，所述装置还包括：创建模块，被配置为在获取ATE向量的源文件之前，以预设编译语言创建所述源文件；第二生成模块，被配置为根据所述源文件生成仿真文件；仿真模块，被配置为根据所述仿真文件进行仿真，得到仿真结果；确定模块，被配置为响应于所述仿真结果满足预设条件，确定所述源文件通过仿真测试；第二创建模块，被配置为响应于所述仿真结果不满足所述预设条件，重新以所述预设编译语言创建ATE向量的源文件。
可选的，所述第一生成模块具体被配置为：获取目标测试参数；根据所述目标测试参数对所述源文件进行修改，得到修改后的源文件；将修改后的源文件输入所述预设编译器，得到所述预设编译器输出的所述ATE向量。
可选的，所述预设编译语言中包括以下至少一种类型的变量：JTAG管脚、ATE向量产生联合测试工作组JTAG时钟周期数、ATE向量标准测试接口语言STIL头文件、ATE向量STIL尾文件以及仿真断点。
可选的，所述预设编译语言中定义了ATE测试流程中各种命令对应的关键字。
可选的，所述装置还包括：第三创建模块，被配置为在根据所述ATE向量对所述目标芯片进行自动测试设备ATE上机测试之后，响应于ATE上机测试未通过，重新以所述预设编译语言创建ATE向量的源文件。
本发明一个或多个实施例还提供了一种处理器芯片，包括：至少一个处理器核心、缓存；所述处理器核心，用于执行上述任意一种芯片测试方法。
本发明一个或多个实施例还提供了一种服务器，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行上述任意一种芯片测试方法。
本发明一个或多个实施例的芯片测试方法，在对芯片进行ATE测试时，获取到的是ATE向量的源文件，而并非ATE向量本身，这样根据实际测试需求，可对该源文件进行调整，以基于调整后的源文件生成ATE测试向量，从而完成ATE测试，即使ATE测试未通过，也仅需重新创建ATE测试向量的源文件，可有效缩短芯片测试周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出一种芯片测试方法的流程图；
图2是根据本发明一个或多个实施例示出的一种芯片测试方法的流程图；
图3是根据本发明一个或多个实施例示出的一种芯片测试方法的流程图；
图4是根据本发明一个或多个实施例示出的一种芯片测试装置的框图；
图5是根据本发明一个或多个实施例示出的一种芯片的结构示意图；
图6是根据本发明一个或多个实施例示出的一种服务器的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1示出一种芯片测试方法，如图1所示，当在基于ATE向量对芯片进行ATE上机测试失败时，需要重新创建ATE向量，然后经过仿真，以及经过测试工程师基于该ATE向量得到ATE可以使用的STIL向量文件。在该过程中，负责生成ATE向量的设计工程师和负责ATE测试的测试工程师只能串行工作，且工作条件前后依赖性很强，对于压缩产品周期不利。同时，由于设计仿真环境和ATE测试环境差异较大，可能会导致在设计仿真环境下测试通过但ATE测试失败的情况发生。且在ATE测试过程中，测试工程师每次修改ATE向量，都需要前端设计工程师的介入，而修改ATE向量是测试工程师在ATE测试过程中经常需要进行的操作，显然这样较为耗费人力。且因芯片的不同IP模块提供的文件格式不统一，测试工程师需要特别对每一种格式进行处理，难度非常大，且每个测试工程师的偏好不同，会导致向量输出不统一，导致测试效率低下。此外，向量导入周期长，也延迟了芯片产品的上线周期。
本发明一个或多个实施例提供了一种芯片测试方法，图2是根据本发明一个或多个实施例的一种芯片测试方法的流程图，如图2所示，该方法包括：
步骤201：获取ATE向量的源文件，其中，所述源文件包括以预设编译语言创建的文本文件；
其中，ATE向量的源文件例如可以是一个可任意被修改的源文件。该源文件以文本文件形式存在，使其可读性较高，降低了对该源文件的修改难度。
其中，预设编译语言例如可以是一种可读性较强、抽象程度较高的高级编译语言，该语言可支持现有的常用JTAG指令读写，TAP 16位状态机的仿真，以及芯片管脚的状态控制以及时序控制等。也支持输出ATE测试向量文件STIL和仿真文件如Verilog等，也可以输出任何ATPG工具需要的向量仿真输入格式。该预设编译语言可专用于ATE测试，该预设编译语言中可预先定义好了各种ATE测试项对应的字符，故，在创建测试向量的源文件时，可直接使用这些已被定义好的字符来表示具体的ATE测试项，而无需如一些底层编译语言一样需要使用者在创建源文件时自行定义一些基本的变量。
步骤202：根据所述源文件生成目标芯片的ATE向量；
例如，可根据测试需求，确定出相应的测试参数，根据测试参数对源文件进行修改，得到修改后的源文件，将修改后的源文件输入对应于预设编译语言的预设编译器，由该预设编译器输出ATE向量。
步骤203：根据所述ATE向量对所述目标芯片进行自动测试设备ATE上机测试。
本发明一个或多个实施例的芯片测试方法，在对芯片进行ATE测试时，获取到的是ATE向量的源文件，而并非ATE向量本身，这样根据实际测试需求，可对该源文件进行调整，以基于调整后的源文件生成ATE测试向量，从而完成ATE测试，即使ATE测试未通过，也仅需重新创建ATE测试向量的源文件，可有效缩短芯片测试周期。
在本发明的一个或多个实施例中，上述芯片测试方法还可包括：在获取ATE向量的源文件之前，以预设编译语言创建所述源文件；根据所述源文件生成仿真文件，该仿真文件例如Verilog。根据所述仿真文件进行仿真，得到仿真结果；响应于所述仿真结果满足预设条件，确定所述源文件通过仿真测试；例如，可根据测试需求设定仿真结果所需满足的条件。响应于所述仿真结果不满足所述预设条件，重新以所述预设编译语言创建ATE向量的源文件。在本实施例中，基于ATE测试向量的源文件生成仿真文件以及生成测试向量的步骤可以同时执行，可也先后执行。
在本发明的一个或多个实施例中，仿真文件与ATE测试向量均可基于ATE向量的源文件生成，保证了二者的一致性，可降低仿真环境和测试环境的差异性，可在一定程度上避免仿真结果和测试结果差异较大的问题。
在本发明的一个或多个实施例中，根据源文件生成目标芯片的ATE向量可包括：获取目标测试参数；根据所述目标测试参数对所述源文件进行修改，得到修改后的源文件；将修改后的源文件输入所述预设编译器，得到所述预设编译器输出的所述ATE向量。其中，可根据测试需求确定目标测试参数，根据目标测试参数对所述源文件进行修改，例如，可利用测试参数对源文件中的变量进行赋值，再将修改后的源文件输入预设编译器，即可得到预设编译器输出的ATE向量，该预设编译器例如根据修改后的源文件产生基于JTAG指令的ATE测试向量。
在本发明的一个或多个实施例中，所述预设编译语言中包括以下至少一种类型的变量：
JTAG管脚、ATE向量产生JTAG时钟周期数、ATE向量STIL头文件、ATE向量STIL尾文件以及仿真断点。所述预设编译语言中定义了各种ATE测试项对应的指令。其中，JTAG管脚的变量名例如可以包括：JTAG_TCK、JTAG_TMS、JTAG_TDI、JTAG_TRST以及JTAG_TDO，这些变量可用于定义JTAG管脚；ATE向量产生JTAG时钟周期数的变量名例如可以为CyclesPerJTAGInstruction，该变量可用于指定ATE向量产生JTAG时钟的周期数；ATE向量STIL头文件的变量名例如可以为StilHeader，该变量可用于指定ATE向量STIL头文件；ATE向量STIL尾文件的变量名例如可以为StilFooter，该变量例如可以用于指定ATE向量STIL尾文件；仿真断点的变量名例如可以为CutPoints，该变量例如可以用于指定仿真断点。
此外，预设编译语言中还可包括字母、数字等一般变量，以及还可包括用于指定必须变量的修饰字，该修饰字的变量名例如可以为required，还可包括用于指定别名的修饰字，该修饰字的变量名例如可以为alias。
在本发明的一个或多个实施例中，所述预设编译语言中定义了ATE测试流程中各种命令对应的关键字，基于此，该预设编译语言可专用于ATE测试，在创建上述源文件时，可降低创建难度，提高创建效率。
在本发明的一个或多个实施例中，上述芯片测试方法还可包括：在根据所述ATE向量对所述目标芯片进行自动测试设备ATE上机测试之后，响应于ATE上机测试未通过，重新以所述预设编译语言创建ATE向量的源文件，可见在本实施例中，在ATE上机测试不通过的情况下，仅重新创建ATE向量的源文件即可，而无需重新创建ATE向量，可缩短芯片测试周期。
在本发明的一个或多个实施例中，创建仿真文件的过程可与创建ATE测试向量的过程同步进行，仿真过程也可与测试过程同步进行，同时，测试过程还可在仿真通过后进行。基于此，可进一步缩短芯片测试周期，图3是根据本发明一个或多个实施例示出的一种芯片测试方法的流程图，如图3所示，该方法包括，创建ATE向量指令集(为上述预设编译语言的一个示例)；基于ATE向量指令集创建ATE向量的源文件；根据ATE向量的源文件产生仿真文件以及产生向量文件STIL，根据仿真文件进行仿真测试，若仿真失败，则重新生成ATE向量的源文件，根据向量文件进行ATE上机测试，若ATE上机测试失败，则重新生成ATE向量的源文件，若ATE上机测试通过，流程结束。
图4是根据本发明一个或多个实施例示出的一种芯片测试装置的结构示意图，如图4所示，该装置40包括：
获取模块41，被配置为获取自动测试设备ATE向量的源文件，其中，所述源文件包括以预设编译语言创建的文本文件；
第一生成模块42，被配置为根据所述源文件生成目标芯片的ATE向量；
测试模块43，被配置为根据所述ATE向量对所述目标芯片进行ATE上机测试。
在本发明的一个或多个实施例中，上述芯片测试装置还可包括：创建模块，被配置为在获取ATE向量的源文件之前，以预设编译语言创建所述源文件；第二生成模块，被配置为根据所述源文件生成仿真文件；仿真模块，被配置为根据所述仿真文件进行仿真，得到仿真结果；确定模块，被配置为响应于所述仿真结果满足预设条件，确定所述源文件通过仿真测试；第二创建模块，被配置为响应于所述仿真结果不满足所述预设条件，重新以所述预设编译语言创建ATE向量的源文件。
在本发明的一个或多个实施例中，所述第一生成模块具体被配置为：获取目标测试参数；根据所述目标测试参数对所述源文件进行修改，得到修改后的源文件；将修改后的源文件输入所述预设编译器，得到所述预设编译器输出的所述ATE向量。
在本发明的一个或多个实施例中，所述预设编译语言中包括以下至少一种类型的变量：JTAG管脚、ATE向量产生联合测试工作组JTAG时钟周期数、ATE向量标准测试接口语言STIL头文件、ATE向量STIL尾文件以及仿真断点。
在本发明的一个或多个实施例中，所述预设编译语言中定义了ATE测试流程中各种命令对应的关键字。
在本发明的一个或多个实施例中，上述芯片测试装置还可包括：第三创建模块，被配置为在根据所述ATE向量对所述目标芯片进行自动测试设备ATE上机测试之后，响应于ATE上机测试未通过，重新以所述预设编译语言创建ATE向量的源文件。
本发明一个或多个实施例还提供了一种处理器芯片，图5是根据本发明一个或多个实施例示出的一种处理芯片的示意图，如图5所示，该处理芯片50包括：至少一个处理器核心51以及缓存52；所述处理器核心51，用于执行上述任意一种芯片测试方法。
本发明一个或多个实施例还提供了一种服务器，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述服务器的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行上述任意一种芯片测试方法。
相应的，如图6所示，本发明一个或多个实施例提供的服务器，可以包括：壳体61、处理器62、存储器63、电路板64和电源电路65，其中，电路板64安置在壳体61围成的空间内部，处理器62和存储器63设置在电路板64上；电源电路65，用于为上述服务器的各个电路或器件供电；存储器63用于存储可执行程序代码；处理器62通过读取存储器63中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述实施例提供的任意一种芯片扫描测试方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种芯片测试方法，其特征在于，包括：
获取自动测试设备ATE向量的源文件，其中，所述源文件包括以预设编译语言创建的文本文件；
根据所述源文件生成目标芯片的ATE向量；
根据所述ATE向量对所述目标芯片进行ATE上机测试。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在获取ATE向量的源文件之前，以预设编译语言创建所述源文件；
根据所述源文件生成仿真文件；
根据所述仿真文件进行仿真，得到仿真结果；
响应于所述仿真结果满足预设条件，确定所述源文件通过仿真测试；
响应于所述仿真结果不满足所述预设条件，重新以所述预设编译语言创建ATE向量的源文件。
3.根据权利要求1所述的方法，其特征在于，根据源文件生成目标芯片的ATE向量，包括：
获取目标测试参数；
根据所述目标测试参数对所述源文件进行修改，得到修改后的源文件；
将修改后的源文件输入所述预设编译器，得到所述预设编译器输出的所述ATE向量。
4.根据权利要求1所述的方法，其特征在于，所述预设编译语言中包括以下至少一种类型的变量：
JTAG管脚、ATE向量产生联合测试工作组JTAG时钟周期数、ATE向量标准测试接口语言STIL头文件、ATE向量STIL尾文件以及仿真断点。
5.根据权利要求1所述的方法，其特征在于，所述预设编译语言中定义了ATE测试流程中各种命令对应的关键字。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述方法还包括：
在根据所述ATE向量对所述目标芯片进行自动测试设备ATE上机测试之后，响应于ATE上机测试未通过，重新以所述预设编译语言创建ATE向量的源文件。
7.一种芯片测试装置，其特征在于，包括：
获取模块，被配置为获取自动测试设备ATE向量的源文件，其中，所述源文件包括以预设编译语言创建的文本文件；
第一生成模块，被配置为根据所述源文件生成目标芯片的ATE向量；
测试模块，被配置为根据所述ATE向量对所述目标芯片进行ATE上机测试。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：
创建模块，被配置为在获取ATE向量的源文件之前，以预设编译语言创建所述源文件；
第二生成模块，被配置为根据所述源文件生成仿真文件；
仿真模块，被配置为根据所述仿真文件进行仿真，得到仿真结果；
确定模块，被配置为响应于所述仿真结果满足预设条件，确定所述源文件通过仿真测试；
第二创建模块，被配置为响应于所述仿真结果不满足所述预设条件，重新以所述预设编译语言创建ATE向量的源文件。
9.根据权利要求7所述的装置，其特征在于，所述第一生成模块具体被配置为：
获取目标测试参数；
根据所述目标测试参数对所述源文件进行修改，得到修改后的源文件；
将修改后的源文件输入所述预设编译器，得到所述预设编译器输出的所述ATE向量。
10.根据权利要求7所述的装置，其特征在于，所述预设编译语言中包括以下至少一种类型的变量：
JTAG管脚、ATE向量产生联合测试工作组JTAG时钟周期数、ATE向量标准测试接口语言STIL头文件、ATE向量STIL尾文件以及仿真断点。
11.根据权利要求7所述的装置，其特征在于，所述预设编译语言中定义了ATE测试流程中各种命令对应的关键字。
12.根据权利要求7至11任一项所述的装置，其特征在于，所述装置还包括：
第三创建模块，被配置为在根据所述ATE向量对所述目标芯片进行自动测试设备ATE上机测试之后，响应于ATE上机测试未通过，重新以所述预设编译语言创建ATE向量的源文件。
13.一种处理器芯片，其特征在于，包括：至少一个处理器核心、缓存；
所述处理器核心，用于执行前述权利要求1-6任一项所述的芯片测试方法。
14.一种服务器，其特征在于，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述服务器的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1-6中任一项所述的芯片测试方法。
CN202011200242.7A 2020-10-30 2020-10-30 芯片测试方法、装置、处理器芯片及服务器 Active CN112444731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011200242.7A CN112444731B (zh) 2020-10-30 2020-10-30 芯片测试方法、装置、处理器芯片及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011200242.7A CN112444731B (zh) 2020-10-30 2020-10-30 芯片测试方法、装置、处理器芯片及服务器

Publications (2)

Publication Number Publication Date
CN112444731A true CN112444731A (zh) 2021-03-05
CN112444731B CN112444731B (zh) 2023-04-11

Family

ID=74736048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011200242.7A Active CN112444731B (zh) 2020-10-30 2020-10-30 芯片测试方法、装置、处理器芯片及服务器

Country Status (1)

Country Link
CN (1) CN112444731B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113466675A (zh) * 2021-05-26 2021-10-01 中国电子科技集团公司第五十四研究所 一种测试向量生成方法
CN115291082A (zh) * 2022-08-04 2022-11-04 北京京瀚禹电子工程技术有限公司 芯片的高效测试方法、装置和存储介质
CN115684895A (zh) * 2022-12-29 2023-02-03 摩尔线程智能科技(北京)有限责任公司 芯片可测性设计测试方法、测试平台及其生成方法及装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030093764A1 (en) * 2001-10-03 2003-05-15 International Business Machines Corporation Automated system-on-chip integrated circuit design verification system
CN101038325A (zh) * 2007-02-14 2007-09-19 北京中星微电子有限公司 一种测试芯片的方法及装置
CN102466776A (zh) * 2010-11-19 2012-05-23 北京自动测试技术研究所 面向复杂可编程逻辑器件的批量测试方法
CN102520337A (zh) * 2011-11-14 2012-06-27 华为技术有限公司 访问寄存器的方法、装置及自动测试机
CN102866349A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 集成电路测试方法
CN105158673A (zh) * 2015-08-27 2015-12-16 青岛海信信芯科技有限公司 一种ate机台文件的生成方法及装置
CN105760638A (zh) * 2016-04-28 2016-07-13 福州瑞芯微电子股份有限公司 一种加快soc芯片仿真的方法
US20170045579A1 (en) * 2015-08-14 2017-02-16 Texas Instruments Incorporated Cpu bist testing of integrated circuits using serial wire debug
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备
CN107229542A (zh) * 2016-03-25 2017-10-03 中兴通讯股份有限公司 一种测试方法及装置
CN107329889A (zh) * 2017-06-05 2017-11-07 芯海科技（深圳）股份有限公司 一种c编译器自动化测试的方法
CN109143038A (zh) * 2018-09-25 2019-01-04 珠海欧比特宇航科技股份有限公司 一种s698-t芯片的ate测试方法及装置
CN109633419A (zh) * 2018-11-06 2019-04-16 珠海欧比特宇航科技股份有限公司 一种基于ate的芯片测试方法
CN109992516A (zh) * 2019-04-03 2019-07-09 北京中科寒武纪科技有限公司 一种编程调试方法、装置及相关产品
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置
CN110632499A (zh) * 2019-09-23 2019-12-31 珠海格力电器股份有限公司 基于测试对象的测试向量生成方法及存储介质
CN110850275A (zh) * 2019-11-26 2020-02-28 海光信息技术有限公司 老化测试方法、设备及可读存储介质
CN111159062A (zh) * 2019-12-20 2020-05-15 海光信息技术有限公司 一种缓存数据的调度方法、装置、cpu芯片及服务器

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030093764A1 (en) * 2001-10-03 2003-05-15 International Business Machines Corporation Automated system-on-chip integrated circuit design verification system
CN101038325A (zh) * 2007-02-14 2007-09-19 北京中星微电子有限公司 一种测试芯片的方法及装置
CN102466776A (zh) * 2010-11-19 2012-05-23 北京自动测试技术研究所 面向复杂可编程逻辑器件的批量测试方法
CN102866349A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 集成电路测试方法
CN102520337A (zh) * 2011-11-14 2012-06-27 华为技术有限公司 访问寄存器的方法、装置及自动测试机
US20170045579A1 (en) * 2015-08-14 2017-02-16 Texas Instruments Incorporated Cpu bist testing of integrated circuits using serial wire debug
CN105158673A (zh) * 2015-08-27 2015-12-16 青岛海信信芯科技有限公司 一种ate机台文件的生成方法及装置
CN107229542A (zh) * 2016-03-25 2017-10-03 中兴通讯股份有限公司 一种测试方法及装置
CN105760638A (zh) * 2016-04-28 2016-07-13 福州瑞芯微电子股份有限公司 一种加快soc芯片仿真的方法
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备
CN107329889A (zh) * 2017-06-05 2017-11-07 芯海科技（深圳）股份有限公司 一种c编译器自动化测试的方法
CN109143038A (zh) * 2018-09-25 2019-01-04 珠海欧比特宇航科技股份有限公司 一种s698-t芯片的ate测试方法及装置
CN109633419A (zh) * 2018-11-06 2019-04-16 珠海欧比特宇航科技股份有限公司 一种基于ate的芯片测试方法
CN109992516A (zh) * 2019-04-03 2019-07-09 北京中科寒武纪科技有限公司 一种编程调试方法、装置及相关产品
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置
CN110632499A (zh) * 2019-09-23 2019-12-31 珠海格力电器股份有限公司 基于测试对象的测试向量生成方法及存储介质
CN110850275A (zh) * 2019-11-26 2020-02-28 海光信息技术有限公司 老化测试方法、设备及可读存储介质
CN111159062A (zh) * 2019-12-20 2020-05-15 海光信息技术有限公司 一种缓存数据的调度方法、装置、cpu芯片及服务器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113466675A (zh) * 2021-05-26 2021-10-01 中国电子科技集团公司第五十四研究所 一种测试向量生成方法
CN115291082A (zh) * 2022-08-04 2022-11-04 北京京瀚禹电子工程技术有限公司 芯片的高效测试方法、装置和存储介质
CN115684895A (zh) * 2022-12-29 2023-02-03 摩尔线程智能科技(北京)有限责任公司 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN115684895B (zh) * 2022-12-29 2023-03-21 摩尔线程智能科技(北京)有限责任公司 芯片可测性设计测试方法、测试平台及其生成方法及装置

Also Published As

Publication number Publication date
CN112444731B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
KR100936855B1 (ko) Ａｓｉｃ/ｓｏｃ 제조시에 프로토타입-홀드를 방지하기위한 제조 방법 및 장치
US6061283A (en) Semiconductor integrated circuit evaluation system
US7490307B2 (en) Automatic generating of timing constraints for the validation/signoff of test structures
KR100483876B1 (ko) 반도체 집적 회로 설계 및 검증 시스템
US7930603B2 (en) Feature-oriented test program development and execution
US7895575B2 (en) Apparatus and method for generating test driver
JP2002215712A (ja) Ｉｃ設計の検証方法
CN109189479B (zh) 一种用于处理器指令集的并行自动化验证方法
JP2002514822A (ja) 有限状態機械を識別して回路設計を検査するシステムおよび方法
US20020163351A1 (en) Method for producing test patterns for testing an integrated circuit
KR20040007463A (ko) 로직 시뮬레이션을 이용하지 않는 복잡한 ｉｃ의 설계검증을 위한 방법 및 장치
Goli et al. Automated design understanding of SystemC-based virtual prototypes: Data extraction, analysis and visualization
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
CN115684894B (zh) 芯片可测性设计的测试方法及测试平台
Goli et al. Through the looking glass: Automated design understanding of SystemC-based VPs at the ESL
WO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
CN110956007A (zh) 数字产品的仿真信号查看方法及系统
WO2007000953A1 (ja) 半導体集積回路開発支援システム
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
CN117094269B (zh) 一种验证方法、装置、电子设备及可读存储介质
Lam New design-to-test software strategies accelerate time-to-market
Rajsuman Extending EDA environment from design to test
JPH10149382A (ja) プログラム言語により電子回路を設計する装置
US20030204386A1 (en) Class-based system for circuit modeling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant