CN113312883A

CN113312883A - Wgl文件转换方法、装置、介质和系统

Info

Publication number: CN113312883A
Application number: CN202110585892.6A
Authority: CN
Inventors: 李斌; 安永
Original assignee: Spreadtrum Communications Shanghai Co Ltd
Current assignee: Spreadtrum Communications Shanghai Co Ltd
Priority date: 2021-05-27
Filing date: 2021-05-27
Publication date: 2021-08-27
Anticipated expiration: 2041-05-27
Also published as: CN113312883B

Abstract

本发明提供了一种WGL文件转换方法、装置、介质和系统，该方法包括：PC启动多个线程，将WGL文件中的时间信息转换为数字信息，以及对WGL文件中的向量数据进行提取和转换，生成转换后的ASCII码流数据；PC向FPGA发送转换后ASCII码流数据；FPGA接收ASCII码流数据，将ASCII码流数据转成IO信息和关键词识别字，以及将IO信息和关键词识别字封装成ATE机台格式文件，该转换方法由PC和FPGA共同执行，提高了文件的转换效率，缩短了文件的转换时长。

Description

WGL文件转换方法、装置、介质和系统

技术领域

本发明涉及通信技术领域，尤其涉及一种WGL文件转换方法、装置、介质和系统。

背景技术

波形生成语言(waveform generation language，WGL)是可以理解为测试用的模型(pattern)文件，WGL最主要的功能就是描述测试所需要用到的输入输出(IO)管脚信号名，以及测试过程的信息。

为了应用在ATE机台，需要对WGL文件进行转换，目前基本都是通过购买国外转换软件转换WGL文件。一方面，购买的转换软件比较昂贵，另一方面一般都是针对特定的ATE机台配套开发的，造成目前WGL文件调试有诸多不便。虽然目前也有通过软件的方式对WGL文件进行转换，但是仍存在转换时间长的问题。

发明内容

本发明的目的在于提供一种WGL文件转换方法、装置、介质和系统，用以使转换后的文件能够准确地反映实际的波形。

第一方面，本发明提供一种WGL文件转换方法，其特征在于，所述方法包括：

PC启动多个线程，将WGL文件中的时间信息转换为数字信息，以及对WGL文件中的向量数据进行提取和转换，生成转换后的ASCII码流数据；PC向FPGA发送转换后ASCII码流数据；FPGA接收ASCII码流数据，将ASCII码流数据转成IO信息和关键词识别字，以及将IO信息和关键词识别字封装成ATE机台格式文件，该转换方法由PC和FPGA共同执行，提高了文件的转换效率，缩短了文件的转换时长。

在一种可能的实现中，PC可以启动多个线程，同时将至少两个WGL文件中的时间信息转换为数字信息，同时将所述至少两个的WGL文件中的向量数据进行提取和转换。这样可以进一步地提高WGL文件转换的效率。

在一种可能的实现中，将WGL文件中的时间信息转换为数字信息，包括：

采用2ⁿ分段解析，通过前向近似的转换方法将所述WGL文件中的时间信息转换为数字信息，n为正整数。本发明的方案采用2ⁿ分段解析，更加灵活，需要的信息表征比特数量更少。

对所述WGL文件中的向量数据进行提取和转换，包括：

根据信号的输入输出关系，提取所述WGL文件中的向量数据中的对应输入输出状态进行转换。

在一种可能的实现中，该方法还包括：将需要循环执行的循环语句转换为顺序语句。这样，PC将WGL文件的多个向量循环，转换为顺序结构，然后传递给FPGA，这样FPGA就可以不用处理复杂的循环，直接顺序处理即可。

在一种可能的设计中，PC与FPGA通过数据线连接。

第二方面，本申请实施例还提供一种WGL文件转换装置，该装置包括执行上述第一方面的任意一种可能的设计的方法的模块/单元。这些模块/单元可以通过硬件实现，也可以通过硬件执行相应的软件实现。

第三方面，本申请实施例提供一种WGL文件转换系统，包括FPGA和PC。其中，FPGA和PC能够实现上述第一方面的任意一种可能的设计的方法。

第四方面，本申请实施例中还提供一种计算机可读存储介质，所述计算机可读存储介质包括计算机程序，当计算机程序在PC/FPPGA上运行时，使得所述PC/FPPGA执行上述任一方面的任意一种可能的设计的方法。

第五方面，本申请实施例还提供一种包含计算机程序产品，当所述计算机程序产品在PC/FPPGA上运行时，使得PC/FPPGA执行上述任一方面的任意一种可能的设计的方法。

第六方面，本申请实施例还提供一种芯片，芯片与存储器耦合，用于执行所述存储器中存储的计算机程序，使得PC/FPPGA执行上述任一方面的任意一种可能的设计的方法。

关于上述第三方面至第六方面的有益效果可以参见上述第一方面中的描述。

附图说明

图1A为本发明实施例提供的一种扫描单元测试示意图；

图1B为本发明实施例提供的一种扫描链测试示意图；

图2为本发明实施例提供的一种WGL文件示意图；

图3为本发明实施例提供一种WGL文件转换方法流程示意图；

图4为本发明实施例提供一种PC对WGL文件进行提取和转换的流程方法示意图；

图5为本发明实施例提供一种FPGA对WGL文件进行提取和转换的流程方法示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

目前电子设计自动化(electronic design automation，EDA)文件，有多种文件格式，具体包括VCD(value change dump)文件格式、EVCD(extended value change dump)文件格式、波形生成语言(Waveform Generation Language，WGL)文件格式和标准测试接口语言(Standard Test Interface Language，STIL)文件格式。自动测试化设备(automatictest equipment，ATE)机台输入激励需要的是反映I/O逻辑变化的文件。因此需要将将EDA文件转换成ATE机台文件。但是目前国内现有的自研转换软件几乎为空白，有少数自研大多以脚本转换的方法，只能处理简单的测试时序。购买的转换软件一般都是针对特定的ATE机台配套开发的，对于WGL文件调试有诸多不便，纯软件转换也存在转换时间长的问题。

为了解决上述问题，本发明实施例提供了一种WGL文件转换方法，该方法可以由FPGA和个人电脑(personal computer，PC)共同执行。该转换方法中PC执行迭代替换和数值计算等软件处理，而具体多个I/O的扩展填充则由FPGA进行处理，充分发挥PC数值运算和FPGA并行处理的优点，加速转换。

在展开介绍本发明实施例提供的WGL文件转换方法之前，本实施例先对WGL文件的几个部分进行示例性地说明。scan chain(扫描链测试)作为数字集成电路测试的重要方法之一，如图1A所示，以scan chain(扫描链测试)的为例，WGL文件包括SI、SO、D、SE、CLK如下几部分：

SI为scan_in的简写，为扫描链(scan chain)的输入(input)端；SO为scan_out的简写，为扫描链(scan chain)的输出output端。通常情况下，每一个input会驱动一条scanchain，ouput用来观察一条scan chain。SE是扫描使能(scan enable)信号的简写，控制着扫描单元(scan cell)的工作模式。SE，SI，D端通过一个Mux实现工作模式的切换。当SE输入为0时，如图1B所示，scan cell工作在普通模式下，相当于是普通的触发器；当SE输入为1时，scan cell就进入scan模式，相当于一个移位寄存器。

如图1B所示，1)scancell：设备内部的寄存器，代表瞬时逻辑状态。2)scanchain从SCI开始，到SCO结束。扫描状态块中的每个状态声明定义了某一时刻所有扫描单元状态的集合。在不同的组(group)中，可以看到初始的pin和结束pin，分别为input和output，不同group串起来构成完成的chain。3)扫描状态(scanstate)：定义了scan chain中各个cell的状态，这里会在WGL文件的pattern中使用。4)timeplate定义时钟。5)pattern、vector、cycles。定义模型(pattern)中的向量和test cycle。示例性地，WGL文件整体例子如图2所示。需要指出的是，图2仅为WGL文件的示例，实际生成WGL文件的数据量比较大。

如图3所示，本申请实施例提供一种WGL文件转换方法，该方法可以由PC和FPGA共同执行，PC可以通过数据线与FPGA相连接，该方法可以包括如下步骤。

S301，PC启动多个线程，将WGL文件中的时间信息转换为数字信息，以及对该WGL文件中的向量数据进行提取和转换，生成转换后的美国信息交换标准代码(Americanstandard code for information interchange，ASCII)码流数据。

在一种可能的实现方式中，PC可以启动多个线程，同时将至少两个WGL文件中的时间信息转换为数字信息，同时将所述至少两个的WGL文件中的向量数据进行提取和转换。示例性地，PC可以启动10个线程同时对两个WGL文件进行转换。

S302，PC向FPGA发送转换后ASCII码流数据。

S303，FPGA接收ASCII码流数据。

S304，FPGA将该ASCII码流数据转成IO信息和关键词识别字，以及将该IO信息和该关键词识别字封装成ATE机台格式文件。

针对上述S301，详细来说，如图4所示，PC可以按照如下步骤对WGL文件进行提取和转换。

S401，PC加载配置文件，获取WGL文件信号的实际管脚(PIN脚)信息。

S402，PC解析WGL文件中的信号、变量、timeplate、scanchain、scanstate、pattern等信息。

示例性地，PC可以采用2ⁿ分段解析，通过前向近似的转换方法将WGL文件中的时间信息(timeplate)转换为数字信息，n为正整数。根据信号的输入输出关系，提取WGL文件中的向量数据中的对应输入输出状态进行转换。

本实施例中，采用2ⁿ分段解析可以简化WGL文件转换的文件信息，有效减少转换后的文件大小。现有方案中timing的解析是通过固定的时间间隔来对pattern描述解析。比如5ns一个采样点，对于一个有100个IO，50ns一个测试cycle的pattern来说，就至少需要1000bit信息去表征。而本发明的方案采用2ⁿ分段解析，更加灵活，同样是100个IO，50ns一个测试周期的pattern，若取n＝3，只需要800bit信息表征，而且从实际应用来看，n取2已经能满足现在ATE测试的需求了。

S403，PC分析WGL中的向量，将需要循环执行的循环语句转换为顺序语句。

该步骤中，PC将WGL文件的多个向量循环，转换为顺序结构，然后传递给FPGA，这样FPGA就可以不用处理复杂的循环，直接顺序处理即可。

S404，PC开启多线程处理向量数据，根据输入输出关系和scanstate信息，提取对应输入输出状态并保存。

S405，PC合并多线程转换结果，生成ASCII码流数据。

针对上述S304，详细来说，如图5所示，FPGA可以按照如下步骤对WGL文件进行扩展和转换。该方法包括如下步骤。

S501，FPGA将需要将下传的ASCII码流数据转成IO信息和关键词识别字。

S502，FPGA将IO信息以及关键词识别字封装成512位数组。

下文示例性地以PCGA对几个关键识别字的转换为例，对上述图5所示的方法进行示例性地说明。

(1)示例性地，0x7e54作为timeplate的关键识别字，以下面一个pad WGL描述为例：

U0RXD:＝input[0ps:S]；

U0RXD:＝output[0ps:X,28.9ns:Q,38.5ns:X]；

将ASCII转换为4bit二进制信号(2bit表征input，2bit表征output，如表1所示)，按每cycle4个点并行展开所有IO管脚，如表2所示。

表1

1st&2nd(input)	3rd&4th(output)
		00:invalid(-)	00:invalid(x)
01:set0	01:-
		10:set1	10:-
11:setS	11:setQ

表2

(2)示例性地，0x7e56作为vector的关键识别字，以下面一个vector转换为例，按170个IO将ASCII转换为二进制信号，如表3所示。

表3

(3)示例性地，0x7e53作为scan的关键识别字，以下面一个scan转换为例，按170个IO将ASCII转换为二进制信号，如表4所示。

表4

(5)示例性地，0x7e0e作为结束符的关键识别字，既是WGL文件的结尾标识，又是作为pattern数据测试结束时的判断标志，如表5所示。

表5

识别字	间隔	填充
			0x7e0e	0xFFFF	480bit‘1’

本实施例中，利用PC和FPGA的各自的优势，共同完成WGL文件的转换，其中，字符读取、数据循环和字符替换等算法复杂运算由PC完成，而扩展IO数据由FPGA并行处理完成。与现有的WGL转换均用软件完成相比，现有的WGL文件转换时间长且转换后的数据量巨大，随着被测芯片I/O脚的不断增加，纯软件处理时间与本发明提供的转换方法的差距会越来越大。本发明提供的WGL文件转换方法可以大大地提高WGL文件的转换效率。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims

1.一种WGL文件转换方法，其特征在于，所述方法包括：

个人电脑PC启动多个线程，将波形生成语言WGL文件中的时间信息转换为数字信息，以及对所述WGL文件中的向量数据进行提取和转换，生成转换后的ASCII码流数据；

所述PC向FPGA发送转换后美国信息交换标准代码ASCII码流数据；

FPGA接收所述ASCII码流数据，将所述ASCII码流数据转成输入输出IO信息和关键词识别字，以及将所述IO信息和所述关键词识别字封装成ATE机台格式文件。

2.根据权利要求1所述的方法，其特征在于，所述PC将所述WGL文件中的时间信息转换为数字信息，将所述WGL文件中的向量数据进行提取和转换，包括：

所述PC启动多个线程，同时将至少两个WGL文件中的时间信息转换为数字信息，同时将所述至少两个的WGL文件中的向量数据进行提取和转换。

3.根据权利要求1或2所述的方法，其特征在于，将WGL文件中的时间信息转换为数字信息，包括：

采用2ⁿ分段解析，通过前向近似的转换方法将所述WGL文件中的时间信息转换为数字信息，n为正整数；

对所述WGL文件中的向量数据进行提取和转换，包括：

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

将需要循环执行的循环语句转换为顺序语句。

5.根据权利要求1至4任一项所述的方法，其特征在于，所述PC与所述FPGA通过数据线连接。

6.一种WGL文件转换装置，其特征在于，所述装置包括：

第一转换单元，用于启动多个线程，将波形生成语言WGL文件中的时间信息转换为数字信息，以及对所述WGL文件中的向量数据进行提取和转换，生成转换后的ASCII码流数据；

发送单元，用于发送转换后美国信息交换标准代码ASCII码流数据；

接收单元，用于接收所述ASCII码流数据；

第二转换单元，用于将所述ASCII码流数据转成IO信息和关键词识别字，以及将所述IO信息和所述关键词识别字封装成ATE机台格式文件。

7.根据权利要求6所述的装置，其特征在于，所述第一转换单元，具体用于：

启动多个线程，同时将至少两个WGL文件中的时间信息转换为数字信息，同时将所述至少两个的WGL文件中的向量数据进行提取和转换。

8.根据权利要求6或7所述的装置，其特征在于，所述第一转换单元在将所述WGL文件中的时间信息转换为数字信息时，具体用于：

采用2ⁿ分段解析，前向近似的转换方法将所述WGL文件中的时间信息转换为数字信息，n为正整数；

所述第一转换单元在将所述WGL文件中的向量数据进行提取和转换时，具体用于：

根据信号的输入输出关系，提取所述WGL文件中的向量数据中的对应输入输出状态进行转换；

所述第一转换单元，还用于对需要循环执行的向量，将循环语句改为顺序语句。

9.根据权利要求8所述的装置，其特征在于，所述第一转换单元，还用于：

将需要循环执行的循环语句转换为顺序语句。

10.一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的方法。

11.一种WGL文件转换系统，其特征在于，所述系统包括FPGA和个人电脑PC：

所述PC，用于启动多个线程，将WGL文件中的时间信息转换为数字信息，以及对所述WGL文件中的向量数据进行提取和转换，生成转换后的ASCII码流数据；向FPGA发送转换后ASCII码流数据；

所述FPGA，用于接收所述ASCII码流数据，将所述ASCII码流数据转成IO信息和关键词识别字，以及将所述IO信息和所述关键词识别字封装成ATE机台格式文件。