CN115202947A - 基于调试接口的芯片测试向量生成方法 - Google Patents
基于调试接口的芯片测试向量生成方法 Download PDFInfo
- Publication number
- CN115202947A CN115202947A CN202210924968.8A CN202210924968A CN115202947A CN 115202947 A CN115202947 A CN 115202947A CN 202210924968 A CN202210924968 A CN 202210924968A CN 115202947 A CN115202947 A CN 115202947A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- test vector
- debugging
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供了一种基于调试接口的芯片测试向量生成方法,该方法包括:基于待测试芯片调试访问接口的控制时序和协议,生成与芯片测试基本操作相对应的操作模板;确定用于描述测试意图的测试流程配置文件;基于所述操作模板和所述测试流程配置文件,生成芯片测试向量。本发明的方法基于芯片既有调试访问接口,仅需要提供描述测试输入激励和输出期望的测试流程配置文件,在不增加额外测试逻辑的基础上即可借助于芯片调试功能快速完成测试向量的生成和更新。
Description
技术领域
本发明属于芯片测试领域,特别涉及一种基于调试接口的芯片测试向量生成方法。
背景技术
芯片测试是从晶圆制造到芯片产品化的不可或缺的步骤。芯片测试的目的是剔除生产过程中失效或存在潜在失效风险的芯片。随着芯片功能的复杂度越来越高,很难依靠人工完成芯片测试。要实现芯片的快速、批量的功能和性能测试,必须借助芯片自动测试机(ATE Automatic Test Equipment)。
测试向量是自动测试机(ATE)的重要输入文件,其中定义了测试过程中的输入激励和输出期望。其中输入激励描述的是芯片测试中待测试的芯片DUT(Device Under Test)管脚的输入状态,自动测试机根据测试向量中的输入激励信息,逐周期地驱动待测试芯片的输入管脚,控制待测试芯片进入所期望的测试状态,在该测试状态下,待测试芯片执行测试者期望的测试功能。待测试芯片可以是CP(晶圆测试,Chip Probing)阶段未封装的裸片(die),或者FT(最终测试,Final Test)阶段已封装的芯片(chip)。对于输出期望,其反映了待测试芯片在上述测试状态下的预期响应;测试中待测试芯片的实际响应能够反映芯片待测试逻辑的功能是否符合预期;自动测试机可以自动完成测试向量中定义的输出期望和实际输出响应之间的逐周期比对,当两者存在不一致时,则认为上述芯片待测试逻辑存在失效或潜在失效风险。
传统技术中,通常的测试向量生成流程为,首先对芯片待测试逻辑进行定向的功能仿真,随着仿真过程生成仿真VCD(Value Change Dump)波形文件,并将该VCD文件转换为测试向量后导入自动测试机。然而,仿真VCD是基于信号事件变化记录的波形文件,并非逐周期地记录输入管脚和输出管脚信号的变化。因此,还需要根据待测试芯片DUT的工作频率进行周期化的分割,获取逐周期的管脚信号变化,作为测试向量的输入激励和输出期望,才能实现由VCD波形文件转换为芯片测试机可识别的测试向量。同时由于VCD文件随仿真过程而产生,波形文件中的仿真毛刺也会对转换过程中周期化的分割带来困难。此外,当测试用例发生变化时,需要重新进行仿真、生成VCD文件,再次转换后提供自动测试机使用,无法高效地进行调试,造成芯片测试周期的延长。
发明内容
本发明的目的在于提供一种基于调试接口的芯片测试向量生成方法,以解决仿真文件转换成测试向量中存在的难点和测试向量更新时效率过低的问题。所述基于调试接口的芯片测试向量生成方法包括:
基于待测试芯片调试访问接口的控制时序和协议,生成与芯片测试基本操作相对应的操作模板;
确定用于描述测试意图的测试流程配置文件;
基于所述操作模板和所述测试流程配置文件,生成芯片测试向量。
优选地,所述芯片测试基本操作的类型包括以下任一项:
写寄存器操作、读寄存器操作、等待操作、读寄存器修改后回写操作和轮询片内寄存器标志位操作。
优选地,所述测试流程配置文件包括以下任一项:
芯片仿真验证用例、驱动调试程序和测试流程文档。
优选地,所述确定用于描述测试意图的测试流程配置文件,进一步包括,在所述测试流程配置文件中:
对于写寄存器操作,设置写地址和写数据操作数;
对于读寄存器操作,设置读地址和期望的读数据操作数;
对于等待操作,设置等待的测试周期操作数。
优选地,所述基于所述操作模板和所述测试流程配置文件,生成芯片测试向量,进一步包括:
从所述测试流程配置文件中识别当前操作类型和操作数;
根据识别到的当前操作类型和操作数,选择对应的操作模板,适配所述操作模板,并根据所述操作类型和操作数更新所述操作模板中相应待替换字段,得到与当前操作对应的测试向量片断。
优选地,所述根据所述操作类型和操作数更新所述模板中相应待替换字段,得到与当前操作对应的测试向量片断,进一步包括:
根据不同的操作类型,执行相对应的替换规则,并根据预定义的测试向量符号定义表的映射关系,按位得到输入激励的接口信号状态和输出响应的输出期望值。
优选地,在所述得到与当前操作对应的测试向量片断之后,进一步包括:
将所述与当前操作对应的测试向量片断追加到预先建立的测试向量存储文件中。
优选地,所述待测试芯片调试访问接口使用固定的控制时序和协议访问芯片待测试模块。
优选地,所述调试访问接口接收自动测试机逐周期地输入测试向量中描述的输入激励,并通过系统总线与芯片待测试模块相连接;当所述调试访问接口接收到一条完整调试命令后,对调试命令进行解析并传送到所述系统总线;通过所述系统总线根据所述调试命令发起对所述芯片待测试模块的寄存器访问,并通过所述系统总线接收所述芯片待测试模块的输出响应数据;所述调试访问接口将所述芯片待测试模块的输出响应数据返回到自动测试机中。
优选地,所述调试访问接口是标准CPU调试接口,或者基于通用串口协议实现的自定义传输格式的调试接口。
优选地,所述标准CPU调试接口为JTAG,所述JTAG的输入激励和输出响应分别为输入TCK、TDI、TMS和输出TDO。
相比于现有技术,本发明具有以下优点:
本发明的方法采用既有调试访问接口实现芯片测试功能,不需要为芯片测试预先设计测试电路,因而简化了测试逻辑设计复杂度,减少了测试逻辑芯片开发、验证周期。借助于调试访问接口,自动测试机(ATE)可以按照规定调试访问接口协议和控制时序实现对芯片待测试模块的配置、逻辑状态监测。本发明中的测试流程配置文件均为芯片验证、回片调试、测试方案制定中的既有文件,不需要额外准备,便于快速完成测试向量的生成,具有普遍的适用性;配置文件维护、更新便捷,在测试过程中可以根据测试需要修改配置文件后快速重建新的测试向量,显著提高测试工程师的测试效率。
本发明的其它特征和优点将在随后的说明书中阐述,并且可以部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可以通过在说明书、权利要求书以及附图中所指出的结构来实现和获取。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图是本发明的某些实施例,对于本领域普通技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
图1示出了根据本发明的测试向量示例的示意图。
图2示出了根据本发明的基于调试访问接口测试方法的实现架构示意图。
图3示出了根据本发明的基于调试接口的芯片测试向量生成方法的总体流程图。
图4示出了根据本发明的调试访问接口写模板示例的示意图。
图5示出了根据本发明的调试访问接口读模板示例的示意图。
图6示出了根据本发明的调试访问接口等待模板示例的示意图。
图7示出了根据本发明的仿真验证用例和驱动调试程序配置文件示例的示意图。
图8示出了根据本发明的测试向量转换流程的示意图。
图9示出了根据本发明的测试向量转换示例的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获取的所有其他实施例,都属于本发明保护的范围。
针对现有技术中仿真文件转换成测试向量中存在的难点和测试向量更新时效率过低的问题,本发明提出了一种基于芯片调试访问接口的测试向量生成方法,基于芯片功能中的既有调试访问接口,自动测试机(ATE)按照调试访问接口的协议和控制时序得到芯片测试中基本操作的模板,在模板中定义了基本测试操作下的调试访问接口通用测试向量格式,实现对芯片待测试模块的配置、逻辑状态监测。由设计或测试人员提供描述测试流程中输入激励和输出期望的既有配置文件。基于该配置文件和上述调试访问接口操作模板,进行测试向量的生成。
本发明在不增加额外测试逻辑的基础上,借助于芯片调试功能即可以快速完成测试向量生成和更新。由于采用既有调试访问接口实现芯片测试功能,不需要为实现芯片测试而预先设计测试访问端口TAP(Test Access Port)、测试网络(TAP Network)等测试逻辑电路,因此能够简化测试逻辑设计复杂度,减少测试逻辑芯片开发和验证的周期。此外,基于上述传统的测试访问端口(TAP)实现的测试方案,由于各个待测试模块挂载到不同测试网络中,访问各个待测试模块操作流程各不相同,无法获得适应各模块测试使用的通用访问模板。本发明中描述的调试访问接口(DAP)是芯片必要的功能模块,使用特定的控制时序和协议访问芯片待测试模块,具有固定的待测试模块访问格式,可以使用统一访问模板实现。
本发明所描述的调试接口是可以借助系统总线实现对芯片待测试模块执行寄存器读写的任何一种访问接口。根据具体的实施例,调试接口包括但不限于JTAG、SWD等标准CPU调试接口,以及基于通用串口协议(如I2C、UART、SPI等)实现的自定义传输格式的调试接口。
在典型的测试向量格式中,输入管脚激励和输出管脚期望的逻辑状态可以通过特定的英文字符、数字或者符号来表示。如下表1中测试向量符号定义,对于输入激励可以用0/1/Z/N/P表示,输出期望可以用L/H/T/X表示,描述如下:
表1
本领域技术人员可以理解,表1的测试向量符号仅为举例说明。在实际的实施例中,根据自动测试机测试向量格式的要求,可以对输入管脚激励和输出管脚期望进行具体的定义,而不限于上述字符或数字的定义。
以JTAG调试接口为例,结合表1的测试向量字符定义表,典型的测试向量片断可以形成为图1所示的格式。其中TCK、TDI、TMS表示测试向量的输入激励,TDO为输出期望,上述输入激励和输出期望基于测试时钟周期输入或采样。输入激励TCK、TDI、TMS定义了每测试周期输入到对应调试访问接口的信号状态;例如TCK=P表示输入激励信号TCK为脉冲类型,TDI=0表示输入激励信号TDI为逻辑低电平,等等。输出期望定义了每测试周期对应调试访问接口TDO输出的期望值。本领域技术人员可以理解,尽管该实施例以JTAG接口(TCK、TDI、TMS、TDO)为例来描述,但由于支持的调试接口还包括其他类型,因而相应的信号接口不限于TCK、TDI、TMS、TDO。
以JTAG调试接口为例,图2示出了根据本发明的基于调试访问接口测试方法的实现架构。现将图2中的各个组件描述如下。测试向量所描述的内容由输入激励1和输出期望2组成。待测试芯片DUT包括调试访问接口DAP(Debug Access Port)5。由图2可见,调试访问接口5的输入和输出信号分别包括输入激励TCK、TDI、TMS和输出响应TDO。调试访问接口5通过系统总线6与芯片待测试模块7相连接。自动测试机逐周期地将测试向量中描述的输入激励传输到待测试芯片DUT的调试访问接口5。调试访问接口5接收到一条完整调试命令后,对调试命令进行解析并传送到系统总线6。系统总线6根据所述调试命令发起对芯片待测试模块7的寄存器访问,并通过系统总线6接收所述芯片待测试模块7的输出响应数据3,该输出响应数据3可以反映当前待测试芯片DUT的测试状态。调试访问接口5将芯片待测试模块7的输出响应数据3返回到自动测试机中。自动测试机完成输出响应的监测,并利用比较器8逐周期地将输出响应3与测试向量中包含的输出期望2进行比对,如果比对一致则本周期测试通过,否则本周期测试失败。
需要说明的是,当测试向量中输出期望为X时,表征对输出响应不做期望,跳过本周期比对过程。最终,如果所有测试向量周期比对一致,则当前待测试芯片DUT测试通过,否则测试未通过。
图3示出了根据本发明的基于调试接口的芯片测试向量生成方法的总体流程图。以图2的实现架构为基础,本发明的测试向量具体生成流程如下所述:
步骤101:基于调试访问接口控制时序和协议,生成与芯片测试基本操作相对应的操作模板。
如上所述,芯片通过调试访问接口接收自动测试机的调试命令,系统总线发起对待测试模块的寄存器访问并接收待测试模块的响应数据,并通过调试访问接口将待测试模块的响应数据返回到自动测试机中。
其中所述基本测试操作包括但不限于写寄存器操作、读寄存器操作、等待操作、读寄存器修改后回写操作、轮询片内寄存器标志位操作等。根据调试访问接口控制时序和协议定义,本发明在优选的实施例中给出以下传输模板示例:
1)写寄存器模板:使用图4的写寄存器模板可以实现芯片DUT的待测试模块寄存器的写入,并判断写入完成情况。写模板主要包括如下字段定义,其中“{}”内的字段可以根据写操作数替换。
a)写操作(write operation)字段:确定调试接口操作类型,本实施例中,该字段为1表示写操作;
b)写地址(write address)字段:确定调试接口写操作的写地址,示例中写地址位宽(waddr width)为m;
c)写数据(write data)字段:确定调试接口写操作的写数据,示例中写数据位宽(wdata width)为n;
d)写应答(write acknowledge)字段:用于芯片DUT向反馈测试机当前写操作是否成功,write ack bit=1表征写操作成功,否则写入失败。
其中,操作数waddr和wdata分别表示写地址和写数据。
2)读寄存器模板:使用图5的读寄存器模板可以实现芯片DUT的待测试模块寄存器的读操作,并判断读完成情况。读模板主要有如下字段定义,其中“{}”内字段可以根据读操作数替换。
a)读操作标志(read operation)字段:确定调试接口操作类型,本实施例中,该字段为0表示写操作;
b)读地址(read address)字段:确定调试接口读操作的读地址,示例中读地址位宽(raddr width)为m;
c)读数据(read data)字段:确定期望的读数据,示例中读数据位宽(rdatawidth)为n;H表示期望输出高电平,L表示期望输出低电平,X表示不对输出做期望,具体参见表1所示。
d)读应答(read acknowledge)字段:用于芯片DUT反馈自动测试机当前读操作是否成功,read ack bit=1表征读操作成功,否则读出失败。
其中,操作数raddr和rdata分别表示读地址和期望的读数据。
3)等待操作:使用图6的等待操作模板,可以在操作之间实现等待1个测试周期。
此外,读寄存器修改后回写、轮询片内寄存器标志位等其他操作,可以通过上述读、写、等待操作组合实现。本领域技术人员可以理解,图4-图6的操作模板仅为举例说明。在实际的实施例中,也可以根据芯片的硬件规范来对上述操作模板进行其他格式的定义。
步骤102:确定用于描述测试意图的测试流程配置文件。
测试流程中的输入激励和输出期望在配置文件中描述。可以使用芯片验证和调试中既有包含测试信息的文件作为输入的测试流程配置文件。在具体的实施例中,配置文件优选地可以是体现DUT芯片的待测功能测试意图的芯片仿真验证用例、驱动调试程序、测试流程文档等。上述文件均为芯片验证、回片调试、测试方案制定中既有文件,不需要额外准备,便于快速完成测试向量的生成,节省了测试向量开发周期。由于配置文件维护、更新便捷,测试过程中可以根据测试需要来修改配置文件,并在此基础之上快速重建新的测试向量,因此有利于提高测试效率。
举例而言,在配置文件是芯片仿真验证用例和驱动调试程序的情况下,如图7所示,可以将配置文件格式定义如下:
a)写操作write:包括写地址(waddr)和写数据(wdata)操作数;
b)读操作read:包括读地址(raddr)和期望的读数(rdata)据操作数;
c)等待操作wait:包括等待的测试周期(cycle)操作数。
其中“{}”内为上述操作数字段,可以根据测试需要替换为实际操作数。
而在配置文件是测试流程文档的情况下,如表2所示,以表格形式描述测试流程文档描述配置文件示例。
表2
类似地,“{}”内为上述操作数字段,可以根据测试需要替换为实际操作数。
步骤103:基于所述调试访问接口的操作模板和所述测试流程配置文件,生成芯片测试向量。
为了支持不同自动测试机的向量格式的要求,在优选的实施例中,可以将步骤3采用脚本的方式实现。参见图8的流程图所示,具体流程包括:
3.1)新建测试向量存储文件,用于存储生成的测试向量。
3.2)按照自动测试机向量格式要求,补充完整文件头,然后写入所述测试向量存储文件中;
3.3)解析步骤2中确定的测试流程配置文件,识别当前操作类型以及操作数。
3.4)根据识别到的操作类型、操作数,选择对应的操作模板,适配操作模板并根据所述操作类型和操作数更新所述模板中相应待替换字段,得到与当前操作对应的测试向量片断。
在具体的实施例中,可以根据不同的操作类型,执行相对应的替换规则,并根据预定义的测试向量符号定义表的映射关系,按位得到输入激励的接口信号状态和输出响应的输出期望值。例如:
a)对于写操作:根据当前操作数,按位更新写操作模板中对应的写地址、写数据字段;其中0用于表示逻辑低电平、1用于表示逻辑高电平、Z用于表示高阻态、N用于表示悬空,具体参见表1所示。
b)对于读操作:根据当前操作数,按位更新读操作模板中对应的读地址位,其中0用于表示逻辑低电平、1用于表示逻辑高电平、Z用于表示高阻态、N用于表示悬空。按位更新读操作模板中对应的期望读数据位,其中L用于表示逻辑低电平、H用于表示逻辑高电平、T用于表示高阻态、X用于表示不对输出做出期望。具体参见表1所示。
c)对于等待操作:根据等待周期操作数,以相应次数调用等待操作模板。
3.5)将步骤3.4中解析和替换后的当前操作对应的测试向量片断追加到步骤3.1中新建的测试向量存储文件的尾部;
3.6)重复上述步骤3.3~步骤3.5,直到所述测试流程配置文件中的操作全部解析、适配模板、转换完成;
3.7)类似于步骤3.2,根据自动测试机向量格式的要求,补充完整文件尾,然后写入测试向量存储文件;
3.8)将最终得到的所述测试向量存储文件作为用于芯片测试的测试向量。
图9展示了根据本发明的上述方法通过将配置文件适配到基本操作模板,从而生成测试向量文件的过程。以图9的写寄存器操作为例进行说明,由于测试流程配置文件中定义了写命令WRITE(’h123,’ha5a),通过解析该配置文件的命令,识别当前操作类型为写操作类型WRITE,写地址操作数为’h123,写数据操作数为’ha5a(’h表示16进制数)。选择对应的写寄存器操作模板。适配操作模板,首先创建写操作标志字段,并更新写操作模板中写地址和写数据字段的相应的待替换字段waddr和wdata。具体包括根据当前操作数’h123、’ha5a,从第0位到第11位分别按位更新写操作模板中对应的写地址和写数据字段,在每个字段中根据逻辑电平来定义输入激励TCK、TDI、TMS和输出响应TDO的接口信号状态(在图9的示例中主要针对TDI的逻辑电平进行按位设置),然后创建写应答字段。最终将替换后生成的当前写操作所对应的测试向量片断追加到测试向量存储文件中。在测试过程中,一旦测试需求发生改变,通过配置文件的更新维护,在修改配置文件后,可以重新执行上述适配过程,快速地重建新的测试向量。
本领域技术人员可以理解,上述实施例中描述的方法步骤和装置的组件仅为举例。本领域技术人员可以根据需要,对上述基于调试接口的芯片测试向量生成方法流程的多个步骤进行合并、增删或顺序调整,或者对测试向量生成方法的实现架构进行容易想到的调整。而不应将本发明的构思限制于上述示例的具体结构和流程。
可以看出,本发明提出的基于调试接口的芯片测试向量生成方法,基于芯片调试访问接口实现待测芯片DUT测试,不需要额外的测试逻辑,简化了测试逻辑设计复杂度,减少了可测性设计验证周期,快速完成测试向量生成,便于测试工程师进行调试。与基于VCD仿真文件的测试向量转换相比,简化了测试向量转换难度。本发明使用的测试流程描述的配置文件可以适配芯片验证向量、驱动调试程序以及自定义的测试方案描述文档,使用既有文件实现了测试向量快速转换。该配置文件可读性强,维护更新难度小,便于ATE调试,随着测试的进行能够快速更新,加速测试进度。配置文件到测试向量转换环境可以采用脚本实现,支持不同自动测试机向量格式要求,具有较强的适用性。
尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (11)
1.一种基于调试接口的芯片测试向量生成方法,其特征在于,包括:
基于待测试芯片调试访问接口的控制时序和协议,生成与芯片测试基本操作相对应的操作模板;
确定用于描述测试意图的测试流程配置文件;
基于所述操作模板和所述测试流程配置文件,生成芯片测试向量。
2.根据权利要求1所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述芯片测试基本操作的类型包括以下任一项:
写寄存器操作、读寄存器操作、等待操作、读寄存器修改后回写操作和轮询片内寄存器标志位操作。
3.根据权利要求1所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述测试流程配置文件来自以下任一项:
芯片仿真验证用例、驱动调试程序和测试流程文档。
4.根据权利要求3所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述确定用于描述测试意图的测试流程配置文件,进一步包括,在所述测试流程配置文件中:
对于写寄存器操作,设置写地址和写数据操作数;
对于读寄存器操作,设置读地址和期望的读数据操作数;
对于等待操作,设置等待的测试周期操作数。
5.根据权利要求4所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述基于所述操作模板和所述测试流程配置文件,生成芯片测试向量,进一步包括:
从所述测试流程配置文件中识别当前操作类型和操作数;
根据识别到的所述当前操作类型和操作数,选择对应的操作模板,适配所述操作模板,并根据所述操作类型和操作数更新所述操作模板中相应待替换字段,得到与当前操作对应的测试向量片断。
6.根据权利要求1所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述根据操作类型和操作数更新所述模板中相应待替换字段,得到与当前操作对应的测试向量片断,进一步包括:
根据不同的操作类型,执行相对应的替换规则,并根据预定义的测试向量符号定义表的映射关系,按位得到输入激励的接口信号状态和输出响应的输出期望值。
7.根据权利要求5所述的基于调试接口的芯片测试向量生成方法,其特征在于,在所述生成芯片测试向量片断之后,进一步包括:
将所述与当前操作对应的测试向量片断追加到预先建立的测试向量存储文件中。
8.根据权利要求1所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述待测试芯片的调试访问接口使用固定的控制时序和协议访问芯片待测试模块。
9.根据权利要求8所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述调试访问接口接收自动测试机逐周期地输入测试向量中描述的输入激励,并通过系统总线与芯片待测试模块相连接;当所述调试访问接口接收到一条完整调试命令后,对调试命令进行解析并传送到所述系统总线;根据所述调试命令,通过所述系统总线发起对所述芯片待测试模块的寄存器访问,并通过所述系统总线接收所述芯片待测试模块的输出响应数据;所述调试访问接口将所述芯片待测试模块的输出响应数据返回到所述自动测试机中。
10.根据权利要求8所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述调试访问接口是标准CPU调试接口,或者基于通用串口协议实现的自定义传输格式的调试接口。
11.根据权利要求10所述的基于调试接口的芯片测试向量生成方法,其特征在于,所述标准CPU调试接口为JTAG,所述JTAG的输入激励和输出响应信号分别为输入TCK、TDI、TMS和输出TDO。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210924968.8A CN115202947B (zh) | 2022-08-02 | 2022-08-02 | 基于调试接口的芯片测试向量生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210924968.8A CN115202947B (zh) | 2022-08-02 | 2022-08-02 | 基于调试接口的芯片测试向量生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115202947A true CN115202947A (zh) | 2022-10-18 |
CN115202947B CN115202947B (zh) | 2023-05-23 |
Family
ID=83585916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210924968.8A Active CN115202947B (zh) | 2022-08-02 | 2022-08-02 | 基于调试接口的芯片测试向量生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115202947B (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220291283A1 (en) * | 2021-03-10 | 2022-09-15 | Inventec (Pudong) Technology Corporation | Automatic chip testing system and method |
CN115562930A (zh) * | 2022-11-24 | 2023-01-03 | 北京紫光芯能科技有限公司 | 用于测试多核芯片的方法及装置、电子设备、存储介质 |
CN115656791A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
CN115658413A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 一种激励发生器和激励发生方法 |
CN115658411A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 一种激励发生器以及激励发生方法 |
CN115684894A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
CN115684895A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计测试方法、测试平台及其生成方法及装置 |
CN116224042A (zh) * | 2023-04-28 | 2023-06-06 | 北京壁仞科技开发有限公司 | 生成测试待测器件的测试向量的方法、系统、设备和介质 |
CN116881067A (zh) * | 2023-09-07 | 2023-10-13 | 西安简矽技术有限公司 | 一种生成vcd文件的方法、装置、设备及存储介质 |
CN117007947A (zh) * | 2023-10-07 | 2023-11-07 | 北京象帝先计算技术有限公司 | 生成测试向量的方法、装置、电子设备及存储介质 |
CN117289114A (zh) * | 2023-10-10 | 2023-12-26 | 苏州异格技术有限公司 | 一种逻辑功能测试电路及测试方法 |
CN117910401A (zh) * | 2024-03-19 | 2024-04-19 | 英诺达(成都)电子科技有限公司 | 工作模式配置方法、装置、设备、存储介质及程序产品 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104459522A (zh) * | 2013-09-17 | 2015-03-25 | 比亚迪股份有限公司 | 芯片自测方法及系统 |
CN107943644A (zh) * | 2017-11-22 | 2018-04-20 | 济南浪潮高新科技投资发展有限公司 | 一种用于基于local bus总线的设计的功能验证平台的搭建方法 |
CN113849419A (zh) * | 2021-12-02 | 2021-12-28 | 上海燧原科技有限公司 | 芯片的测试向量生成方法、系统、设备及存储介质 |
US11379644B1 (en) * | 2020-10-06 | 2022-07-05 | Cadence Design Systems, Inc. | IC chip test engine |
-
2022
- 2022-08-02 CN CN202210924968.8A patent/CN115202947B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104459522A (zh) * | 2013-09-17 | 2015-03-25 | 比亚迪股份有限公司 | 芯片自测方法及系统 |
CN107943644A (zh) * | 2017-11-22 | 2018-04-20 | 济南浪潮高新科技投资发展有限公司 | 一种用于基于local bus总线的设计的功能验证平台的搭建方法 |
US11379644B1 (en) * | 2020-10-06 | 2022-07-05 | Cadence Design Systems, Inc. | IC chip test engine |
CN113849419A (zh) * | 2021-12-02 | 2021-12-28 | 上海燧原科技有限公司 | 芯片的测试向量生成方法、系统、设备及存储介质 |
Non-Patent Citations (2)
Title |
---|
宋尚升: "集成电路测试原理和向量生成方法分析" * |
潘金海;颜学龙;: "基于1149.7标准的测试生成方法研究" * |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220291283A1 (en) * | 2021-03-10 | 2022-09-15 | Inventec (Pudong) Technology Corporation | Automatic chip testing system and method |
CN115562930A (zh) * | 2022-11-24 | 2023-01-03 | 北京紫光芯能科技有限公司 | 用于测试多核芯片的方法及装置、电子设备、存储介质 |
CN115656791A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
CN115658413A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 一种激励发生器和激励发生方法 |
CN115658411A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 一种激励发生器以及激励发生方法 |
CN115684894A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
CN115684895A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计测试方法、测试平台及其生成方法及装置 |
CN115658411B (zh) * | 2022-12-29 | 2023-03-28 | 摩尔线程智能科技(北京)有限责任公司 | 一种激励发生器以及激励发生方法 |
CN116224042A (zh) * | 2023-04-28 | 2023-06-06 | 北京壁仞科技开发有限公司 | 生成测试待测器件的测试向量的方法、系统、设备和介质 |
CN116224042B (zh) * | 2023-04-28 | 2023-08-29 | 北京壁仞科技开发有限公司 | 生成测试待测器件的测试向量的方法、系统、设备和介质 |
CN116881067A (zh) * | 2023-09-07 | 2023-10-13 | 西安简矽技术有限公司 | 一种生成vcd文件的方法、装置、设备及存储介质 |
CN116881067B (zh) * | 2023-09-07 | 2023-11-21 | 西安简矽技术有限公司 | 一种生成vcd文件的方法、装置、设备及存储介质 |
CN117007947A (zh) * | 2023-10-07 | 2023-11-07 | 北京象帝先计算技术有限公司 | 生成测试向量的方法、装置、电子设备及存储介质 |
CN117007947B (zh) * | 2023-10-07 | 2024-03-19 | 北京象帝先计算技术有限公司 | 生成测试向量的方法、装置、电子设备及存储介质 |
CN117289114A (zh) * | 2023-10-10 | 2023-12-26 | 苏州异格技术有限公司 | 一种逻辑功能测试电路及测试方法 |
CN117910401A (zh) * | 2024-03-19 | 2024-04-19 | 英诺达(成都)电子科技有限公司 | 工作模式配置方法、装置、设备、存储介质及程序产品 |
Also Published As
Publication number | Publication date |
---|---|
CN115202947B (zh) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115202947B (zh) | 基于调试接口的芯片测试向量生成方法 | |
Kapur | Hello CTL | |
US6061283A (en) | Semiconductor integrated circuit evaluation system | |
US7478028B2 (en) | Method for automatically searching for functional defects in a description of a circuit | |
US7580807B2 (en) | Test protocol manager for massive multi-site test | |
US6295623B1 (en) | System for testing real and simulated versions of an integrated circuit | |
US6327556B1 (en) | AT-speed computer model testing methods | |
CN115656792B (zh) | 芯片可测性设计的测试方法及测试平台 | |
US20020038439A1 (en) | Tester architecture construction data generating method, tester architecture constructing method and test circuit | |
US5740086A (en) | Semiconductor test system linked to cad data | |
KR20000017333A (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
JP5153774B2 (ja) | 試験装置、プログラム、および、記録媒体 | |
CN115656791B (zh) | 芯片可测性设计的测试方法及测试平台 | |
CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
CN106933711A (zh) | 一种PCIe3.0 Tx信号自动测量方法 | |
CN115684896B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
CN115684894B (zh) | 芯片可测性设计的测试方法及测试平台 | |
CN115684895B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
CN117787155A (zh) | 一种芯片可测性代码动态仿真测试系统及测试方法 | |
US20100198548A1 (en) | Diagnostic apparatus, diagnostic method and test apparatus | |
US20090063086A1 (en) | Apparatus for testing semiconductor integrated circuit and method for testing semiconductor integrated circuit | |
US11662383B2 (en) | High-speed functional protocol based test and debug | |
CN115421020A (zh) | 一种集成电路测试信号的生成方法与测试方法 | |
US6760904B1 (en) | Apparatus and methods for translating test vectors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |