CN115421020A - 一种集成电路测试信号的生成方法与测试方法 - Google Patents

Abstract

本公开提供一种集成电路测试信号的生成方法与测试方法。该生成方法包括：获取测试器件的输入信号；根据输入信号，通过虚拟仿真方法对测试器件进行仿真，以得到仿真输出信号；根据输入信号和仿真输出信号，生成测试器件的测试信号。在本公开中，通过虚拟仿真方法对测试器件进行仿真，得到仿真输出信号，大幅提高了仿真速度，节省时间；根据输入信号和仿真输出信号，生成的测试器件的测试信号不需要测试人员手动修改，文件格式可直接应用于ATE中。

Description

一种集成电路测试信号的生成方法与测试方法

技术领域

本公开涉及但不限于集成电路测试领域，尤其涉及一种集成电路测试信号的生成方法与测试方法。

背景技术

目前，通常采用电子设计自动化(electronic design automation，EDA)工具对集成电路进行仿真，并且采用自动测试机(automatic test equipment，ATE)来对集成电路进行功能测试。在功能测试中，ATE使用的测试文件的格式往往是专用的。为了进行功能测试，需要先将集成电路仿真得到的EDA文件进行转换，以生成测试文件。

然而，将EDA文件转换为ATE专用的测试文件是很困难的。主要原因在于EDA文件会将仿真过程中的所有翻转都保存下来。如此，在转换过程中，需要测试人员确定引脚的输入输出方向，并过滤掉信号的毛刺，手动屏蔽不需要的输出，手动修改测试程序。这使得当测试程序复杂时，集成电路的测试人员的工作量也随之增大，且极易引入错误。另外，集成电路的仿真和测试环节的时间是有限的，但EDA工具通过仿真生成EDA文件的过程是十分耗时的，尤其是，对于结构复杂的集成电路，EDA工具可能很难提供完整的仿真波形，或集成电路的功能测试不顺利而可能需要消除故障(debug)。在这些情况中，需要测试人员反复修改测试程序，并快速提供debug测试程序。这时EDA仿真速度过低会严重影响测试进度，并带来测试成本的增加。

因此，如何快速生成针对集成电路的测试文件是一个亟待解决的问题。

发明内容

本公开提供一种集成电路测试信号的生成方法与测试方法，以提高仿真速度，快速生成ATE测试文件，进而提升集成电路的测试效率。

第一方面，本公开提供一种集成电路测试信号的生成方法，包括：获取测试器件的输入信号；根据输入信号，通过虚拟仿真方法对测试器件进行仿真，以得到仿真输出信号；根据输入信号和仿真输出信号，生成测试器件的测试信号。

在一种可能的实施方式中，输入信号是用于输入到测试器件的输入引脚处的信号，仿真输出信号是从测试器件的输出引脚处输出的信号。

在一种可能的实施方式中，根据输入信号通过虚拟仿真方法对测试器件进行仿真，以得到仿真输出信号，包括：根据输入信号，执行仿真文件，以得到与输入信号对应的仿真输出信号，仿真文件包括测试器件的输入输出关系。

在一种可能的实施方式中，输入信号和仿真输出信号均为向量形式；其中，根据输入信号和仿真输出信号，生成测试器件的测试信号，包括：将输入信号和仿真输出信号进行首尾拼接，以得到测试信号，测试信号为向量形式。

在一种可能的实施方式中，在根据输入信号和仿真输出信号，生成测试器件的测试信号之后，所述方法还包括：生成测试序列文件，测试序列文件包含至少一个时钟周期内的所述测试信号。

第二方面，本公开提供一种集成电路测试信号的测试方法，包括：获取测试器件的引脚的引脚信息，引脚信息包括引脚的类型、信号和时延；获取测试器件的测试信号；根据引脚信息和测试信号中的输入信号，通过虚拟测试方法对测试器件进行测试，以得到测试输出信号。

在一种可能的实施方式中，所述方法还包括：将测试输出信号与预设信号进行比较，以确定测试输出信号与预设信号是否一致；对测试输出信号与预设信号之间的差异进行统计；根据统计的结果，确定测试器件是否通过测试。

在一种可能的实施方式中，所述方法还包括：若确定测试器件并未通过测试，确定并输出差异的信息，所述信息包括差异出现的时间。

本公开提供的技术方案可以包括以下有益效果：

在本公开中，通过虚拟仿真方法对测试器件进行仿真，以直接得到仿真输出信号，大幅提高了仿真速度，节省时间；根据输入信号和仿真输出信号，生成的测试器件的测试信号不需要测试人员手动修改，文件格式可直接应用于ATE的功能测试中。

进一步地，集成电路测试信号的测试环节，根据引脚信息和测试信号中的输入信号，通过虚拟测试方法对测试器件进行测试，以得到测试输出信号，可验证测试序列的正确性，根据预设信号与测试输出信号之间的比较，可快速定位到差异信息，如差异出现的时间，实现快速调试的目的。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。

图1为本公开实施例中集成电路测试信号的生成方法的第一种实施例流程示意图；

图2为本公开实施例中的一种包含有集成电路引脚变化值的测试序列文件的示意图；

图3为本公开实施例中测试器件的一种ASCII时钟文件的示意图；

图4为本公开实施例中集成电路测试信号的测试方法的第一种实施流程示意图；

图5为本公开实施例中集成电路测试信号的测试方法的第二种实施流程示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由上面的权利要求指出。

为了说明本公开所述的技术方案，下面通过具体实施例来进行说明。

将EDA文件转换为ATE专用的测试文件是很困难的。主要原因在于EDA文件会将仿真过程中的所有翻转都保存下来。如此，在转换过程中，需要测试人员确定引脚的输入输出方向，并过滤掉信号的毛刺，手动屏蔽不需要的输出，手动修改测试程序。这使得当测试程序复杂时，集成电路的测试人员的工作量也随之增大，且极易引入错误。另外，集成电路的仿真和测试环节的时间是有限的，但EDA工具通过仿真生成EDA文件的过程是十分耗时的，尤其是，对于结构复杂的集成电路，EDA工具可能很难提供完整的仿真波形，或集成电路的功能测试不顺利而可能需要debug。在这些情况中，需要测试人员反复修改测试程序，并快速提供debug测试程序。这时EDA仿真速度过低会严重影响测试进度，并带来测试成本的增加。因此，如何快速生成针对集成电路的测试文件是一个亟待解决的问题。

为了解决上述问题，本公开实施例提供一种集成电路测试信号的生成方法，以提高仿真速度，快速生成ATE测试文件，进而提升集成电路的测试效率。

需要说明的是，集成电路的测试信号可以为测试信号变化序列。下面以测试信号变化序列为例对集成电路测试信号的生成方法进行具体说明。

那么图1为本公开实施例中集成电路测试信号的生成方法的第一种实施例流程示意图，参见图1所示，该集成电路测试信号的生成方法可以包括：

S101，获取测试器件的输入信号。

其中，测试器件可以是集成电路(integrated circuit，IC)。例如，测试器件可以是未封装的裸片(die)。又例如，测试器件可以是已封装的芯片(chip)。需要说明的是，本公开实施例的测试器件并不限于集成电路，还可以是其他电子线路或电子元件，本公开实施例在此不做具体限定。

可以理解的，首先获取测试器件(即集成电路)的输入信号。输入信号可以是用于输入到测试器件的输入引脚处的信号。输入信号可以记录在文件中，并在之后的仿真过程中从该文件中读取。

S102，根据输入信号，通过虚拟仿真方法对测试器件进行仿真，以得到仿真输出信号。

其中，虚拟仿真方法可以采用EDA仿真平台或者其他合适的工具来实现。

在一种可能的实施方式中，虚拟仿真方法可以包括：建立测试器件的输入输出关系，所述输入输出关系存储于仿真文件中；根据输入信号以及输入输出关系，得到与输入信号对应的仿真输出信号。

其中，输入输出关系可以为测试器件的输入引脚处的输入信号与输出引脚处的仿真输出信号之间的对应关系。

在一实施例中，测试器件的输入输出关系可以采用映射表的形式呈现。

在另一实施例中，测试器件的输入输出关系可以采用数字串或字符串的形式呈现。

可以理解的，在获取测试器件的输入信号后，可以根据该输入信号，通过虚拟仿真方法对测试器件进行仿真，得到仿真输出信号。

在一种可能的实施方式中，S102可以包括：根据输入信号，执行仿真文件，以得到与输入信号对应的仿真输出信号。

可以理解的，根据仿真文件中的输入输出关系，可以得到与输入信号对应的仿真输出信号。具体地，将测试器件的输入信号(如输入高电平、输入低电平、输入时钟等)以及测试器件的输出信号(如输出高电平、输出低电平、不关心的输出、由ATE抓取数据的输出等)转变为测试器件的输入引脚、对应的输出引脚(即仿真输出信号)随时钟切换的变化记录。

在一种可能的实施方式中，在通过虚拟仿真方法对测试器件进行仿真之前，可以先创建基于硬件描述语言(hardware description language，HDL)的虚拟仿真平台。例如，硬件描述语言可以包括：VHDL、Verilog HDL等。

仿真文件中可以包括用硬件描述语言实现的测试器件的驱动信号行为，以及测试器件的输出信号变化行为。此外，施加给虚拟仿真平台的测试激励可以复用仿真环境中的代码，即复用已有的集成电路的验证环境。如此，使得虚拟仿真平台的仿真可以不包含测试器件，仅驱动输入输出引脚的高低电平，就可实现虚假仿真，大幅提高仿真速度。

S103，根据输入信号和仿真输出信号，生成测试器件的测试信号。

其中，输入信号和仿真输出信号均可以为向量形式。

可以理解的，得到仿真输出信号后，根据测试器件的输入信号和通过虚拟仿真方法获取的仿真输出信号，生成测试器件的测试信号。

在一实施例中，可以对测试器件的输入信号和仿真输出信号进行组合，以得到测试信号变化序列。

在一种可能的实施方式中，S103可以包括：将输入信号和仿真输出信号进行首尾拼接，以得到测试信号。

其中，由于输入信号和仿真输出信号均可以为向量形式，测试信号可以为向量形式。

可以理解的，将输入信号和仿真输出信号的代表数值首尾拼接在一起形成数字串或字符串，以得到测试信号变化序列。

在一种可能的实施方式中，执行S103之后，所述方法还可以包括：生成测试序列文件。

其中，测试序列文件包含至少一个时钟周期内的测试信号。

在一种可能的实施方式中，ATE的测试序列文件的格式可以是预先定义的。例如，测试序列文件可以采用avc文件格式。

图2为本公开实施例中的一种包含有集成电路引脚变化值的测试序列文件的示意图。如图2所示，第一行为代表各个引脚的符号，第一列为代表重复周期的符号。每一行的数字串与第一行中的引脚一一对应，并且用于表示各个引脚在对应的周期里的数值。其中，对于第一列代表重复周期的符号表示为：R与数字的组合。R后面的数字表示周期被重复的次数。例如，R1表示周期被重复1次，R2表示周期被重复2次，诸如此类。如此，对于各个引脚的测试信号在多个周期中完全一致的情况下，在测试序列文件中可以记录在一行中，从而减小了测试序列文件的大小。

对于图2中的各个引脚的数值，可以在另一文件中进行定义。图3为本公开实施例中测试器件的一种ASCII时钟文件的示意图。ASCII时钟文件可以用于定义时钟周期以及引脚信息。

此外，参见图3，在ASCII时钟文件中可以对集成电路的各个引脚的引脚信息进行定义。在一实施例中，集成电路的引脚可以具有输入输出方向以及不同的引脚信息。如此，集成电路的引脚信息可以包括：0代表输入低电平信号，1代表输入高电平信号，2代表输入信号为时钟信号，5(L)代表输出低电平信号，6(H)代表输出高电平信号，7(X)代表对输出信号的状态不关心，8(C)代表由ATE抓取数据。

可以理解的，在得到测试信号变化序列后，生成测试序列文件。

示例性的，集成电路的引脚的信号在输入输出切换时，虚拟仿真平台中可以采用定义的标识(例如，sig_print)来标记当前的引脚是输入还是输出。并且，在初始代码块(例如，initial block)中，在每个时钟沿打印引脚的数值，如输入低打印0，输入高打印1，时钟打印2，输出低打印5，输出高打印6，不关心的输出打印7，需要采样的比特打印8，如此便生成了测试序列文件，该测试序列文件与上述DVC文件的格式定义一致。其中，对集成电路采样，可以获得采样数据，采样数据是指读取集成电路内部寄存器后集成电路输出的数据或集成电路主动返回的输出信息。

需要说明的是，这个过程产生的测试序列文件不需要测试人员手工修改，可以直接输出此文件格式至ATE进行测试。

在一种可能的实施方式中，在最终的ATE的功能测试中，输入引脚则对应施加高低电平，输出引脚输出的实际电平要与预期的电平高低值进行对比。其中，无关输出显示为X，不参与测试通过评判，而需要采样的时钟沿，则抓取数据到日志文件里用于进一步的分析。

示例性的，引脚数值为8时，表示需要对时钟沿进行采样。在采样的过程中，抓取所有输出引脚的数据，该数据可以是随时钟的切换而改变的输出引脚的数值，如二进制字符串。

在一种可能的实施方式中，在打印引脚的数值的过程中，可以将需要打印的数值保存在一个变量中，每个时钟沿判断需要打印的变量是否与上一周期相同，如相同，则将打印cnt加1，如不同，则打印上一周期的引脚值，并将cnt置0。

至此，便生成了集成电路的测试信号。

基于相同的发明构思，本公开实施例还提供了一种集成电路测试信号的测试方法。图4为本公开实施例中集成电路测试信号的测试方法的第一种实施流程示意图。参见图4所示，该方法可以包括：

S401，获取测试器件的引脚的引脚信息。

其中，引脚信息包括引脚的类型、信号和时延。

可以理解的，测试集成电路测试信号时，首先获取测试器件的引脚的类型、信号和时延等信息。

在一种可能的实施方式中，在执行S401之前，先采用编程语言生成ATE测试程序反向验证平台的验证工具。

其中，编程语言可以包括perl语言(practical extraction and reportlanguage)、工具命令语言(tool command language，TCL)以及计算机编程语言(例如，python、C、C++)等。

示例性的，采用perl语言编写脚本，该脚本的输入是测试器件的引脚信息以及随时钟的切换而变化的引脚信息，执行该脚本，即可生成ATE测试程序反向验证平台。上述ATE测试程序反向验证平台可以包括验证工具，该验证工具用于解析ASCII时钟文件。具体地，在解析过程中，验证工具识别ASCII时钟文件中的关键字PINS，将关键字后的字符串存入二维数组$pins_io_array[$num_of_pins][0]中，然后根据perl语言的正则匹配，分别将输入0，输入0延迟，输入1，输入1延迟存入二维数组$pins_io_array[$num_of_pins][1]和$pins_io_array[$num_of_pins][2]中。当PINS的数值为2(即时钟信号)时，分别在二维数组$pins_io_array[$num_of_pins][1]和$pins_io_array[$num_of_pins][2]中存入低电平和高电平的时钟延时。将输出低，采样低延时，输出高，采样高延时分别存入二维数组$pins_io_array[$num_of_pins][3]和$pins_io_array[$num_of_pins][4]中。将输出采样标识以及采样延时存入二维数组$pins_io_array[$num_of_pins][5]中。

S402，获取测试器件的测试信号。

可以理解的，基于上述集成电路测试信号的生成方法，获取集成电路的测试信号。

S403，根据引脚信息和测试信号中的输入信号，通过虚拟测试方法对测试器件进行测试，以得到测试输出信号。

可以理解的，获取引脚信息和测试信号后，根据引脚信息和测试信号中的输入信号，通过虚拟测试方法对测试器件进行测试，以得到测试输出信号。

需要说明的是，虚拟测试方法可以采用ATE序列仿真平台来实现。

在一种可能的实施方式中，虚拟测试方法可以包括：获取测试器件的测试信号中的输入信号；根据测试信号中的输入信号与引脚信息，得到与所述输入信号对应的测试输出信号。

在一种可能的实施方式中，在S403执行之前，根据上述验证工具解析的输入引脚信号或采样记录，生成ATE序列仿真平台，并用perl语言编写的脚本打印引脚的输出信号到仿真向量文件中。

在一实施例中，在ATE序列仿真平台中，定义具有输入特性的引脚的实数(real)型变量drv0_pin_dly和drv1_pin_dly，赋值驱动0延时与驱动1延时；定义具有输出特性的引脚的实数型变量samp0_pin_dly和samp1_pin_dly，赋值采样0延时与采样1延时；定义需要采样变量的输出引脚实数型变量sampc_pin_dly，赋值采样延时；然后声明函数。如，对有输入特性的引脚的信号声明函数drv_pin_task(input logic value,input int rep)，在该函数中重复rep周期驱动引脚为value值，具体实现为#drv0_pin_dly；force pin＝1’b0；#(cycle-drv0_pin_dly)。

在一种可能的实施方式中，在执行上述S401至S403以得到测试输出信号后，还可以执行S501至S503，以实现对集成电路测试信号的测试。具体来说，图5为本公开实施例中集成电路测试信号的测试方法的第二种实施流程示意图。参见图5所示，在执行S401至S403之后，执行S501至S503。

S501，将所述测试输出信号与预设信号进行比较，以确定所述测试输出信号与所述预设信号是否一致。

其中，预设信号是指集成线路在施加一定激励后，应该输出的数据信息，测试输出信号是根据虚拟测试方法对测试器件进行测试，实际输出的数据信息。

需要说明的是，预设信号可以是根据集成电路设计或集成电路设计技术规范(specification，SPEC)获取的。

可以理解的，在得到测试输出信号后，将测试输出信号的数据信息与预设信号的数据信息进行比较，以确定测试输出信号与预设信号是否一致。

示例性的，对有输出特性的引脚的信号(即测试输出信号)声明函数samp_pin_task(input logic value,input int rep)，在该函数中重复rep周期，采样引脚，判断引脚与预期值value是否相同；若不同，则打印错误，并进行错误计数。

S502，对测试输出信号与预设信号之间的差异进行统计。

可以理解的，当测试输出信号与预设信号不一致时，对测试输出信号与预设信号之间的差异进行统计。

S503，根据统计的结果，确定测试器件是否通过测试。

可以理解的，对测试输出信号与预设信号之间的差异进行统计之后，根据统计结果，确定测试器件是否通过测试。

示例性的，统计结果存储于ASCII vector File ate.avc文件中，该文件用于记录每个周期下，各个引脚的状态。在仿真向量文件里生成初始代码块，基于测试序列调用上述函数drv_pin_task或者函数samp_pin_task。在初始代码块结尾处，即执行完所有激励或采样序列后，判断错误计数是否为0，根据判断结果，打印仿真通过(pass)或不通过(fail)(即通过测试或未通过测试)。例如，若错误计数为0，则通过测试，打印仿真通过；若错误计数不为0，则未通过测试，打印仿真不通过。

在一种可能的实施方式中，执行上述S503后，所述方法还可以包括：确定测试器件并未通过测试，确定并输出差异信息。

其中，差异信息可以包括差异出现的时间。

可以理解的，确定测试器件并未通过测试后，输出测试输出信号与预设信号之间的差异信息。

示例性的，确定集成电路未通过测试后，打印仿真不通过，在打印过程中，不通过的仿真结果会打印出具体的差异出现的时间，便于进一步分析差异的出现原因，如集成电路设计存在错误、测试序列激励问题等。

至此，便实现了对集成电路测试信号的测试环节。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (8)

1.一种集成电路测试信号的生成方法，其特征在于，包括：

获取测试器件的输入信号；

根据所述输入信号，通过虚拟仿真方法对所述测试器件进行仿真，以得到仿真输出信号；

根据所述输入信号和所述仿真输出信号，生成所述测试器件的测试信号。

2.根据权利要求1所述的方法，其特征在于，所述输入信号是用于输入到所述测试器件的输入引脚处的信号，所述仿真输出信号是从所述测试器件的输出引脚处输出的信号。

3.根据权利要求1所述的方法，其特征在于，所述根据所述输入信号通过虚拟仿真方法对所述测试器件进行仿真，以得到所述仿真输出信号，包括：

根据所述输入信号，执行仿真文件，以得到与所述输入信号对应的所述仿真输出信号，所述仿真文件包括所述测试器件的输入输出关系。

4.根据权利要求1所述的方法，其特征在于，所述输入信号和所述仿真输出信号均为向量形式；

其中，所述根据所述输入信号和所述仿真输出信号，生成所述测试器件的测试信号，包括：

将所述输入信号和所述仿真输出信号进行首尾拼接，以得到所述测试信号，所述测试信号为向量形式。

5.根据权利要求1所述的方法，其特征在于，在根据所述输入信号和所述仿真输出信号，生成所述测试器件的测试信号之后，所述方法还包括：

生成测试序列文件，所述测试序列文件包含至少一个时钟周期内的所述测试信号。

6.一种集成电路测试信号的测试方法，其特征在于，包括：

获取测试器件的引脚的引脚信息，所述引脚信息包括所述引脚的类型、信号和时延；

获取所述测试器件的测试信号；

根据所述引脚信息和所述测试信号中的输入信号，通过虚拟测试方法对所述测试器件进行测试，以得到测试输出信号。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

将所述测试输出信号与预设信号进行比较，以确定所述测试输出信号与所述预设信号是否一致；

对所述测试输出信号与所述预设信号之间的差异进行统计；

根据统计的结果，确定所述测试器件是否通过测试。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

若确定所述测试器件并未通过测试，确定并输出所述差异的信息，所述信息包括所述差异出现的时间。

Images