CN101159492A - 一种用于sdh逻辑设计的仿真验证系统及其方法 - Google Patents
一种用于sdh逻辑设计的仿真验证系统及其方法 Download PDFInfo
- Publication number
- CN101159492A CN101159492A CNA2007101544934A CN200710154493A CN101159492A CN 101159492 A CN101159492 A CN 101159492A CN A2007101544934 A CNA2007101544934 A CN A2007101544934A CN 200710154493 A CN200710154493 A CN 200710154493A CN 101159492 A CN101159492 A CN 101159492A
- Authority
- CN
- China
- Prior art keywords
- data
- function
- pointer
- locating information
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明揭示了一种用于SDH/SONET逻辑设计的自动仿真验证系统。它包括:用于生成激励数据和定位信息的数据生成单元,以及用于接收经过待测逻辑处理后的数据的数据检测单元。本发明也揭示了一种自动仿真验证方法,该方法包括:确定系统中的激励总线和检测总线;设定激励总线的相应配置;生成激励数据,并判断是否需要进行对指针进行调整和处理;输出激励数据和相应的定位信息;设定检测总线的相应配置;以及判断检测总线接收的数据是否正确。采用本发明的系统和方法,可以快速、简单和有效地获取仿真结果,并且实时对于待测逻辑处理后的数据进行检测,一旦发现逻辑错误就会实时发出警告信息,方便用户定位和调试逻辑错误。
Description
技术领域
本发明涉及光通讯领域中的逻辑设计技术,尤其涉及用于光通讯领域中逻辑设计电路的仿真验证技术。
背景技术
目前,在光同步数字传输系统中,随着大规模逻辑电路的广泛应用和逻辑功能的日趋复杂,其验证逻辑功能是否正确的测试方案也变得非常繁杂和烦琐。这样一来,对于逻辑设计验证工程师来说,如何简单高效的判断逻辑电路功能是否正确这一问题愈加突出,它也成为当前逻辑设计电路的仿真验证技术领域的一大难点。
在现有技术中,验证逻辑设计电路是否正确主要有以下几种测试方案,一是测试人员采用波形观测法——直接观看仿真波形,根据仿真波形和时序的结合来分析和判断仿真结果是否正确;二是采用硬件验证法——通过采用CPLD或FPGA等可编程逻辑器件进行语言编程来进行硬仿真,直接验证需要测试的逻辑设计电路;以及三是采用软件测试法,利用C/C++编写行为级模型以模仿待测逻辑设计电路,然后将相同的测试激励分别送至该待测逻辑设计电路和行为级模型并比较处理结果,若相同则认为待测逻辑电路的功能正确。
但是,对于第一种方法来说,它只适合逻辑设计功能较为简单的测试情况,一旦逻辑设计的功能比较复杂,采用波形观测法就很难保证分析结果的准确性和可靠性,甚至有可能导致逻辑设计功能的潜在错误;另一方面,利用诸如FPGA等可编程逻辑器件来进行逻辑验证时,需要拥有数量巨大的逻辑门的FPGA,成本高,周期长。而且必须在基于FPGA的硬件电路完成调试的情况下,才能用来验证待测的逻辑设计电路;即使基于FPGA的硬件电路完成调试,一旦待测的逻辑设计电路出现逻辑错误,该测试环境给出的帮助信息较少,对于逻辑错误的定位也非常困难。对于第三种方法来说,虽然可以获得严谨的验证结果,但是利用软件编程来模仿硬件功能,相当复杂和繁琐,而且由于不同的逻辑验证项目实现的逻辑功能有所不同,那么对于不同的逻辑验证项目均需要独立编写不同的行为级模型,难以实现模块化编程,缺乏通用性。
发明内容
针对现有技术中仿真和验证逻辑设计电路功能时所存在的上述技术缺陷,本发明提供了一种用于光同步数字传输中的逻辑设计仿真验证系统及其方法。
按照本发明的一个方面,提供了一种用于SDH/SONET逻辑设计的自动仿真验证系统。该系统包括:数据生成单元,用于通过PLI接口调用相应的系统函数生成激励数据和定位信息,和数据检测单元,用于接收经过含有激励数据和定位信息的待测逻辑处理后的数据,并检测待测逻辑是否正确。
其中,自动仿真验证系统还包括数据调整单元,用于根据用户的具体要求指定数据的指针或对指针进行正负调整。
其中,自动仿真验证系统还包括辅助验证单元,用于将定位信息输出到文件或打印至屏幕,该定位信息包括数据帧计数、高阶通道的指针值和低阶通道的指针值。
其中,在所述数据生成单元中,调用系统函数中的用于激励总线的初始化函数,级联设置函数和数据生成函数,以设置所述系统相应的参数和生成激励数据。
其中,在数据检测单元中,调用系统函数中的用于检测总线的初始化函数,和数据检测函数,并且实时地自动搜帧和指针解释,并对获取的数据进行验证;或者根据用户送入的数据标志位进行验证。
按照本发明的又一个方面,提供了一种用于SDH/SONET逻辑设计的自动仿真验证方法。该方法包括:设置SetBus()函数中的参数,确定系统中激励总线和检测总线的具体数目;判断是否需要重新设置复用结构、级联配置以及高阶和低阶通道的SOH字节和POH字节;生成与所述激励总线对应的激励数据,并判断是否需要进行对指针进行调整和处理;输出激励数据和相应的定位信息;调用ChkInit()函数,设定其对应的参数并确定所述检测总线的复用结构、速率等级和数据来源;以及根据所设置的参数判断所述检测总线接收的数据是否正确,并输出比较结果和相应的定位信息。
其中,自动仿真验证方法还包括辅助验证步骤,用于将定位信息输出到文件或打印至屏幕,该定位信息包括数据帧计数、高阶通道的指针值和低阶通道的指针值。
其中,在生成激励数据时,调用系统函数中的用于激励总线的初始化函数,级联设置函数和数据生成函数。
其中,在该方法中对指针的调整和处理包括:对高阶和低阶通道实时进行的指针正调整、负调整、下插随机新指针或者指定新的指针值。
采用本发明的自动仿真验证系统和方法,不仅可以实时生成数据,在仿真的过程中还可以根据待测逻辑的输出实时设置或调整激励数据;还能够快速、简单和有效地判断仿真结果是否正确,从而避免了编写复杂的C/C++行为级模型,极大减少了仿真验证的工作量,提高了仿真效率。此外,该系统的仿真验证结果严谨可靠,可以实时对待测逻辑处理后的数据进行检测,一旦发现逻辑错误就会实时发出警告信息,方便用户定位和调试逻辑错误。
附图说明
读者在参照附图阅读了本发明的具体实施方式以后,将会更清楚地了解本发明的各个方面及优点。其中,
图1示出现有技术中采用C/C++编写行为级模型以模仿待测逻辑行为的结构示意图;
图2示出依据本发明的一个或多个方面的自动仿真验证系统的结构示意图;
图3示出如图2所示的自动仿真验证系统的数据生成部分基于C/C++编程代码的流程示意图;
图4示出如图2所示的自动仿真验证系统的数据检测部分基于C/C++编程代码的流程示意图;
图5示出PLI接口在硬件描述语言和C/C++语言间建立连接时常用的函数及其功能说明示意表;而
图6示出基于C/C++语言编程实现依据本发明的自动仿真验证系统的实施例的部分代码的示意说明图。
具体实施方式
下面参照附图,详细描述本发明的具体实施方式。
图1示出现有技术中采用C/C++编写行为级模型以模仿待测逻辑行为的结构示意图。参照图1,该测试方法的实现原理主要是,测试工程师利用C/C++高级编程语言来编写行为级模型以模仿待测逻辑,并将用于测试的相同激励数据分别送入待测逻辑和行为级模型,比较这两者处理的结果。如果处理结果相同,认定待测逻辑行为的功能实现正确;如果处理结果不一致,则需要对待测逻辑进行调试和修正。具体地,可通过如下步骤予以说明:
步骤100:基于C/C++高级编程语言生成测试向量,该测试向量用于仿真验证待测逻辑是否正确;
步骤102:将所生成的测试向量送至编程语言接口(PLI:ProgrammableLanguage Interface);
步骤104:待测逻辑接收测试向量并进行处理,完成硬件仿真;
步骤106:生成第一处理结果;
步骤108:将步骤100中所生成的测试向量送至用户自编程的行为级模型,开始软件仿真;
步骤110:生成第二处理结果;以及
步骤112:比较步骤106中的第一处理结果和步骤110中的第二处理结果,若两种处理结果相同,则进入待测逻辑正确的步骤114;若两种处理结果不一致,则进入修正待测逻辑的步骤116。
其中,编程语言接口PLI极大地增强了硬件描述语言Verilog的仿真能力。通过该PLI接口,可以在Verilog硬件描述语言和C高级语言之间建立连接,使该自动仿真验证系统既具有硬件底层的信息,又可以拥有高级语言强大的系统建模功能。具体来说,PLI使Verilog可以通过调用系统函数的方式来调用相应的C函数进行仿真,并且PLI还提供在C语言函数中对硬件内部对象进行交换数据。
需要指出的是,虽然该测试方法可以获得严谨的验证结果,但是利用软件编程的行为级模型来模仿硬件功能,相当复杂和繁琐,而且由于不同的逻辑验证项目实现的逻辑功能有所不同,那么对于不同的逻辑验证项目均需要独立编写不同的行为级模型,难以实现模块化编程,缺乏通用性。
图2示出依据本发明的一个或多个方面的自动仿真验证系统的结构示意图。参照图2,一个完整的仿真验证工程包括自动仿真验证系统200和逻辑仿真器208,其中,自动仿真验证系统200主要包括数据生成单元202和数据检测单元204;逻辑仿真器208主要包括PLI接口206和待测逻辑210。自动仿真验证系统200通过逻辑仿真器208中的PLI接口206,将相应的C函数映射成可以在待测逻辑中直接调用的系统函数,以简化自动仿真验证系统200和逻辑仿真器208之间的数据连接。此外,当对待测逻辑进行仿真验证时,可以通过PLI接口206来获取用户指定的相关参数,实时组合产生用户需要的数据源。以下将通过图3和图4更详细地对该自动仿真验证系统200加以描述。
图3示出如图2所示的自动仿真验证系统的数据生成单元基于C/C++编程代码的流程示意图。参照图3,依据本发明的自动仿真验证系统,可以产生所有类型的SDH(Synchronous Diaital Hierarchy:同步数字体系)/SONET(SynchronousOptical Networking:光同步传输网络)的数据,还可以产生任意多条的激励总线上的激励数据,该激励数据均可以根据用户的需要设置复用结构、级联、高阶通道和低阶通道的SOH字节和POH字节以及高低阶通道中的数据内容,并且设置指针调整或下插指定的指针值。当用户根据自己的需要调用系统函数来设置参数时,即获取所需的激励数据。更具体地,该数据生成单元产生激励数据可采用下列步骤予以实现:
步骤300:从PLI接口接收相应参数,并调用SetBus()函数以判断该自动仿真验证系统中激励总线和检测总线的具体数目,生成这两种总线;
步骤302:调用BusInit()函数,并根据该函数设定参数;
步骤304:从PLI接口接收相应参数,判断是否需要重新设置复用结构、级联配置以及高阶通道和低阶通道的SOH字节和POH字节;
步骤306:生成对应的激励总线上的激励数据,并判断是否需要进行指针的正负调整、下插新指针和指定新的指针值;和
步骤308:输出激励数据和相应的定位信息。
从图3中可以看出,采用本发明的自动仿真验证系统,可以高效的产生激励数据,用户只需要通过调用对应的系统函数,并对函数中的参数进行相应的配置就可以获得用于测试的激励数据。同时,还可以产生很多在实际环境中难以出现的极限情况,极大地提高了仿真验证的覆盖率。
图4示出如图2所示的自动仿真验证系统的数据检测单元基于C/C++编程代码的流程示意图。参照图4,依据本发明的自动仿真验证系统,利用其数据检测单元能够独立地对经过待测逻辑处理后的数据进行搜帧、解扰以及指针解释来确定负荷的位置;或者根据用户送入的标志位确定负荷的位置。接着,根据数据生成单元产生的激励数据或者数据自带的CRC校验码,判断待测数据是否正确和负荷是否遭到破坏。若待测数据有误,该验证系统还可以将相关的信息输出到屏幕或者打印到指定的文件以帮助用户定位该逻辑错误。更具体地,该数据检测单元的工作流程可主要采用下列步骤予以表征:
步骤400:从PLI接口接收相应的数据和参数,并调用ChkInit()函数以设置检测总线的复用结构、速率等级和数据来源等;
步骤402:调用ChkMap()函数来判断是否需要重新设置复用结构和数据来源;
步骤404:根据所设置的参数来判断接收的数据是否正确,若该数据不正确,给出相应的定位信息;和
步骤406:输出比较结果和相应的定位信息,以方便用户调试逻辑错误。
结合图2、图3和图4,采用本发明的自动仿真验证系统,不仅可以实时生成数据,在仿真的过程中还可以根据待测逻辑的输出实时设置或调整激励数据,例如可以实时对高阶通道和低阶通道进行指针调整或指定某个通道的数据为AIS;能够快速、简单和有效地判断仿真结果是否正确,从而避免了编写复杂的C/C++行为级模型,极大减少了仿真验证的工作量,提高了仿真效率。此外,采用该系统生成的仿真验证结果严谨可靠,可以实时对待测逻辑处理后的数据进行检测,一旦发现逻辑错误就会实时发出警告信息。
图3和图4详细地描述了依据本发明的一个或多个方面的自动仿真验证系统的主要组成部分,即数据生成单元和数据检测单元的具体操作流程。以下简要地介绍一下在该自动仿真验证系统和PLI接口之间进行数据传输时主要涉及到的几个系统函数。图5示出PLI接口在硬件描述语言(例如Verilog或者VHDL)和C/C++语言间建立连接时常用的函数及其功能说明示意表。从表中可以清楚地了解到:
SetBus()函数,用于指定需要产生的激励总线和检测总线的具体数目。一般来讲,该函数最先被调用,以确认该自动仿真验证系统需要多少条激励总线和检测总线。在缺省情况下,默认系统需要1条激励总线和1条检测总线。
BusInit()函数,用于对某一路激励总线的复用结构、速率等级、负荷内容和是否扰码等进行设定,以使系统函数DataGen()可以根据参数产生用户需要的激励数据。
SetMap()函数,用于设置某一路激励总线的复用结构。还可以单独设置某个高阶通道的复用结构,利用此函数能够实现在一路激励数据中SDH数据和SONET数据的混合。
SetConc()函数,用于设置某一路激励总线的级联配置,采用该函数可以将所产生的激励数据设置成用户自定义类型的任意级联方式,方便用户进行各种级联模式下的测试。
SetPoint()函数,用于设置某一路激励总线的指针。该函数可以对任意高阶通道、任意低阶通道或者任意的高阶和低阶通道,设置指针正调整、负调整、下插随机新指针和指定新的指针值。
SetXoh()函数,用于设置某一路激励总线中高阶通道和低阶通道的SOH字节和POH字节。利用此函数用户可以自由地设置任意一个SOH字节或者POH字节以验证字节处理是否正确。
DataGen()函数,用于获取激励数据,并将数据生成单元产生的数据赋值到用户指定的寄存器。
ChkInit()函数,用于对某一路检测总线的复用结构、速率等级、是否需要解码、需要检测单个通道还是整个总线、以及此总线的数据来源进行初始化。
ChkMap()函数,用于对某一路检测总线的复用结构和数据来源进行设定。利用此函数可以设定总线的某个高阶通道或者低阶通道、来自于哪条激励总线的哪个高阶通道或者低阶通道,从而使用户可以进行HXC或者LXC的仿真验证。该函数还可以被利用来检测SDH和SONET的混合数据。
Check()函数,用于获取待测数据并检测其正确性。该函数还可以将检测结果以及帮助信息打印到指定文件或是实时输出到屏幕。
SetPrint()函数,用于设置某一路检测总线的检测结果的输出方式,具体地,利用该函数可以设置将检测结果打印到指定文件或是输出到屏幕,并指定从什么时间开始打印检测结果。
GetPosition()函数,用于定位某一路激励总线或是检测的位置。还可以通过该函数了解到当前的激励数据处于第几帧的第几个数据,并据此获得定位信息。
图6示出基于C/C++语言编程实现依据本发明的自动仿真验证系统的实施例的部分代码的示意说明图。从图6中的代码可以看出,本发明的自动仿真验证系统首先调用初始化函数SetBus()、BusInit()、ChkInit()和SetPrint(),分别设置系统的激励总线和检测总线、各条激励总线的数据、检测总线的相应参数以及各检测总线的检测结果的输出方式。具体到该实施例,该验证系统具有两路激励总线和三路检测总线。第一路激励总线的数据为STM4,将其值赋给寄存器din0;第二路激励总线的数据为STS12,将其值赋给寄存器din1。在每一个时钟的上升沿,逻辑仿真器调用函数DataGen(),实时产生数据。并且,本领域的技术人员还可以知晓,第一路检测总线的数据来源于第一路激励总线,不需要进行解扰,并检测所有待测数据,第二路检测总线的数据也来源于第一路激励总线,也不需要进行解扰,但此总线在进行搜帧、指针解释后,只检测第一个TU3通道的数据是否正确,第三路检测总线的数据来源于第二路激励总线,也不需要解扰,并检测所有的待测数据。在每一个时钟的上升沿,逻辑仿真器调用一次Check()函数,并根据数据来源判断指针的位置是否正确,负荷是否正确,以及将检测结果分别打印至相应的文件中。
由上述可知,本发明的自动仿真验证系统使用的接口简单,同时对用户提供了大量的帮助信息,一旦出现错误就可以很迅速地定位该错误。采用C/C++编写时,主要部分都完成了模块化设计。当需要在不同的逻辑项目中重复使用时,用户仅仅需要对代码作少量修改就可以完成新功能的添加,极大提高了程序的健壮性和代码的重用性。
上文中,参照附图描述了本发明的具体实施方式。但是,本领域中的普通技术人员能够理解,在不偏离本发明的精神和范围的情况下,还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
Claims (15)
1.一种用于SDH/SONET逻辑设计的自动仿真验证系统,其特征在于,该系统包括:
数据生成单元,用于通过PLI接口调用相应的系统函数生成激励数据和定位信息,和
数据检测单元,用于接收经过含有所述激励数据和定位信息的待测逻辑处理后的数据,并检测待测逻辑是否正确。
2.如权利要求1所述的系统,其特征在于,所述自动仿真验证系统还包括数据调整单元,用于根据用户的具体要求指定数据的指针或对指针进行正负调整。
3.如权利要求1所述的系统,其特征在于,所述自动仿真验证系统还包括辅助验证单元,用于将定位信息输出到文件或打印至屏幕,所述定位信息包括帧头是否正确、高阶通道的指针值和低阶通道的指针值。
4.如权利要求1所述的系统,其特征在于,在所述数据生成单元中,调用系统函数中的用于激励总线的初始化函数,级联设置函数和数据生成函数,以设置所述系统相应的参数和生成激励数据。
5.如权利要求4所述的系统,其特征在于,所述激励数据具有CRC校验码。
6.如权利要求2所述的系统,其特征在于,所述数据调整单元对高阶和低阶通道实时地进行指针调整、下插随机新指针或者指定新的指针值。
7.如权利要求1所述的系统,其特征在于,在所述数据检测单元中,调用系统函数中的用于检测总线的初始化函数,和数据检测函数。
8.如权利要求1所述的系统,其特征在于,所述数据检测函数实时地自动搜帧和指针解释,并对获取的数据进行验证;或者根据用户送入的数据标志位进行验证。
9.如权利要求1所述的系统,其特征在于,所述数据检测单元还可以调用输出方式设置函数和定位信息输出函数。
10.一种用于SDH/SONET逻辑设计的自动仿真验证方法,其特征在于,该方法包括:
设置SetBus()函数中的参数,确定系统中激励总线和检测总线的具体数目;
判断是否需要重新设置复用结构、级联配置以及高阶和低阶通道的SOH字节和POH字节;
生成与所述激励总线对应的激励数据,并判断是否需要进行对指针进行调整和处理;
输出激励数据和相应的定位信息;
调用ChkInit()函数,设定其对应的参数并确定所述检测总线的复用结构、速率等级和数据来源;以及
根据所设置的参数判断所述检测总线接收的数据是否正确,并输出比较结果和相应的定位信息。
11.如权利要求10所述的方法,其特征在于,所述自动仿真验证方法还包括辅助验证步骤,用于将定位信息输出到文件或打印至屏幕,所述定位信息包括数据帧计数、高阶通道的指针值和低阶通道的指针值。
12.如权利要求10所述的方法,其特征在于,在生成所述激励数据时,调用系统函数中的用于激励总线的初始化函数,级联设置函数和数据生成函数。
13.如权利要求10所述的方法,其特征在于,所述激励数据有CRC校验码。
14.如权利要求10所述的方法,其特征在于,所述方法对指针的调整和处理包括对高阶和低阶通道实时进行的指针正调整、负调整、下插随机新指针或者指定新的指针值。
15.如权利要求10所述的方法,其特征在于,在对所述检测总线上获取的数据进行检测时,还可以调用输出方式设置函数和定位信息输出函数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101544934A CN101159492A (zh) | 2007-09-11 | 2007-09-11 | 一种用于sdh逻辑设计的仿真验证系统及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101544934A CN101159492A (zh) | 2007-09-11 | 2007-09-11 | 一种用于sdh逻辑设计的仿真验证系统及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101159492A true CN101159492A (zh) | 2008-04-09 |
Family
ID=39307439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101544934A Pending CN101159492A (zh) | 2007-09-11 | 2007-09-11 | 一种用于sdh逻辑设计的仿真验证系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101159492A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101866372A (zh) * | 2009-04-17 | 2010-10-20 | 新思科技有限公司 | 用于形式特性验证的假设的自动近似 |
CN103164177A (zh) * | 2013-03-11 | 2013-06-19 | 华为技术有限公司 | 打印数据的方法、监视器、打印器及仿真平台 |
CN104123253A (zh) * | 2014-07-28 | 2014-10-29 | 浪潮(北京)电子信息产业有限公司 | 一种实现待验证芯片互联的方法和装置 |
CN106156424A (zh) * | 2016-07-01 | 2016-11-23 | 合肥海本蓝科技有限公司 | 一种仿真系统 |
CN108696385A (zh) * | 2018-03-30 | 2018-10-23 | 中国电力科学研究院有限公司 | 基于EXata的电力系统中SDH光传输网的仿真方法 |
CN108932355A (zh) * | 2017-05-23 | 2018-12-04 | 大唐移动通信设备有限公司 | 一种逻辑验证方法及装置 |
-
2007
- 2007-09-11 CN CNA2007101544934A patent/CN101159492A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101866372A (zh) * | 2009-04-17 | 2010-10-20 | 新思科技有限公司 | 用于形式特性验证的假设的自动近似 |
CN101866372B (zh) * | 2009-04-17 | 2014-07-02 | 新思科技有限公司 | 用于形式特性验证的假设的自动近似 |
CN103164177A (zh) * | 2013-03-11 | 2013-06-19 | 华为技术有限公司 | 打印数据的方法、监视器、打印器及仿真平台 |
CN103164177B (zh) * | 2013-03-11 | 2016-01-06 | 华为技术有限公司 | 打印数据的方法、监视器、打印器及仿真平台 |
CN104123253A (zh) * | 2014-07-28 | 2014-10-29 | 浪潮(北京)电子信息产业有限公司 | 一种实现待验证芯片互联的方法和装置 |
CN104123253B (zh) * | 2014-07-28 | 2017-08-11 | 浪潮(北京)电子信息产业有限公司 | 一种实现待验证芯片互联的方法和装置 |
CN106156424A (zh) * | 2016-07-01 | 2016-11-23 | 合肥海本蓝科技有限公司 | 一种仿真系统 |
CN108932355A (zh) * | 2017-05-23 | 2018-12-04 | 大唐移动通信设备有限公司 | 一种逻辑验证方法及装置 |
CN108932355B (zh) * | 2017-05-23 | 2020-11-20 | 大唐移动通信设备有限公司 | 一种逻辑验证方法及装置 |
CN108696385A (zh) * | 2018-03-30 | 2018-10-23 | 中国电力科学研究院有限公司 | 基于EXata的电力系统中SDH光传输网的仿真方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4058252B2 (ja) | Ic設計の検証方法 | |
KR100936855B1 (ko) | Asic/soc 제조시에 프로토타입-홀드를 방지하기위한 제조 방법 및 장치 | |
CN101159492A (zh) | 一种用于sdh逻辑设计的仿真验证系统及其方法 | |
CN101782867A (zh) | 在数据处理系统中业务流的统计表示的使用 | |
US7822591B2 (en) | Logic circuit model conversion apparatus and method thereof; and logic circuit model conversion program | |
CN115238619B (zh) | 数字芯片的子模块后仿真方法和系统 | |
US9384313B2 (en) | Systems and methods for increasing debugging visibility of prototyping systems | |
CN102782651A (zh) | 硬件设计的混合式并发及串行逻辑仿真 | |
US20070157134A1 (en) | Method for testing a hardware circuit block written in a hardware description language | |
CN115098400B (zh) | 一种基于sva形式化验证的fpga软件仿真测试环境建立方法 | |
CN110941934A (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
CN115587558A (zh) | 基于接口的验证环境生成方法及装置、设备和存储介质 | |
CN108984868A (zh) | 一种板卡互联网络数据的整合方法及装置 | |
US7606694B1 (en) | Framework for cycle accurate simulation | |
CN117094269A (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
CN115758963A (zh) | 芯片eda仿真中打印信息的处理装置、方法及系统 | |
CN107622013B (zh) | 一种分布式系统测试方法及装置 | |
CN110347595A (zh) | 一种fpga内部资源甄别与定位方法及系统 | |
CN108319534A (zh) | 一种测试向量生成方法及装置 | |
JP4498206B2 (ja) | システムlsiシミュレーション装置 | |
US10366186B2 (en) | System and process for simulating the behavioral effects of timing violations between unrelated clocks | |
CN107526585B (zh) | 基于Scala的FPGA开发平台及其调试、测试方法 | |
CN109669872A (zh) | 一种验证方法和装置 | |
US20140173539A1 (en) | Method and Apparatus for Isolating and/or Debugging Defects in Integrated Circuit Designs | |
CN110988661A (zh) | 一种fpga原型验证开发板时分分析系统、方法、介质及终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20080409 |