CN115587558A - 基于接口的验证环境生成方法及装置、设备和存储介质 - Google Patents

Abstract

本申请实施例涉及仿真验证技术领域，且涉及一种基于接口的验证环境生成方法及装置、计算设备和存储介质。该方法具体方案为：从预先配置的接口文档中获取接口信息；所述接口信息是构成待验证芯片的各模块的接口信息；基于验证方法学和所述接口信息，生成与所述接口信息相关的环境组件；基于用户需求的接口时序信息，根据所述接口信息生成接口时序控制文件；将所述接口时序控制文件添加到所述环境组件中，构成所述待验证芯片的验证环境。申请实施例根据接口文档中预先定义的接口信息自动化生成基于验证方法学的验证环境，编码风格统一，可集成性强，便于复用、管理，可减少搭建环境及调试时间，减少编码量和人力时间投入，提高项目的开发效率。

Description

基于接口的验证环境生成方法及装置、设备和存储介质

技术领域

本发明涉及仿真验证技术领域，尤其涉及基于接口的验证环境生成方法及装置、设备和存储介质。

背景技术

目前关于验证环境的产生主要通过代码编写的方式。以UVM(UniversalVerification Methodology，通用验证方法学)验证环境为例，通过代码编写产生验证环境主要存在以下缺陷：验证工程师手动编写验证环境代码，正确率难以保证，需要后期投入编译调试，使得编码人力投入和时间成本高；验证环境搭建后需要投入相当精力进行编译调试，编译检查语法错误，仿真检查运行错误，重复编译调试会消耗一定时间和人力；不同工作经验及经历的工程师搭建环境的风格往往不同，在同一个项目中会出现不便于管理、甚至前后不一致互相矛盾的代码。

发明内容

鉴于现有技术的以上问题，本申请实施例提供一种基于接口的验证环境生成方法及装置、设备和存储介质，根据接口文档中预先定义的接口信息自动化生成基于验证方法学的验证环境，编码风格统一，可集成性强，便于复用、管理，可减少搭建环境及调试时间，减少编码量和人力时间投入，提高项目的开发效率。

达到上述目的，本申请第一方面提供了一种基于接口的验证环境生成方法，包括：

从预先配置的接口文档中获取接口信息；所述接口信息是构成待验证芯片的各模块的接口信息；

基于验证方法学和所述接口信息，生成与所述接口信息相关的环境组件；

基于用户需求的接口时序信息，根据所述接口信息生成接口时序控制文件；

将所述接口时序控制文件添加到所述环境组件中，构成所述待验证芯片的验证环境。

作为第一方面的一种可能的实现方式，所述接口信息包括信号名称、端口方向、信号的位宽、时钟域、复位后初始值、注册信息、驱动信息和采样信息中的至少一种。

作为第一方面的一种可能的实现方式，所述验证方法学包括UVM、VMM和OVM中的至少一种。

作为第一方面的一种可能的实现方式，所述将所述接口时序控制文件添加到所述环境组件中，包括：

利用包含指令将所述接口时序控制文件添加到所述环境组件中。

作为第一方面的一种可能的实现方式，所述方法还包括：

在用户修改所述接口信息之后，根据用户修改的接口信息重新生成接口时序控制文件。

作为第一方面的一种可能的实现方式，所述利用包含指令将所述接口时序控制文件添加到所述环境组件中，还包括：

根据用户修改的接口信息，替换所述包含指令中的文件的内容。

作为第一方面的一种可能的实现方式，所述接口时序信息包括驱动时序和采样时序中的至少一种。

本申请第二方面提供了一种基于接口的验证环境生成装置，包括：

获取单元，用于从预先配置的接口文档中获取接口信息；所述接口信息是构成待验证芯片的各模块的接口信息；

第一生成单元，用于基于验证方法学和所述接口信息，生成与所述接口信息相关的环境组件；

第二生成单元，用于基于用户需求的接口时序信息，根据所述接口信息生成接口时序控制文件；

添加单元，用于将所述接口时序控制文件添加到所述环境组件中，构成所述待验证芯片的验证环境。

作为第二方面的一种可能的实现方式，所述接口信息包括信号名称、端口方向、信号的位宽、时钟域、复位后初始值、注册信息、驱动信息和采样信息中的至少一种。

作为第二方面的一种可能的实现方式，所述验证方法学包括UVM、VMM和OVM中的至少一种。

作为第二方面的一种可能的实现方式，所述添加单元用于：

利用包含指令将所述接口时序控制文件添加到所述环境组件中。

作为第二方面的一种可能的实现方式，所述第二生成单元还用于：

在用户修改所述接口信息之后，根据用户修改的接口信息重新生成接口时序控制文件。

作为第二方面的一种可能的实现方式，所述利添加单元还用于：

根据用户修改的接口信息，替换所述包含指令中的文件的内容。

作为第二方面的一种可能的实现方式，所述接口时序信息包括驱动时序和采样时序中的至少一种。

本申请第三方面提供了一种计算设备，包括：

通信接口；

至少一个处理器，其与所述通信接口连接；以及

至少一个存储器，其与所述处理器连接并存储有程序指令，所述程序指令当被所述至少一个处理器执行时使得所述至少一个处理器执行上述第一方面任一所述的方法。

本申请第四方面提供了一种计算机可读存储介质，其上存储有程序指令，所述程序指令当被计算机执行时使得所述计算机执行上述第一方面任一所述的方法。

本发明的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。

附图说明

以下参照附图来进一步说明本发明的各个特征和各个特征之间的联系。附图均为示例性的，一些特征并不以实际比例示出，并且一些附图中可能省略了本申请所涉及领域的惯常的且对于本申请非必要的特征，或是额外示出了对于本申请非必要的特征，附图所示的各个特征的组合并不用以限制本申请。另外，在本说明书全文中，相同的附图标记所指代的内容也是相同的。具体的附图说明如下：

图1为本申请实施例提供的基于接口的验证环境生成方法的一实施例的示意图；

图2为本申请实施例提供的基于接口的验证环境生成方法的一实施例的实现流程示意图；

图3为本申请实施例提供的基于接口的验证环境生成方法的一实施例的接口文档示意图；

图4为本申请实施例提供的基于接口的验证环境生成方法的一实施例的用户界面示意图；

图5为本申请实施例提供的基于接口的验证环境生成方法的一实施例的流程图；

图6为本申请实施例提供的基于接口的验证环境生成方法的一实施例的流程图；

图7为本申请实施例提供的基于接口的验证环境生成方法的一实施例的流程图；

图8为本申请实施例提供的基于接口的验证环境生成方法的一实施例的流程图；

图9为本申请实施例提供的基于接口的验证环境生成装置的一实施例的示意图；

图10为本申请实施例提供的计算设备的示意图。

具体实施方式

说明书和权利要求书中的词语“第一、第二、第三等”或模块A、模块B、模块C等类似用语，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

在以下的描述中，所涉及的表示步骤的标号，如S110、S120……等，并不表示一定会按此步骤执行，在允许的情况下可以互换前后步骤的顺序，或同时执行。

说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的所述特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置A和B的设备”不应局限为仅由部件A和B组成的设备。

本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。如有不一致，以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外，本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。为了准确地对本申请中的技术内容进行叙述，以及为了准确地理解本发明，在对具体实施方式进行说明之前先对本说明书中所使用的术语给出如下的解释说明或定义：

1)Verilog：一般指Verilog HDL(Hardware Description Language，硬件描述语言)。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言。用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

2)System Verilog：System Verilog简称为SV语言。它建立在Verilog语言的基础上，将硬件描述语言(HDL)与现代的高层级验证语言(HVL)结合了起来，并新近成为下一代硬件设计和验证的语言。

3)UVM(Universal Verification Methodology，通用验证方法学)：是一个以System Verilog类库为主体的验证平台开发框架。验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。

4)VMM(Verification Methodology Manual，验证方法学手册)：VMM是大规模集成电路(IC)设计验证领域的一种高级验证方法学。VMM验证方法学的语言基础是SystemVerilog语言。它所有的方法学基础都是来自于System Verilog，并吸收了C语言的一些先进思想。VMM验证方法学主要描述如何使用System Verilog创建采用覆盖率主导、随机约束生成、基于断言验证技术的综合验证环境，同时为可互用验证组件指定了建库数据块。

5)OVM(Open Verification Methodology，开放式验证方法学)：OVM是业界第一套开放的、语言可互用的SystemVerilog验证方法学。OVM提供了一套方法学和相应的库，让用户可以建立模块式、可复用的验证环境，其中的各个组件通过标准的事务处理级建模界面彼此交流。它还可以通过一种通用的方法学和虚拟序列的分类和系统的复用实现公司内部和公司之间的重用，并且全面集成到其他通常使用于生产流程的语言中。

6)RTL(Register Transfer Level，寄存器转换级电路，也叫暂存器转移层次)：在集成电路设计中，RTL是用于描述同步数字电路操作的抽象级。在RTL级，IC(IntegratedCircuit，集成电路)是由一组寄存器以及寄存器之间的逻辑操作构成。之所以如此，是因为绝大多数的电路可以被看成由寄存器来存储二进制数据、由寄存器之间的逻辑操作来完成数据的处理，数据处理的流程由时序状态机来控制，这些处理和控制可以用硬件描述语言来描述。

下面先对现有的方法进行介绍，然后再对本申请的技术方案进行详细介绍。

目前关于验证环境的产生主要通过代码编写的方式。以UVM(UniversalVerification Methodology，通用验证方法学)验证环境为例，通过代码编写产生验证环境主要存在以下缺陷：

1)手动编码人力投入和时间成本高。验证工程师手动编写验证环境代码，正确率难以保证，需要后期投入编译调试。

2)UVM组件连接关系明确，机械性工作程度高。UVM平台使用TLM(TransactionLevel Modeling事务级建模)端口进行组件间的通信。UVM的TML连接方式基本明确，环境的连接工作变得机械化。

3)重复编译调试。验证环境搭建后需要投入相当精力进行编译调试，编译检查语法错误，仿真检查运行错误。重复编译调试会消耗一定时间和人力。

4)不便于管理。不同工作经验及经历的工程师搭建环境的风格往往不同，在同一个项目中会出现不便于管理、甚至前后不一致互相矛盾的UVM代码。

5)重复调试。当接口修改后，需要手动修改环境。这部分修改需要投入一定精力，且正确性不容易保证。在设计阶段，接口的修改相对来说是多次进行的。因此验证环境需要同步的情况也会随之产生，带来反复编译调试的问题。

6)初级人员接受度低。UVM让行业在底层验证的结构化构建上有了统一标准，但对于一个初级验证工程师要入门这个标准，有一定难度且需要相当长的一段时间学习。

对于上述问题，目前可能采用以下方法：基于UVM或其他验证方法学，编写专门的代码生成器，可以解决一部分问题。但生成的验证环境为空壳环境，与项目结合度低，上述问题依然存在。

综上，现有技术存在着以下的缺陷：手动编码人力投入和时间成本高、机械性工作程度高、重复编译调试、不便于管理和接受度低、与项目结合度低。

基于上述现有技术所存在的技术问题，本申请提供了一种基于接口的验证环境生成方法及装置、设备和存储介质，根据接口文档中预先定义的接口信息自动化生成基于验证方法学的验证环境，编码风格统一，可集成性强，便于复用、管理，可减少搭建环境及调试时间，减少编码量和人力时间投入，提高项目的开发效率。因此，采用本申请实施例提供的基于接口的验证环境生成方法，提升了自动化程度，可解决现有技术中存在的手动编码人力投入和时间成本高的技术问题；预先定义的接口信息不局限于事务级建模，可解决现有技术中存在的机械性工作程度高的技术问题；当接口修改后，只需重新自动化生成验证环境，不必重复调试，可解决现有技术中存在的重复编译调试的技术问题；根据设计工程师定义的接口信息，生成基于UVM的验证环境，与项目紧密结合，可更快投入具体验证工作，可解决现有技术中存在与项目结合度低的技术问题；自动化生成的编码风格统一，即使对于初级人员来说也没有接受难度，可解决现有技术中存在的不便于管理和接受度低的技术问题。

图1为本申请实施例提供的基于接口的验证环境生成方法的一实施例的示意图。如图1所示，该方法可以包括：

步骤S110，从预先配置的接口文档中获取接口信息；所述接口信息是构成待验证芯片的各模块的接口信息；

步骤S120，基于验证方法学和所述接口信息，生成与所述接口信息相关的环境组件；

步骤S130，基于用户需求的接口时序信息，根据所述接口信息生成接口时序控制文件；

步骤S140，将所述接口时序控制文件添加到所述环境组件中，构成所述待验证芯片的验证环境。

本发明实施例基于接口定义信息，自动化生成芯片前端仿真验证环境。在生成验证环境之前，可预先编写接口定义文件。在接口定义文件中描述接口基本信息。接口定义文件也称为接口文档。可由设计人员出统一格式的接口文档，用于描述本模块顶层接口信息。通常情况下IC(Integrated Circuit，集成电路)设计的代码主要由多个Verilog文件和一个顶层模块组成，其中顶层模块下所有的子模块都被实例化以实现所需的行为和功能。构成待验证芯片的各个模块之间通过接收和发送数据信号进行交互通信。

在步骤S110中，访问预先配置的接口文档，从接口文档中获取接口信息。其中，接口信息是构成待验证芯片的各模块的接口信息，包括各个模块之间通过接收和发送的信号的相关描述信息。

验证环境包括支持编译和仿真的配套脚本。本申请实施例中可以使用基于Perl、Python、VBA等语言的脚本程序实现仿真验证环境。验证环境可以基于UVM、VMM、OVM等验证方法学，或者是Verilog环境生成。在步骤S120中，在验证方法学提供的验证环境的框架中，按照具体编程语言的程序逻辑语法规范，将步骤S110中获取的接口信息作为程序的数据或参数，生成描述与接口信息相关的环境组件的程序代码。例如，可生成接口相关的agent组件、生成完整验证环境等。本申请实施例中，设置自动化转换器，用于生成组件或生成完整验证环境。自动化转换器可支持自定义配置，提供用户界面。以UVM为例，生成完整UVM架构的验证环境，可包括testbench顶层、各接口agent(driver、monitor、sequencer)、interface、item、env(含各组件的连接)、reference model、base_test、virtual_sequencer等组件。

在一个示例中，自动化转换器可使用VBA编写。VBA可运行于Windows系统。如果使用其他脚本语言实现，如Perl、Python等，可以运行于Linux系统。

通常设计电路都是根据事先定义好的设计规格，而设计规格中就包含了时序的规格。例如对时钟、复位、输出端口等信号进行一定的时序约束，包括时钟频率、时序检查、延迟等信息的设置，并用于逻辑综合。本申请实施例中，用户可以将符合需求的接口时序信息写入预先设置的描述时序信息的文件中。在步骤S130中，访问描述时序信息的文件，获取用户需求的接口时序信息。步骤S110中已获取到模块A和模块B之间进行交互的接口信息，包括若干个信号的相关描述信息。转换器根据接口时序信息以及模块A和模块B的接口信息，生成接口时序控制文件。接口时序控制文件是用户需求的接口时序信息的具体实现。接口时序控制文件中可包括若干个信号按照预定时序发送和接收的控制代码。

在步骤S140中，将接口时序控制文件添加到步骤S120中生成的环境组件中，使得环境组件的设计文件中包含接口时序控制文件。接口时序控制文件的代码可由转换器根据接口定义文件生成。添加了接口时序控制文件的环境组件可实现时序控制逻辑，构成了待验证芯片的完整验证环境。

本申请实施例根据接口文档中预先定义的接口信息自动化生成基于验证方法学的验证环境，编码风格统一，可集成性强，便于复用、管理，可减少搭建环境及调试时间，减少编码量和人力时间投入，提高项目的开发效率。

图2为本申请实施例提供的基于接口的验证环境生成方法的一实施例的实现流程示意图。如图2所示，该方法的实现步骤为：

步骤S1，接口定义。编写接口定义文件，描述接口信息。该文件可由设计人员完成，并保证其正确性。

步骤S2，利用自动化转换器，初步生成验证环境。具体地，提供用户界面，根据需求配置转换器，将接口信息保存在预定的格式的接口定义文件中。转换器从接口定义文件获取接口信息，根据接口信息初步生成验证环境。

步骤S3，根据用户配置完善验证环境。在初步生成验证环境的基础上，根据用户改写的接口文档或代码，完善基于不同验证方法学的验证环境。

步骤S4，完善reference model、driver、monitor组件细节。

步骤S5，编写测试用例。

步骤S6，执行仿真验证。

在一种实施方式中，所述接口信息包括信号名称、端口方向、信号的位宽、时钟域、复位后初始值、注册信息、驱动信息和采样信息中的至少一种。

具体地，在步骤S1中，可预先设定统一格式的接口文档，用于描述本模块顶层接口信息。例如可以将接口信息填写到表格(sheet)中。接口信息可包括信号名称、端口方向、信号的位宽、时钟域、复位后初始值等。参见下表1，其中信号名称能够体现出模块连接关系，表1中数据体现了IQS与EQS两个模块之间的连接关系。为便于生成系统验证环境，可在接口文档中标记模块所在系统名称。表头体现模块所在系统名称，表1中数据相关的模块所在系统为SQS子系统。

表1接口文档

表1描述了IQS模块到EQS模块的两根接口信号。从信号名称可以看出该信号从IQS模块输出，输入到EQS模块。两根接口信号的位宽均为1bit、都是在systemclk时钟域、复位后初始值为0。除此之外，还添加了信号功能的描述。IQS和EQS两个模块共用表1所示的同一份描述文档，保证了前后两个模块对接口理解的一致性。

图3为本申请实施例提供的基于接口的验证环境生成方法的一实施例的接口文档示意图。如图3所示，Sig_Init表示信号初始值；Registry_Info表示uvm的注册信息；Driver_Info表示驱动信息；Mon_Info表示采样信息。

在一种实施方式中，所述验证方法学包括UVM、VMM和OVM中的至少一种。

参见图2，在步骤S2中，可基于UVM、VMM和OVM等验证方法学构建的验证环境框架生成验证环境。生成验证环境的工具可以是基于Perl、Python、VBA(Visual Basic forApplications，Visual Basic宏语言)等语言的脚本程序。并提供用户界面，支持自定义配置。图4为本申请实施例提供的基于接口的验证环境生成方法的一实施例的用户界面示意图。如图4所示，在用户界面中，可以选择接口定义文本、选择验证环境代码存放路径、填写待测模块名称(也可以是系统名称)、可获取指定名称的接口信息、可以提取到不同的sheet(可以手动编写不同的sheet的内容，重新定义接口)、还可以选择只生成接口相关的agent组件或生成完整环境等。

参见图2，在步骤S3中，根据用户配置和接口信息，生成环境组件，完善验证环境。验证环境可以是基于UVM、VMM和OVM等验证方法学，或者是verfilog环境。验证环境包括支持编译和仿真的配套脚本，可以是setup、makefile脚本形式。其中，setup脚本是环境配置文件。makefile定义了一系列的规则来指定哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作。本申请实施例中可使用perl脚本方式，以setup、makefile脚本形式生成验证环境。步骤S2中初步生成的验证环境可能不完全符合用户需求。在步骤S3中，根据用户配置和接口信息，对步骤S2中初步生成的验证环境进行完善。

参见图2，在步骤S4中，编写reference model、driver、monitor具体实现，编写调试。

在一种实施方式中，所述接口时序信息包括驱动时序和采样时序中的至少一种。例如，driver具体信号的驱动和monitor具体信号的采样。一个示例性的UVM验证平台可包括以下结构：

1)序列产生器(sequencer)

主要自动产生受约束的随机化激励数据。

2)驱动器(driver)

主要负责向Sequencer请求队列，将队列根据特定的传输协议和接口时序转化为输入信号发送到DUT(Device Under Test，待测试模块)的输入端口。

3)监控器(monitor)

负责从驱动器driver输出采集数据，传送到参考模型并转换成期望队列发送给记分板(Scoreboard)，从而完成功能数据结果的比对和覆盖率信息的收集。

4)代理器(agent)

通常用于发送端，可封装序列产生器(sequencer)、驱动器(driver)、监视器(Monitor)。

5)参考模型(reference model)

reference model用于完成和DUT相同的功能。reference model的输出发送给Scoreboard，用于和DUT的输出相比较。

6)记分板(scoreboard)

比较reference model和Monitor采集到的DUT输出信号，并给出比较结果。

7)验证环境(env)

UVM验证环境，使用UVM机制将代理器(agent)、参考模型(reference model)和记分板(scoreboard)配置在一起。

8)测试用例(test case)

测试用例test case用于例化env，不同的test case用于对DUT的不同功能进行验证。

本申请实施例中，可基于验证方法学和两个模块间的接口信息，生成验证环境下的两个模块的驱动和采样逻辑。并且，基于用户需求的驱动时序和采样时序，结合接口信息生成接口时序控制文件。在一个示例中，用户需求的接口时序信息为：当控制信号的值为1时，开始驱动指定N个信号接入。则转换器根据用户需求的接口时序信息以及模块间的接口信息，在生成接口时序控制文件的代码，用于在验证环境中控制N个信号的接入时序。

在一种实施方式中，所述将所述接口时序控制文件添加到所述环境组件中，包括：

利用包含指令将所述接口时序控制文件添加到所述环境组件中。

其中，包含指令可以是include结构，该指令通常用于将内含全局或公用定义的头文件包含在设计文件中。包含指令可以包含任何编译器能识别的代码文件。预处理器发现include指令后，会寻找指令后面的文件名，并把这个文件的内容包含到当前文件中。被包含文件中的文本将替换源代码文件中的include指令，如同把被包含文件中的全部内容键入到源文件中的这个位置一样。

在接口文档的sheet表格中未体现接口时序信息的情况下，仿真验证环境可能不能达到预期目的。这种情况下用户可根据验证的实际需求编写接口时序信息的具体实现细节，以实现接口时序控制、完善组件细节。在完善组件细节的代码中，可编写在模块之间交互信号的预设条件，例如预设条件可以是指定时间或者指定控制量的预设阈值。在满足预设条件时所具体执行的在模块之间交互信号的控制代码，体现了信号在各模块间的连接关系。这部分控制代码与接口信息相关，可以另外创建接口时序控制文件，存储这部分控制代码。然后以包含接口时序控制文件的形式将其添加到完善组件细节的代码中。例如，driver具体信号的驱动和monitor具体信号的采样，使用include的方式将信号连接关系添加到组件中。在相应驱动或采样逻辑中，include指令由转化器根据接口定义文件生成对应的部分文件即可。

以dirver为例，使用include的方式添加用户需求的接口时序信息的伪代码如下：

If预设条件成立；

include“接口时序控制文件：文件路径+文件名”。

其中该接口时序控制文件可以包括采样时序控制逻辑，include语句行由转换器根据接口文档生成。例如，在满足预设定条件时具体将上述表1和/或图3中的N个信号从模块A发送到模块B。

在一种实施方式中，所述方法还包括：

在用户修改所述接口信息之后，根据用户修改的接口信息重新生成接口时序控制文件。

在一种实施方式中，所述利用包含指令将所述接口时序控制文件添加到所述环境组件中，还包括：

根据用户修改的接口信息，替换所述包含指令中的文件的内容。

如果在芯片设计的过程中修改了接口定义文件，只需修改include语句内具体包含的文件，只需重新生成include语句中包含的文件覆盖即可，driver代码无需修改。

以上以dirver组件为例，monitor组件细节完善的方式大致同driver方式一致，在此不再赘述。

参见图2，在步骤S5及步骤S6中，使用转换器生成的配套脚本、makefile，调用VCS(Verilog Compile Simulator，编译型Verilog模拟器)、NC VERILOG等工具进行编译仿真。

以上为模块验证环境生成流程的示例。当开发流程进入到一定阶段，子系统或系统开始开展验证工作时，采用本申请实施例提供的验证环境生成方法可支持生成集成各个系统模块的验证环境。由于各模块均使用该方法产生验证环境，因此具有编码风格统一的优势。上述步骤中，在用户界面中填写“ENV_name”时填写系统名称，即可生成系统级验证环境，并且集成风格符合UVM复用性。例如可实现从UT(Unit Test，单元测试)到IT(Intergration Test，集成测试)再到ST(System Test，系统测试)的复用。在项目迭代中也可以复用，下一个项目可基于当前项目进行升级开发。

综上，以生成基于UVM验证法方法学的验证环境为例，一个具体实施例可包括以下步骤：

步骤一、设计人员编写接口定义文件。

步骤二、验证人员配置转换器。例如，将接口信息填写到sheet表格中。

步骤三、运行自动化转换器。

步骤四、生成验证环境。

步骤五、完善reference model实现、driver驱动时序、monitor采样时序。

步骤六、编写测试用例。

步骤七、编译、执行仿真。

图5为本申请实施例提供的基于接口的验证环境生成方法的一实施例的流程图。如图5所示，验证环境生成的步骤可包括：S10：输入接口定义文件；S20：获取接口信息到汇总sheet；S30：编辑汇总sheet；S40：拆分接口到不同sheet；S50：编辑各分sheet；S60：生成环境组件。图5中的虚线表示非必须的步骤。

再参见图6，其中，S20：获取接口信息到汇总sheet，包括：利用循环结构遍历每个table(表格)，在每个table中跳过第一行表头，从第二行开始遍历每一行和每一列，获取上下级模块名，输出到汇总sheet。

再参见图7，其中，S40：拆分接口到不同sheet，包括：

S41：读取“汇总”sheet

1.获取接口分组数量；

2.记录每组接口开始行号。

S42：将“汇总”sheet中不同分组接口，分散到不同sheet，保留信号名称、信号宽度、信号初始值信息。

S43：

1.增加Sig_Width(信号宽度)、Sig_Init(信号初始值)、Registry_Info(uvm的注册信息)、Driver_Info(驱动信息)、Mon_Info(驱动信息)、表头信息；

2.增加User_Defined_Param(用户定义参数)。

再参见图8，其中，S60：生成环境组件，包括：

获取各个分sheet内信号信息，存储到三维数组Arr_Inf_Info。其中：

第一维表示分组索引；

第二维表示信号索引；

第三维表示信号信息，包括Sig_Name、Sig_Width、Sig_Init、Registry_Info、Driver_Info、Mon_Info、信号类型、分组名称。

根据三维数组：

1.生成接口item；

2.生成接口interface；

3.生成driver组件；

4.生成monitor组件；

5.生成sequencer组件；

6.生成agent组件；

7.生成dut_test_top顶层；

8.生成env组件；

9.生成设计顶层.v文件；

10.生成base_test文件；

11.生成refrence_modle文件；

12.生成file list(文件列表)文件；

13.生成makefile文件；

14.生成各个组件的include文件。

本申请实施例提供的基于接口的验证环境生成方法具有以下有益效果：

(1)自动化生成

自动化生成验证环境，减少编码量和人力时间投入。

(2)提高项目的开发效率

减少搭建环境及调试时间。验证工程师只需将接口信息填写到sheet表格中，即可以直接编译通过。使得验证工程师集中精力到具体验证工作，提前释放代码风险，提高项目的开发效率。

(3)编码风格统一，便于管理

不同验证工程师搭建环境风格一致，方便管理，释放风险。

(4)可集成性强

由于风格统一、可集成性强，便于从UT到IT再到ST的复用。

(5)初级人员接受度高

对于新人而言，可快速开展具体工作，而不必关注环境结构。对于新入行的验证工程师，也不会因为UVM的难度而被拒之门外。

(6)项目结合度高

根据设计工程师定义的接口信息，生成基于UVM的验证环境，与项目紧密结合，可更快投入具体验证工作，释放环境搭建和调试的人力、时间投入。

(7)接口变化，无需手动编码

接口信息变化后，只需要重新生成相关组件文件，不需要手动编码，保证了环境代码正确性、以及验证环境与RTL(Register Transfer Level，寄存器转换级电路)的一致性。

如图9所示，本申请还提供了相应的一种基于接口的验证环境生成装置的实施例。关于该装置的有益效果或解决的技术问题，可以参见与各装置分别对应的方法中的描述，或者参见发明内容中的描述，此处不再一一赘述。

在该基于接口的验证环境生成装置的实施例中，该装置包括：

获取单元100，用于从预先配置的接口文档中获取接口信息；所述接口信息是构成待验证芯片的各模块的接口信息；

第一生成单元200，用于基于验证方法学和所述接口信息，生成与所述接口信息相关的环境组件；

第二生成单元300，用于基于用户需求的接口时序信息，根据所述接口信息生成接口时序控制文件；

添加单元400，用于将所述接口时序控制文件添加到所述环境组件中，构成所述待验证芯片的验证环境。

在一种实施方式中，所述接口信息包括信号名称、端口方向、信号的位宽、时钟域、复位后初始值、注册信息、驱动信息和采样信息中的至少一种。

在一种实施方式中，所述验证方法学包括UVM、VMM和OVM中的至少一种。

在一种实施方式中，所述添加单元400用于：

利用包含指令将所述接口时序控制文件添加到所述环境组件中。

在一种实施方式中，所述第二生成单元300还用于：

在用户修改所述接口信息之后，根据用户修改的接口信息重新生成接口时序控制文件。

在一种实施方式中，所述利添加单元400还用于：

根据用户修改的接口信息，替换所述包含指令中的文件的内容。

在一种实施方式中，所述接口时序信息包括驱动时序和采样时序中的至少一种。

图10是本申请实施例提供的一种计算设备900的结构性示意性图。该计算设备900包括：处理器910、存储器920、通信接口930。

应理解，图10中所示的计算设备900中的通信接口930可以用于与其他设备之间进行通信。

其中，该处理器910可以与存储器920连接。该存储器920可以用于存储该程序代码和数据。因此，该存储器920可以是处理器910内部的存储单元，也可以是与处理器910独立的外部存储单元，还可以是包括处理器910内部的存储单元和与处理器910独立的外部存储单元的部件。

可选的，计算设备900还可以包括总线。其中，存储器920、通信接口930可以通过总线与处理器910连接。总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。

应理解，在本申请实施例中，该处理器910可以采用中央处理单元(centralprocessing unit，CPU)。该处理器还可以是其它通用处理器、数字信号处理器(digitalsignal processor，DSP)、专用集成电路(Application specific integrated circuit，ASIC)、现成可编程门矩阵(field programmable gate Array，FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。或者该处理器910采用一个或多个集成电路，用于执行相关程序，以实现本申请实施例所提供的技术方案。

该存储器920可以包括只读存储器和随机存取存储器，并向处理器910提供指令和数据。处理器910的一部分还可以包括非易失性随机存取存储器。例如，处理器910还可以存储设备类型的信息。

在计算设备900运行时，所述处理器910执行所述存储器920中的计算机执行指令执行上述方法的操作步骤。

应理解，根据本申请实施例的计算设备900可以对应于执行根据本申请各实施例的方法中的相应主体，并且计算设备900中的各个模块的上述和其它操作和/或功能分别为了实现本实施例各方法的相应流程，为了简洁，在此不再赘述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时用于执行一种多样化问题生成方法，该方法包括上述各个实施例所描述的方案中的至少之一。

本申请实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是，但不限于，电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括、但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

注意，上述仅为本申请的较佳实施例及所运用的技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明的构思的情况下，还可以包括更多其他等效实施例，均属于本发明的保护范畴。

Claims (10)

1.一种基于接口的验证环境生成方法，其特征在于，包括：

从预先配置的接口文档中获取接口信息；所述接口信息是构成待验证芯片的各模块的接口信息；

基于验证方法学和所述接口信息，生成与所述接口信息相关的环境组件；

基于用户需求的接口时序信息，根据所述接口信息生成接口时序控制文件；

将所述接口时序控制文件添加到所述环境组件中，构成所述待验证芯片的验证环境。

2.根据权利要求1所述的方法，其特征在于，所述接口信息包括信号名称、端口方向、信号的位宽、时钟域、复位后初始值、注册信息、驱动信息和采样信息中的至少一种。

3.根据权利要求1所述的方法，其特征在于，所述验证方法学包括UVM、VMM和OVM中的至少一种。

4.根据权利要求1至3中任一项所述的方法，其特征在于，所述将所述接口时序控制文件添加到所述环境组件中，包括：

利用包含指令将所述接口时序控制文件添加到所述环境组件中。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

在用户修改所述接口信息之后，根据用户修改的接口信息重新生成接口时序控制文件。

6.根据权利要求5所述的方法，其特征在于，所述利用包含指令将所述接口时序控制文件添加到所述环境组件中，还包括：

根据用户修改的接口信息，替换所述包含指令中的文件的内容。

7.根据权利要求1至3中任一项所述的方法，其特征在于，所述接口时序信息包括驱动时序和采样时序中的至少一种。

8.一种基于接口的验证环境生成装置，其特征在于，包括：

获取单元，用于从预先配置的接口文档中获取接口信息；所述接口信息是构成待验证芯片的各模块的接口信息；

第一生成单元，用于基于验证方法学和所述接口信息，生成与所述接口信息相关的环境组件；

第二生成单元，用于基于用户需求的接口时序信息，根据所述接口信息生成接口时序控制文件；

添加单元，用于将所述接口时序控制文件添加到所述环境组件中，构成所述待验证芯片的验证环境。

9.一种计算设备，其特征在于，包括：

通信接口；

至少一个处理器，其与所述通信接口连接；以及

至少一个存储器，其与所述处理器连接并存储有程序指令，所述程序指令当被所述至少一个处理器执行时使得所述至少一个处理器执行权利要求1-7任一所述的方法。

10.一种计算机可读存储介质，其上存储有程序指令，其特征在于，所述程序指令当被计算机执行时使得所述计算机执行权利要求1-7任一所述的方法。

Images