CN104123253B - 一种实现待验证芯片互联的方法和装置 - Google Patents
一种实现待验证芯片互联的方法和装置 Download PDFInfo
- Publication number
- CN104123253B CN104123253B CN201410363753.9A CN201410363753A CN104123253B CN 104123253 B CN104123253 B CN 104123253B CN 201410363753 A CN201410363753 A CN 201410363753A CN 104123253 B CN104123253 B CN 104123253B
- Authority
- CN
- China
- Prior art keywords
- information
- injection
- chip
- pli
- interfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000002347 injection Methods 0.000 claims abstract description 86
- 239000007924 injection Substances 0.000 claims abstract description 86
- 238000004458 analytical method Methods 0.000 claims abstract description 34
- 238000004891 communication Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 7
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 239000000203 mixture Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种实现待验证芯片互联的方法和装置，包括根据芯片间通信的信息的格式，分析通过PLI接口获得的多个信号中的信息，得到分析结果；根据预先设定的配置信息，在通过PLI接口获得的多个信号中注入延时和错误，并通过PLI接口发送经注入处理后的信号；根据分析结果和注入延时和错误的相关信息，生成日志信息。通过本发明提供的技术方案，有效提高了分析芯片间信号的能力、以及在芯片间信号中注入延时和错误的能力，从而提高了多芯片系统的验证的效率和效果，很好地满足多芯片系统验证中实现待验证芯片互联的需求。
Description
技术领域
本发明涉及多芯片系统的验证技术，尤指一种实现待验证芯片互联的方法和装置。
背景技术
随着集成电路技术的飞速发展，对于多芯片系统的仿真验证(下文简称验证)是必不可少的，多芯片系统的验证需求也越来越复杂。这样，在多芯片系统的验证中待验证的芯片的互联(下文简称待验证芯片互联)方面，多芯片系统的验证需求不仅要求实现待验证芯片互联，而且要求实现分析芯片间信号、在芯片间信号中注入延时和错误、生成上述操作的相关日志信息等功能(下文将这些功能统称为待验证芯片互联的高级功能)。其中，对芯片间信号的分析和生成上述操作的相关日志信息，可以增强验证的可视性，提高验证的效率，而在芯片间信号中注入延时和错误可以更真实模拟实际环境中芯片间通信的情况，提高验证的效果。
现有的实现待验证芯片互联的方法，如使用Verilog或者SystemVerilog语言实现待验证芯片互联的方法，虽然可以实现待验证芯片互联，但在实现待验证芯片互联的高级功能方面，尤其在芯片间接口为超高速接口(例如，速率达到10Gbps以上的接口)时，存在分析芯片间信号的能力、以及在芯片间信号中注入延时和错误的能力不强的问题，降低了多芯片系统的验证的效率和效果，不能很好地满足多芯片系统验证中实现待验证芯片互联的需求。
发明内容
为了解决上述技术问题，本发明提供了一种实现待验证芯片互联的方法和装置，在实现待验证芯片互联时，能够更好地实现待验证芯片互联的高级功能，从而有效提高多芯片系统的验证的效率和效果。
为了达到本发明目的，本发明公开了一种实现待验证芯片互联的方法，基于SystemC语言实现该方法，包括：
根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果；
根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的芯片间信号；其中，配置信息为范围信息或者固定信息；
根据分析结果和注入延时和错误的相关信息，生成日志信息。
所述分析的步骤、以及所述注入的步骤是参考时钟信号进行，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。
所述分析的步骤具体包括：根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作，得到所述分析结果。
所述注入的步骤具体包括：
根据所述配置信息，通过随机处理确定操作信息；其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息；
对第一操作目标信息显示的芯片间信号，根据延时信息通过寄存器级操作处理注入延时；
对第二操作目标信息显示的芯片间信号，根据翻转时间信息通过寄存器级操作处理注入错误；
通过PLI接口发送经注入处理后的芯片间信号。
本发明还公开了一种实现待验证芯片互联的装置，基于SystemC语言实现该装置，包括分析单元、注入单元和日志单元，其中，
分析单元，用于根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果；
注入单元，用于根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的芯片间信号；其中，配置信息为范围信息或者固定信息；
日志单元，用于根据分析结果和注入延时和错误的相关信息，生成日志信息。
所述分析单元和所述注入单元参考时钟信号完成相应功能，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。
所述分析单元具体用于：根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作，得到所述分析结果。
所述注入单元包括随机处理模块、延时注入模块、错误注入模块和发送模块，其中，
随机处理模块，用于根据所述配置信息，通过随机处理确定操作信息；其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息；
延时注入模块，用于对第一操作目标信息显示的芯片间信号，根据延时信息通过寄存器级操作处理注入延时；
错误注入模块，用于对第二操作目标信息显示的芯片间信号，根据翻转时间信息通过寄存器级操作处理注入错误；
发送模块，用于通过PLI接口发送经注入处理后的芯片间信号。
与现有技术相比，本发明的技术方案基于SystemC语言，根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果；根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的芯片间信号；根据分析结果和注入延时和错误的相关信息，生成日志信息。通过本发明提供的技术方案，本发明通过编程语言接口(PLI)从待验证的上游芯片获得芯片间信号，然后，基于SystemC语言实现待验证芯片互联的高级功能，最后，通过PLI将经过处理的芯片间信号发送给待验证的下游芯片。这样，在实现待验证芯片互联的同时，有效提高了分析芯片间信号的能力、以及在芯片间信号中注入延时和错误的能力，从而提高了多芯片系统的验证的效率和效果，很好地满足多芯片系统验证中实现待验证芯片互联的需求。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实现待验证芯片互联的方法的流程图；
图2为本发明实现注入的流程图；
图3为本发明实现待验证芯片互联的装置的组成结构示意图；
图4为本发明装置中注入单元的组成结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1为本发明实现待验证芯片互联的方法的流程图，可以基于SystemC语言实现该方法的各步骤，如图1所示，该方法包括如下步骤：
步骤101：根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果。
通常，芯片间通信是通过多种协议完成的，每一种协议对应于芯片间通信的一个层。例如，对于计算机网络通信来讲，芯片间通信的各层从下到上是：物理层，数据链路层，网络层，传输层和应用层；芯片间通信的各层对应的各协议从下到上是：物理层协议，数据链路层协议，网络层协议，传输层协议和应用层协议；其中，物理层协议可以称为底层协议，而其他层协议可以统称为高层协议。
可以根据多芯片系统的验证需求，确定本步骤中分析处理在芯片间通信的哪个层上进行，并将分析处理对应的各通信协议的格式作为芯片间通信的信息的格式。
本步骤具体来讲，根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作，得到分析结果。其中，
寄存器级操作处理可以用于底层协议对应的信息的处理，事务级建模处理可以用于高层协议对应的信息的处理。
将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作包括：首先，根据底层协议的格式从通过PLI接口获得的多个芯片间信号即寄存级的信号中，分析出底层协议对应的信息，然后，根据高层协议的格式从已分析出的信息中进一步分析出高层协议对应的信息，即事务级的操作。其中，
高层协议可以包括多种协议，如果高层协议包括多种协议，则按照由下到上的顺序，根据对应的协议的格式一个协议一个协议的进行分析，得到该协议对应的信息，并将所得到的信息作为下面分析的输入，直到分析出最高层协议对应的信息，即事务级的操作。
本步骤参考时钟信号完成分析处理、参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。
寄存器级操作处理和事务级建模处理的具体实现、以及参考时钟信号完成分析处理的具体实现，为本领域人员的惯用技术手段，不用于限定本发明的保护范围，此处不再赘述。
步骤102：根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的信号。其中，
可以将配置信息分类成范围信息和固定信息。其中，范围信息表示一个数值范围，例如，[0,3]表示0到3之间的所有数值。固定信息表示一个固定的数值，例如，3表示数值3。
图2为步骤102中实现注入的流程图，如图2所示，包括：
步骤201：根据配置信息，通过随机处理确定操作信息。其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息。其中，
第一操作目标信息显示将对其进行注入延时处理的信号。延时信息显示对第一操作目标信息显示的信号进行注入延时处理的延时数值。
第二操作目标信息显示将对其进行注入错误处理的信号。翻转时间信息显示对第二操作目标信息显示的信号进行注入错误处理的时刻。
随机处理可以通过SystemC语言提供的伪随机函数实现，通过这种方式实现的伪随机结果在使用相同伪随机种子的情况下，是可以恢复的。
步骤202：对第一操作目标信息显示的信号，根据延时信息通过寄存器级操作处理注入延时。其中，
注入延时处理指的是增加信号的传输延时。
步骤203：对第二操作目标信息显示的信号，根据翻转时间信息通过寄存器级操作处理注入错误。其中，
注入错误处理可以通过翻转信号的方式来实现。
步骤204：通过PLI接口发送经注入处理后的信号。
需要说明的是，步骤102中，当配置信息是固定信息时，通过随机处理确定出的操作信息的数值与配置信息的数值相等，也就是说，此时由于是在固定信息即固定值的基础上进行随机处理，随机处理不产生效果。而当配置信息是范围信息时，通过随机处理确定出的操作信息的数值为配置信息显示的范围中的一个数值，此时，随机处理产生了效果。因此，
当配置信息是固定信息时，本步骤执行的效果相当于，以固定的方式注入延时和错误。而当配置信息是范围信息时，本步骤执行的效果相当于，以随机的方式注入延时和错误。这样，可以将配置信息是固定信息的情况，理解为配置信息是范围信息中的一种特殊情况。
步骤102参考时钟信号完成注入处理，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。
参考时钟信号完成注入处理的具体实现，为本领域人员的惯用技术手段，不用于限定本发明的保护范围，此处不再赘述。
步骤103：根据分析结果和注入延时和错误的相关信息，生成日志信息。其中，
分析结果可以包括分析芯片间通信对应的各协议而得到的信息。
注入延时和错误的相关信息，分别包括注入延时处理和注入错误处理相关信息。具体来讲，可以包括根据配置信息通过随机处理得到的操作信息。
生成的日志信息可以保存在一个文件中。
图3为本发明实现待验证芯片互联的装置的组成结构示意图，如图3所示，基于SystemC语言实现该装置，包括分析单元、注入单元和日志单元，其中，
分析单元，用于根据芯片间通信的信息的格式，分析通过PLI接口获得的多个信号中的信息，得到分析结果。
注入单元，用于根据预先设定的配置信息，在通过PLI接口获得的多个信号中注入延时和错误，并通过PLI接口发送经注入处理后的信号；其中，配置信息为范围信息或者固定信息。
日志单元，用于根据分析结果和注入延时和错误的相关信息，生成日志信息。
分析单元和注入单元参考时钟信号完成相应功能，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。
进一步地，
分析单元具体用于：根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个信号即寄存级的信号转换成事务级的操作，得到分析结果。
图4为本发明装置中注入单元的组成结构示意图，如图4，注入单元包括随机处理模块、延时注入模块、错误注入模块和发送模块，其中，
随机处理模块，用于根据配置信息，通过随机处理确定操作信息；其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息；
延时注入模块，用于对第一操作目标信息显示的信号，根据延时信息通过寄存器级操作处理注入延时；
错误注入模块，用于对第二操作目标信息显示的信号，根据翻转时间信息通过寄存器级操作处理注入错误；
发送模块，用于通过PLI接口发送经注入处理后的信号。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (6)
1.一种实现待验证芯片互联的方法，其特征在于，基于SystemC语言实现该方法，包括：
根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果；
根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的芯片间信号；其中，配置信息为范围信息或者固定信息；
根据分析结果和注入延时和错误的相关信息，生成日志信息；
所述注入的步骤具体包括：
根据所述配置信息，通过随机处理确定操作信息；其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息；
对第一操作目标信息显示的芯片间信号，根据延时信息通过寄存器级操作处理注入延时；
对第二操作目标信息显示的芯片间信号，根据翻转时间信息通过寄存器级操作处理注入错误；
通过PLI接口发送经注入处理后的芯片间信号。
2.根据权利要求1所述的方法，其特征在于，所述分析的步骤、以及所述注入的步骤是参考时钟信号进行，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。
3.根据权利要求1所述的方法，其特征在于，所述分析的步骤具体包括：根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作，得到所述分析结果。
4.一种实现待验证芯片互联的装置，其特征在于，基于SystemC语言实现该装置，包括分析单元、注入单元和日志单元，其中，
分析单元，用于根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果；
注入单元，用于根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的芯片间信号；其中，配置信息为范围信息或者固定信息；
日志单元，用于根据分析结果和注入延时和错误的相关信息，生成日志信息；
所述注入单元包括随机处理模块、延时注入模块、错误注入模块和发送模块，其中，
随机处理模块，用于根据所述配置信息，通过随机处理确定操作信息；其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息；
延时注入模块，用于对第一操作目标信息显示的芯片间信号，根据延时信息通过寄存器级操作处理注入延时；
错误注入模块，用于对第二操作目标信息显示的芯片间信号，根据翻转时间信息通过寄存器级操作处理注入错误；
发送模块，用于通过PLI接口发送经注入处理后的芯片间信号。
5.根据权利要求4所述的装置，其特征在于，所述分析单元和所述注入单元参考时钟信号完成相应功能，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。
6.根据权利要求4所述的装置，其特征在于，所述分析单元具体用于：根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作，得到所述分析结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410363753.9A CN104123253B (zh) | 2014-07-28 | 2014-07-28 | 一种实现待验证芯片互联的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410363753.9A CN104123253B (zh) | 2014-07-28 | 2014-07-28 | 一种实现待验证芯片互联的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104123253A CN104123253A (zh) | 2014-10-29 |
| CN104123253B true CN104123253B (zh) | 2017-08-11 |
Family
ID=51768669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410363753.9A Active CN104123253B (zh) | 2014-07-28 | 2014-07-28 | 一种实现待验证芯片互联的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104123253B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106502932B (zh) * | 2016-09-20 | 2019-05-24 | 中国科学院自动化研究所 | 基于分层结构的片间互联接口及其写操作和读操作的方法 |
| CN112118166B (zh) * | 2020-09-18 | 2022-05-31 | 上海国微思尔芯技术股份有限公司 | 一种多芯片的组网系统、方法及应用 |
| CN112580282B (zh) * | 2020-12-23 | 2023-04-07 | 海光信息技术股份有限公司 | 用于集成电路设计验证的方法、装置、设备以及存储介质 |
| CN115470750B (zh) * | 2022-09-22 | 2023-07-21 | 沐曦科技(北京)有限公司 | 基于追踪文件的芯片性能验证系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159492A (zh) * | 2007-09-11 | 2008-04-09 | Ut斯达康通讯有限公司 | 一种用于sdh逻辑设计的仿真验证系统及其方法 |
| CN102591756A (zh) * | 2012-01-12 | 2012-07-18 | 中国人民解放军国防科学技术大学 | 多接口协议芯片的接口协议兼容性验证方法和系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008053105A1 (de) * | 2008-10-24 | 2010-04-29 | Dr. Johannes Heidenhain Gmbh | Vorrichtung und Verfahren zur Datenübertragung zwischen einem Positionsmessgerät und einer Folgeelektronik |
-
2014
- 2014-07-28 CN CN201410363753.9A patent/CN104123253B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159492A (zh) * | 2007-09-11 | 2008-04-09 | Ut斯达康通讯有限公司 | 一种用于sdh逻辑设计的仿真验证系统及其方法 |
| CN102591756A (zh) * | 2012-01-12 | 2012-07-18 | 中国人民解放军国防科学技术大学 | 多接口协议芯片的接口协议兼容性验证方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104123253A (zh) | 2014-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8271918B2 (en) | Formal verification of clock domain crossings | |
| CN104123253B (zh) | 一种实现待验证芯片互联的方法和装置 | |
| US7849430B2 (en) | Reverse donut model | |
| CN104461812B (zh) | 一种利用已有Verilog BFM构造UVM验证组件的方法 | |
| CN105468797B (zh) | 一种信息处理方法及装置 | |
| KR102210038B1 (ko) | 전자 디바이스들을 위한 온라인 설계 확인 | |
| CN106202685A (zh) | 一种软硬件协同仿真加速器运行环境搭建方法和装置 | |
| US10878153B1 (en) | Apparatuses and methods for accurate and efficient clock domain and reset domain verification with register transfer level memory inference | |
| US9619598B2 (en) | Input space reduction for verification test set generation | |
| CN106202162B (zh) | 一种用于测试推荐房间数据列表的测试系统及方法 | |
| Ządek et al. | Improving efficiency of FPGA-in-the-loop verification environment | |
| CN104951609B (zh) | 一种处理门级网表中的同步逻辑结构的方法 | |
| CN103415085A (zh) | 一种通用mac协议处理器的自动生成方法 | |
| US9344408B2 (en) | Cloud-basd digital verification system and method | |
| US7216321B2 (en) | Pattern recognition in an integrated circuit design | |
| CN111143208B (zh) | 基于处理器技术辅助fpga实现ai算法的验证方法 | |
| Densmore et al. | Microarchitecture development via metropolis successive platform refinement | |
| CN105956250A (zh) | 一种基于图形界面的集成电路片上系统设计快速连线方法 | |
| de Lima Jr et al. | Synthesis of dependency-aware traffic generators from NoC simulation traces | |
| CN106156423A (zh) | 一种实现测试平台与用户待测试设计通信的方法和装置 | |
| Deny et al. | 10 GB MAC Core Verification Monitor Module | |
| Kallel et al. | Monitoring transaction level SystemC models using a generic and aspect-oriented framework | |
| CN109871558A (zh) | 基于人工智能进行电路设计的方法及装置 | |
| Karthik et al. | Devise and establishment of property specification language to verify the complex behaviour of FPGA Ethernet IP core | |
| Zaidi et al. | Simulation based tuning of system specification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |