CN109871558A - 基于人工智能进行电路设计的方法及装置 - Google Patents
基于人工智能进行电路设计的方法及装置 Download PDFInfo
- Publication number
- CN109871558A CN109871558A CN201711262529.0A CN201711262529A CN109871558A CN 109871558 A CN109871558 A CN 109871558A CN 201711262529 A CN201711262529 A CN 201711262529A CN 109871558 A CN109871558 A CN 109871558A
- Authority
- CN
- China
- Prior art keywords
- circuit design
- design
- domain
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 236
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000013473 artificial intelligence Methods 0.000 title claims abstract description 30
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 23
- 238000007405 data analysis Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 6
- 238000011156 evaluation Methods 0.000 claims description 4
- 238000012938 design process Methods 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 206010008190 Cerebrovascular accident Diseases 0.000 description 1
- 208000006011 Stroke Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009533 lab test Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请实施例提供了一种基于人工智能进行电路设计的方法及装置,方法包括如下步骤:根据预先设定的初始化电路元素进行电路设计的初始化;基于人工智能算法创建多个电路设计域;对每个电路设计域匹配价值评估值;根据每个电路设计域的价值评估值以及设计库进行电路设计,从而降低了电路设计过程中风险,提高了电路设计的质量,最终提高了电路设计的效率。
Description
技术领域
本申请实施例涉及人工智能技术领域,尤其涉及一种基于人工智能进行电路设计的方法及装置。
背景技术
传统的电子线路设计工作,需要有完备的元器件和仪器设备在实验室中反复调整测试才能完成。这需要消耗大量的时间、精力以及实验成本。随着计算机技术的发展,电子线路系统设计工作进入了计算机辅助设计阶段,电子设计CAD软件实现了计算机辅助设计的功能。
比如微波/毫米波电路是通过计算机辅助设计(CAD)进行设计,这种设计方法中,涉及使用多个离散的工具/程序以及多种格式的文件,设计的流程是手动实现且比较零散。具体地,比如使用数据库技术来处理电路,即将电路图中的每一个元器件的名称、位置、大小和使用图片等属性保存在数据库表的一条记录里,对每个元器件的修改其实就是修改数据库里对应记录的内容,这样电路图中的元器件都能以分离元件的形式分别进行移动、删除和保存。程序结果表明,使用数据库技术来处理电路图,可以很方便地对各个元器件进行调整,而且保存后,以后还可以任意调整。
但是,上述计算机辅助电路设计由于涉及多个涉及环节,比如功能设计、电路设计、物理设计、产品的测试与验证,每个过程生成高度相关的数据,使得电路设计过程中风险较高且电路设计的质量较差,最终导致电路设计的效率较低。
发明内容
有鉴于此,本发明实施例所解决的技术问题之一在于提供一种基于人工智能进行电路设计的方法及装置,用以克服或者缓解现有技术中的上述缺陷。
本申请实施例提供了一种基于人工智能进行电路设计的方法,其包括如下步骤:
根据预先设定的初始化电路元素进行电路设计的初始化;
基于人工智能算法创建多个电路设计域;
对每个电路设计域匹配价值评估值;
根据每个电路设计域的价值评估值以及设计库进行电路设计。
可选地,在本发明的任一实施例中,根据预先设定的初始化电路元素进行电路设计的初始化包括:根据输入的电路设计元素,从数据库中选择初始化电路元素进行电路设计的初始化。
可选地,在本发明的任一实施例中,所述初始化电路元素包括如下中的至少其一:有源元器件、无源元器件、盒体、输入输出、电路板模板。
可选地,在本发明的任一实施例中,基于人工智能算法创建多个电路设计域包括:基于人工智能算法创建多个电路设计第一域和第二域。
可选地,在本发明的任一实施例中,基于人工智能算法创建多个电路设计第一域和第二域包括:基于人工智能算法创建相互关系为父子域关系的所述电路设计第一域与所述电路设计第二域。
可选地,在本发明的任一实施例中,对每个电路设计域匹配价值评估值包括:根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配价值评估值。
可选地,在本发明的任一实施例中,根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配价值评估值包括:根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配动作值函数、奖励函数、评估状态值函数中的至少一种以确定对应的价值评估值。
可选地,在本发明的任一实施例中,根据每个电路设计域的价值评估值以及设计库进行电路设计包括:根据每个电路设计域的价值评估值以及设计库以及智能体进行电路设计。
可选地,在本发明的任一实施例中,根据每个电路设计域的价值评估值以及设计库以及智能体进行电路设计包括:根据每个电路设计域的价值评估值以及设计库以及智能体形成多个电路设计任务,根据每种电路设计任务以及设计库以及智能体进行多任务的电路设计。
本发明实施例提供一种基于人工智能进行电路设计的装置,其包括:
第一单元,用于根据预先设定的初始化电路元素进行电路设计的初始化;
第二单元,用于基于人工智能算法创建多个电路设计域;
第三单元,用于对每个电路设计域匹配价值评估值;
第四单元,用于根据每个电路设计域的价值评估值以及设计库进行电路设计。
本申请实施例中,根据预先设定的初始化电路元素进行电路设计的初始化;基于人工智能算法创建多个电路设计域;对每个电路设计域匹配价值评估值;根据每个电路设计域的价值评估值以及设计库进行电路设计,从而降低了电路设计过程中风险,提高了电路设计的质量,最终提高了电路设计的效率。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本申请实施例的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解,这些附图未必是按比例绘制的。附图中:
图1为本发明实施例一中人工智能电路设计的设计逻辑示意图;
图2为本发明实施例二中基于人工智能进行电路设计的方法流程示意图;
图3为本发明实施例三中结合强化学习基于人工智能进行电路设计的流程示意图;
图4为本发明实施例四中进行最佳电路初步结构的示意图;
图5为本发明实施例五中智能体系统的说明;
图6为本发明实施例六中基于人工智能进行电路设计的装置结构示意图。
具体实施方式
实施本发明实施例的任一技术方案必不一定需要同时达到以上的所有优点。
为了使本领域的人员更好地理解本发明实施例中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明实施例一部分实施例,而不是全部的实施例。基于本发明实施例中的实施例,本领域普通技术人员所获得的所有其他实施例,都应当属于本发明实施例保护的范围。
下面结合本发明实施例附图进一步说明本发明实施例具体实现。
图1为本发明实施例一中人工智能电路设计的设计逻辑示意图;如图1所示,本实施例中,人工智能电路设计的设计逻辑环节主要包括:智能逻辑设置、智能逻辑设计任务、智能逻辑设计环境、智能逻辑设计代理,其中智能逻辑设置包括进行初始化相关任务,智能逻辑设计任务主要包括满足用户实际所需电路的设计任务定义,智能逻辑设计环境包括相关价值评估值和设计库的建议,以及设计库中可选元器件或者组合电路的选择等。人工智能逻辑设计代理包括设置对应个数据访问接口进行设计环境等的搭建。
图2为本发明实施例二中基于人工智能进行电路设计的方法流程示意图;如图2所示,其包括如下步骤S201-S204:
S201、根据预先设定的初始化电路元素进行电路设计的初始化;
可选地,在本实施例中或者其他任一实施例中,步骤S201中根据预先设定的初始化电路元素进行电路设计的初始化具体可以包括:根据输入的电路设计元素,从数据库中选择初始化电路元素进行电路设计的初始化。
输入的电路设计元素具体可以包括成型电路的功能,成型电路的尺寸大小、成型电路的成本等。
进一步地,本实施例中,所述初始化电路元素包括如下中的至少其一:有源元器件、无源元器件、盒体、输入输出、电路板模板。需要说明的是,初始化电路元素还可以进行更新。另外,初始化电路预算此处仅是示例,并非唯一性限定。
具体地,本实施例中,步骤S201中在根据预先设定的初始化电路元素进行电路设计的初始化时,具体可以根据输入的电路设计元素,从数据库中选择初始化电路元素进行电路设计的初始化。
这里,需要说明的是,数据库中存储有大量初始化大量元素,这些初始化大量元素经过大量的机器训练得到,具有多样性选择。
S202、基于人工智能算法创建多个电路设计域;
可选地,在本实施例或者其他任一实施例中,步骤S202中在基于人工智能算法创建多个电路设计域时具体基于人工智能算法创建多个电路设计第一域和第二域。
具体地,在步骤S202中,基于人工智能算法创建多个电路设计第一域和第二域时可以基于人工智能算法创建相互关系为父子域关系的所述电路设计第一域与所述电路设计第二域。
如上述图1所示,此处的电路设计域可以包括智能逻辑设置、逻辑设计任务、逻辑人机设计环境、逻辑设计代理,这些域之间具有如1所示的父子域逻辑关系,智能逻辑设置为逻辑设计任务、逻辑人机设计环境、逻辑设计代理的父域,或者称逻辑设计任务、逻辑人机设计环境、逻辑设计代理为智能逻辑设置的子域;逻辑设计任务为逻辑人机设计环境的父域,或者称逻辑人机设计环境为逻辑设计任务的子域。
S203、对每个电路设计域匹配价值评估值;
可选地,步骤S203中对每个电路设计域匹配价值评估值时,具体可以根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配价值评估值。
进一步地,步骤S203中根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配价值评估值时,具体根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配动作值函数、奖励函数、评估状态值函数中的至少一种以确定对应的价值评估值。
S204、根据每个电路设计域的价值评估值以及设计库进行电路设计。
可选地,在步骤S204中根据每个电路设计域的价值评估值以及设计库进行电路设计时可以根据每个电路设计域的价值评估值以及设计库以及智能体进行电路设计。
进一步地,在步骤S204中根据每个电路设计域的价值评估值以及设计库以及智能体进行电路设计时,具体可以根据每个电路设计域的价值评估值以及设计库以及智能体形成多个电路设计任务,根据每种电路设计任务以及设计库以及智能体进行多任务的电路设计。
综上可见,上述价值评估值体系相当于强化学习系统,一个价值评估值定义了一个策略框架,用于增强智能体和相应的设计环境之间的交互。在交互的过程中,相当于增强智能体和设计环境进行交互的行为,当执行一个电路设计操作时,智能体在设计环境中从一个状态移动到另一个状态,并且一个状态操作组合的质量定义了一个动作值函数。动作值函数决定了一个(最好选择)动作的期望效用。奖励函数通知智能体在每个状态下收到的当前操作、状态和奖励。优选地,奖励是由设计环境直接提供的,但价值是根据智能体在所做的电路设计进行预先估计。
另外,在上述实施例中,将与电路设计相关的每个域(以及相应的子域)域智能体在电路设计过程的交互行为进行捕获,可存储在数据库中,以在后续电路设计中进行参考。
图3为本发明实施例三中结合强化学习基于人工智能进行电路设计的流程示意图;需要说明的是,本实施例中仅简要的进行了示意,相关更为复杂或者详细的说明请参考上述图1实施例记载。
S301、获取设计指标输入;
本实施例中,设计指标但不限于成型电路的尺寸、体积以及成本,以及成型电路所要实现的功能。
S302、初始化电路设计;
初始化电路设计请参见上述图1的记载。
S303、电路设计域的创建或者设置;
电路设计域的相关说明请参见上述图1的记载。
S304、生成每个电路设计域的价值评估值;
价值评估值的生成请参见上述图1记载。
S305、获得最大机制评估值的最佳电路初步结构;
S306、将最佳电路初步结构缓存到数据库中;
S307、对最佳电路初步结构进行优化。
本实施例中,优化可以未给予对最佳电路初步结构进行仿真测试后的优化,也可以基于人工直接进行经验优化。
图4为本发明实施例四中进行最佳电路初步结构的示意图;如图4所示,其包括如下步骤:
S401从数据中提取初始化电路元素;
S402、进行初始化;
在初始化之后,分别进行如下步骤S403A、S403B、S403C:
S403A,在电路设计域1中进行图1相关的配置;
S403B,在电路设计域2中进行图1相关的配置;
S403C,在电路设计域3中进行图1相关的配置;
在上述步骤S403A、S403B、S403C中,同时通过步骤S404,使用设计库中的具体电路的图形库和数据库参与步骤S403A、S403B、S403C;
S404、使用设计库中的具体电路的图形库和数据库;
S405、基于多目标进行图1的相关配置;
S406、对多目标的相关配置进行设计电路的优选得到电路设计初步结构。
图5为本发明实施例五中智能体系统的说明;如图5所示,基于大数据处理引擎进行信号互联智能体、元器件智能体、结构智能体的定义和更新,同时在这些智能体的定义和更性过程中参考基本的电路样本库,最终得到多重处理智能体;为了提高智能体的准确性或者有效性,还增加了验证智能体的处理过程,同时,结合数据库中已有的电路设计元素进行验证,从而在进行电路设计时输出电路设计初步结构或者电路设计最终结构。
图6为本发明实施例六中基于人工智能进行电路设计的装置结构示意图;如图6所示,其包括:
第一单元601,用于根据预先设定的初始化电路元素进行电路设计的初始化;
第二单元602,用于基于人工智能算法创建多个电路设计域;
第三单元603,用于对每个电路设计域匹配价值评估值;
第四单元604,用于根据每个电路设计域的价值评估值以及设计库进行电路设计。
可选地,所述第一单元601进一步用于根据输入的电路设计元素,从数据库中选择初始化电路元素进行电路设计的初始化。所述初始化电路元素包括如下中的至少其一:有源元器件、无源元器件、盒体、输入输出、电路板模板。
可选地,所述第二单元602进一步用于基于人工智能算法创建多个电路设计第一域和第二域。
可选地,所述第二单元602进一步用于基于人工智能算法创建相互关系为父子域关系的所述电路设计第一域与所述电路设计第二域。
可选地,所述第二单元602进一步用于根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配价值评估值。
可选地,在本发明的任一实施例中,所述第二单元602进一步用于根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配动作值函数、奖励函数、评估状态值函数中的至少一种以确定对应的价值评估值。
可选地,在本发明的任一实施例中,所述第二单元602进一步用于根据每个电路设计域的价值评估值以及设计库以及智能体进行电路设计。
可选地,在本发明的任一实施例中,所述第四单元604进一步用于根据每个电路设计域的价值评估值以及设计库以及智能体形成多个电路设计任务,根据每种电路设计任务以及设计库以及智能体进行多任务的电路设计。
上述装置的实施例中,第一单元601、第二单元602、第三单元603、第四单元604之间可以相互复用。
上述装置的实施例中,第一单元601、第二单元602、第三单元603、第四单元604可以基于分布式架构进行设置,其总数量并非可以只有四个或者多余四个或者少于四个。
本申请上述实施例中,根据预先设定的初始化电路元素进行电路设计的初始化;基于人工智能算法创建多个电路设计域;对每个电路设计域匹配价值评估值;根据每个电路设计域的价值评估值以及设计库进行电路设计,从而降低了电路设计过程中风险,提高了电路设计的质量,最终提高了电路设计的效率。
上述图6的装置可以设置在前端的电子终端上,可以设置在后台的服务器上。
在各种实施例中,由参照附图的描述。然而,某些实施例可以在不使用一个或多个这些特定的细节,或结合其它已知的方法和结构。在以下描述中,阐述了很多具体的细节,例如具体的结构,尺寸和工艺等,以提供对本发明的全面理解本发明。在其它实例中,公知的半导体加工工艺和制造技术没有特别详细地描述,以避免模糊本发明中。遍及本说明书“一个实施例”是指特定特征,结构,配置中,或该实施例中所描述的特征被包括在本发明的至少一个实施例中。因此,出现的短语“在一个实施方案中”在本说明书中不同地方本发明不一定指相同的实施例。此外,具体的特征,结构,配置,或特性可以以任何合适的方式组合在一个或多个实施例中。
术语“生成”,“在”,“对”,“在”和“在”由于在用于本文时可以指相对于另一层层的相对位置。一个层“生成”,“在”,或“在”另一个层或者粘合“对”另一层可以直接接触的另一层上或可以有一个或多个插进层。一个层“在”层可以直接接触的层或可以有一个或多个插进层。
在进行以下具体实施方式之前,陈述在本专利文件全文中所使用的某些词语和短语的定义可能是有益的:用语“包括(include)”和“包括(comprise)”及其变型,意为包括而非限制;用语“或(or)”是包括性的,意为和/或;短语“与…关联(associated with)”和“与之相关(associated therewith)”及其变型可意为包括、被包括在内、“与…相互连接”、包含、被包含在内、“连接至…”或“与…连接”、“联接至…”或“与…联接”、“可与…通信”、“与…配合”、交错、并列、接近于、“被约束到…”或“用…约束”、具有、“具有…的性质”等;以及用语“控制器”意为控制至少一个操作的任何设备、系统或其部件,这种设备可实现在硬件、固件或软件中,或者实现在硬件、固件和软件中的至少两种中的一些组合中。应注意到,与任何特定控制器有关的功能可被局域地或远程地集中或分散。在本专利文件全文中提供对于某些词语和短语的定义,本领域技术人员应理解,在许多情况下(即使不是大多数情况),这种定义适用于现有技术以及适用于如此限定的词语和短语的将来的使用。
在本公开中,表述“包括(include)”或“可包括(may include)”指代相应功能、操作或元件的存在,而不限制一个或多个附加功能、操作或元件。在本公开中,诸如“包括(include)”和/或“具有(have)”的用语可理解为表示某些特性、数字、步骤、操作、组成元件、元件或其组合,而不可理解为排除一个或多个其它特性、数字、步骤、操作、组成元件、元件或其组合的存在或附加的可能性。
在本公开中,表述“A或B”、“A或/和B中的至少一个”或者“A或/和B的一个或多个”可包括所列项目所有可能的组合。例如,表述“A或B”、“A和B中的至少一个”或者“A或B中的至少一个”可包括:(1)至少一个A,(2)至少一个B,或者(3)至少一个A和至少一个B。
在本公开的各种实施方式中所使用的表述“第一”、“第二”、“所述第一”或“所述第二”可修饰各种部件而与顺序和/或重要性无关,但是这些表述不限制相应部件。以上表述仅用于将元件与其它元件区分开的目的。例如,第一用户设备和第二用户设备表示不同的用户设备,虽然两者均是用户设备。例如,在不背离本公开的范围的前提下,第一元件可称作第二元件,类似地,第二元件可称作第一元件。
当一个元件(例如,第一元件)称为与另一元件(例如,第二元件)“(可操作地或可通信地)联接”或“(可操作地或可通信地)联接至”另一元件(例如,第二元件)或“连接至”另一元件(例如,第二元件)时,应理解为该一个元件直接连接至该另一元件或者该一个元件经由又一个元件(例如,第三元件)间接连接至该另一个元件。相反,可理解,当元件(例如,第一元件)称为“直接连接”或“直接联接”至另一元件(第二元件)时,则没有元件(例如,第三元件)插入在这两者之间。
如本文中使用的表述“配置为”可与以下表述可替换地使用:“适合于”、“具有...的能力”、“设计为”、“适于”、“制造为”或“能够”。用语“配置为”可不必意为在硬件上“专门设计为”。可替代地,在一些情况下,表述“配置为…的设备”可意为该设备与其它设备或部件一起“能够…”。例如,短语“适于(或配置为)执行A、B和C的处理器”可意为仅用于执行相应操作的专用处理器(例如,嵌入式处理器)或可通过执行存储在存储设备中的一个或多个软件程序执行相应操作的通用处理器(例如,中央处理器(CPU)或应用处理器(AP))。
在本公开中所使用的用语仅用于描述特定的实施方式而不旨在限制本公开。除非在上下文中明确另有所指,否则如在本文中所使用的单数形式也可包括复数形式
除非另有限定,否则本文中使用的全部用语(包括技术用语和科学用语)具有与本公开所属领域的技术人员所通常理解的意思相同的意思。除非在本公开中明确限定,否则如在通常使用的词典中所限定的这种用语可被解释为具有与在相关技术领域的语境中的意思相同的意思,而不应被解释为具有理想化或过于形式的意思。在一些情况下,即使在本公开中限定的用语也不应被解释为排除本公开的实施方式。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,所述计算机可读记录介质包括用于以计算机(例如计算机)可读的形式存储或传送信息的任何机制。例如,机器可读介质包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪速存储介质、电、光、声或其他形式的传播信号(例如,载波、红外信号、数字信号等)等,该计算机软件产品包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本申请实施例的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
本领域的技术人员应明白,本发明实施例的实施例可提供为方法、装置(设备)、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
Claims (10)
1.一种基于人工智能进行电路设计的方法,其特征在于,包括:
根据预先设定的初始化电路元素进行电路设计的初始化;
基于人工智能算法创建多个电路设计域;
对每个电路设计域匹配价值评估值;
根据每个电路设计域的价值评估值以及设计库进行电路设计。
2.根据权利要求1所述的基于人工智能进行电路设计的方法,其特征在于,根据预先设定的初始化电路元素进行电路设计的初始化包括:根据输入的电路设计元素,从数据库中选择初始化电路元素进行电路设计的初始化。
3.根据权利要求2所述的基于人工智能进行电路设计的方法,其特征在于,所述初始化电路元素包括如下中的至少其一:有源元器件、无源元器件、盒体、输入输出、电路板模板。
4.根据权利要求1所述的基于人工智能进行电路设计的方法,其特征在于,基于人工智能算法创建多个电路设计域包括:基于人工智能算法创建多个电路设计第一域和第二域。
5.根据权利要求4所述的基于人工智能进行电路设计的方法,其特征在于,基于人工智能算法创建多个电路设计第一域和第二域包括:基于人工智能算法创建相互关系为父子域关系的所述电路设计第一域与所述电路设计第二域。
6.根据权利要求1所述的基于人工智能进行电路设计的方法,其特征在于,对每个电路设计域匹配价值评估值包括:根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配价值评估值。
7.根据权利要求6所述的基于人工智能进行电路设计的方法,其特征在于,根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配价值评估值包括:根据基于大数据分析建立的价值评估模型,对每个电路设计域匹配动作值函数、奖励函数、评估状态值函数中的至少一种以确定对应的价值评估值。
8.根据权利要求1所述的基于人工智能进行电路设计的方法,其特征在于,根据每个电路设计域的价值评估值以及设计库进行电路设计包括:根据每个电路设计域的价值评估值以及设计库以及智能体进行电路设计。
9.根据权利要求8所述的基于人工智能进行电路设计的方法,其特征在于,根据每个电路设计域的价值评估值以及设计库以及智能体进行电路设计包括:根据每个电路设计域的价值评估值以及设计库以及智能体形成多个电路设计任务,根据每种电路设计任务以及设计库以及智能体进行多任务的电路设计。
10.一种基于人工智能进行电路设计的装置,其特征在于,包括:
第一单元,用于根据预先设定的初始化电路元素进行电路设计的初始化;
第二单元,用于基于人工智能算法创建多个电路设计域;
第三单元,用于对每个电路设计域匹配价值评估值;
第四单元,用于根据每个电路设计域的价值评估值以及设计库进行电路设计。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711262529.0A CN109871558A (zh) | 2017-12-04 | 2017-12-04 | 基于人工智能进行电路设计的方法及装置 |
PCT/CN2018/085647 WO2019109589A1 (zh) | 2017-12-04 | 2018-05-04 | 基于人工智能进行电路设计的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711262529.0A CN109871558A (zh) | 2017-12-04 | 2017-12-04 | 基于人工智能进行电路设计的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109871558A true CN109871558A (zh) | 2019-06-11 |
Family
ID=66750365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711262529.0A Pending CN109871558A (zh) | 2017-12-04 | 2017-12-04 | 基于人工智能进行电路设计的方法及装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109871558A (zh) |
WO (1) | WO2019109589A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111368497A (zh) * | 2020-03-13 | 2020-07-03 | 浪潮商用机器有限公司 | 一种电路板原理图设计方法、装置、电子设备及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9792397B1 (en) * | 2017-01-08 | 2017-10-17 | Alphaics Corporation | System and method for designing system on chip (SoC) circuits through artificial intelligence and reinforcement learning |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100435155C (zh) * | 2005-12-27 | 2008-11-19 | 英业达股份有限公司 | 以数据库辅助电路设计的系统及其方法 |
CN105302968B (zh) * | 2015-11-03 | 2018-05-29 | 南京邮电大学 | 一种分布式功率放大器优化设计方法 |
CN106599516A (zh) * | 2016-12-30 | 2017-04-26 | 北京航天测控技术有限公司 | 一种基于电路板的测试矢量自动生成方法及装置 |
-
2017
- 2017-12-04 CN CN201711262529.0A patent/CN109871558A/zh active Pending
-
2018
- 2018-05-04 WO PCT/CN2018/085647 patent/WO2019109589A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9792397B1 (en) * | 2017-01-08 | 2017-10-17 | Alphaics Corporation | System and method for designing system on chip (SoC) circuits through artificial intelligence and reinforcement learning |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111368497A (zh) * | 2020-03-13 | 2020-07-03 | 浪潮商用机器有限公司 | 一种电路板原理图设计方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2019109589A1 (zh) | 2019-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110378463B (zh) | 一种人工智能模型标准化训练平台及自动化系统 | |
CN110140133A (zh) | 机器学习任务的隐式桥接 | |
CN110362847A (zh) | 用于生成集成模块化体系结构模型的系统、方法及装置 | |
CN110222164A (zh) | 一种问答模型训练方法、问题语句处理方法、装置及存储介质 | |
CN110347873A (zh) | 视频分类方法、装置、电子设备及存储介质 | |
JP2018536952A (ja) | スマートデバイスを制御するための方法および装置、ならびにコンピュータ記憶媒体 | |
US10810018B2 (en) | Device with extensibility | |
CN108629066A (zh) | 用于开发和优化电子器件的电子架构设计的方法和计算机系统 | |
Ramesh et al. | Turning coders into makers: The promise of embedded design generation | |
US20120197617A1 (en) | Co-Simulation with Peer Negotiated Time Steps | |
CN107280693A (zh) | 基于vr交互电子沙盘的心理分析系统及方法 | |
CN110210654A (zh) | 产品模型设计系统及方法 | |
CN110383272A (zh) | 时钟树分析和优化的形式化方法 | |
CN109344969B (zh) | 神经网络系统及其训练方法以及计算机可读介质 | |
CN110162766A (zh) | 词向量更新方法和装置 | |
CN109448727A (zh) | 语音交互方法以及装置 | |
JPH07160744A (ja) | 自律進化型ハードウェア設計システム | |
US20210295167A1 (en) | Generative networks for physics based simulations | |
US9582406B1 (en) | Method and system for automatically generating executable system-level tests | |
Vu et al. | Validation of formal models by timed probabilistic simulation | |
CN109189941A (zh) | 用于更新模型参数的方法、装置、设备和介质 | |
CN106326087B (zh) | 基于机器人操作系统的网页体验方法及系统 | |
CN109871558A (zh) | 基于人工智能进行电路设计的方法及装置 | |
US9317638B1 (en) | Polymorphic circuit simulation system | |
CN106874562B (zh) | 一种将架构模型转换为静态计算模型的转换系统及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |