JP4498206B2 - システムlsiシミュレーション装置 - Google Patents
システムlsiシミュレーション装置 Download PDFInfo
- Publication number
- JP4498206B2 JP4498206B2 JP2005132618A JP2005132618A JP4498206B2 JP 4498206 B2 JP4498206 B2 JP 4498206B2 JP 2005132618 A JP2005132618 A JP 2005132618A JP 2005132618 A JP2005132618 A JP 2005132618A JP 4498206 B2 JP4498206 B2 JP 4498206B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- timer
- debug
- hardware
- debug information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
トランザクションレベル(TL):モジュール間のバス通信を捉えて機能を記述する抽象度レベルである。通信の開始および終了の時間、通信データにより動作するため、クロックに対する精度は低い。イベントにより機能をシミュレートするため、シミュレーション速度は非常に速い。システムとしての動作が実際のハードウェアと一致するため、システム全体の評価に適している。ARM社による定義では、さらに細かく分類すれておりPV(プログラマーズビュー)、PVT(プログラマーズビュー+タイミング)、CL(サイクルレベル)が相当する。
図1は、本発明のシステムLSIシミュレーション装置において、デバッグ情報を送信するシミュレーションモデルと受信するシミュレーションモデルを示すブロック図である。尚、以下本実施の形態において、システム記述言語で記述されたシミュレーションモデル内のハードウェアにマッピングされない部分は、合成用コンパイラに対する明示的な合成対象外である指示の記述があるものとする。
デバッグ情報100−1、
デバッグ情報ID: ID_TIMER_CLOCK_CHANGE、
パラメータ数 : 3、
パラメータA : 1、
パラメータB : 10、
パラメータC : 20。
「[時刻xxx] タイマーチャネル1番のクロックが動作中に10MHzから20MHz に変更されました」、
「[時刻xxx] タイマー動作周期が100msから50msに変更されました」。
「クロックジェネレータは、任意のクロックを任意のタイミングで起動・停止することができる」、
「タイマーのチャネル1番は、任意のタイミングで入力されるクロックを起動・停止することができる」、
「タイマーのチャネル2〜4番は、タイマー動作停止時においてのみ入力されるクロックを停止することができる」。
デバッグ情報100−2、
デバッグ情報ID: ID_TIMER_CLOCK_STOP、
パラメータ数 : 1、
パラメータA : 2。
「[時刻yyy] タイマーチャネル2番は、タイマー動作中のクロック停止は禁止です。 」
次に第2の実施の形態について説明する。以下では、第1の実施の形態と異なる点を中心に説明し、同一である部分は説明を省略する。
第1の実施の形態では、デバッグ情報が、デバッグ情報送信側モデルのハードウェアにマッピングされない送信インターフェイスからデバッグ情報受信側モデルのハードウェアにマッピングされない受信インターフェイスへ直接転送され、連携動作のデバッグ情報表示が行われている。
(1)デバッグ情報が送信される際、その受信対象モデルを識別するIDが付加され、デバッグ情報バスへ送信されること。
(2)デバッグ情報バスにおいて、付加された受信対象モデルIDに応じてデバッグ情報を受信対象モデルへ転送すること。
デバッグ情報201−1、
受信モデルID : ID_MODEL_TIMER、
デバッグ情報ID: ID_TIMER_CLOCK_CHANGE、
パラメータ数 : 3、
パラメータA : 1、
パラメータB : 10、
パラメータC : 20。
デバッグ情報201−2、
受信モデルID : ID_MODEL_DRAM_CONTROLLER、
デバッグ情報ID: ID_DRAM_CLOCK_STOP、
パラメータ数 : 0。
次に第3の実施の形態について説明する。以下では、第1、第2の実施の形態と異なる点を中心に説明し、同一である部分は説明を省略する。第2の実施の形態では、デバッグ情報バスにおける受信対象モデルを特定する方法として、受信対象モデルIDを使用したが、デバッグ情報送信側モデルに受信対象モデルIDを付加する機能を追加する必要がある。前記機能はモデルが実装されるシステムに依存した機能であり、モデルの汎用性が失われ、再利用し辛くなる。
図10は、図9のシステムLSIモデル221において、使用されるデバッグ情報IDと受信対象モデルが関連付けられた受信対象モデル関連情報である。受信対象モデル関連情報222では、タイマーモデルA25−1とタイマーモデルB25−2の連携動作において、同一のデバッグ情報IDが使用されている。
デバッグ情報100−3、
デバッグ情報ID: ID_TIMER_CLOCK_CHANGE、
パラメータ数 : 3、
パラメータA : 5、
パラメータB : 10、
パラメータC : 20。
デバッグ情報100−4、
デバッグ情報ID: ID_TIMER_CLOCK_CHANGE、
パラメータ数 : 3、
パラメータA : 1、
パラメータB : 10、
パラメータC : 20、
11、16、21、26 ハードウェアにマッピングされないデバッグ動作記述部
12、22 ハードウェアにマッピングされない送信インターフェイス
13、18、23、28 ハードウェアにマッピングされる動作記述部
14、19、24、29 ハードウェアにマッピングされるバスインターフェイス
15 デバッグ情報受信側モデル
17、27 ハードウェアにマッピングされない受信インターフェイス
20 クロックジェネレータモデル
25 タイマーモデル
100 デバッグ情報
101 デバッグ情報ID
102 パラメータ数
103 パラメータ
200 デバッグ情報バス
201 受信対象モデルIDを含むデバッグ情報
202 受信対象モデルID
Claims (1)
- システム記述言語によりトランザクションレベルで記述された複数のシミュレーションモデルを用いてシミュレーションを行うシステムLSIシミュレーション装置であって、
前記複数のシミュレーションモデルは、
ハードウェアにマッピングされる動作記述部と、
ハードウェアにマッピングされないデバッグ動作記述部と、
ハードウェアにマッピングされないインターフェイスとを有し、
前記複数のシミュレーションモデルの1つは、クロックジェネレータモデルであり、前記複数のシミュレーションモデルの他の1つは、タイマーモデルであり、
前記クロックジェネレータモデルの動作記述部を実行させることによって、前記タイマーモデルにタイマー用クロックを供給する第1の動作記述部実行手段と、
前記クロックジェネレータモデルのデバッグ動作記述部を実行させることによって、前記第1の動作記述部実行手段を監視するとともに、前記タイマー用クロックの周波数が変更された場合に、前記タイマー用クロックの周波数が変更されたことを示すデバッグ情報を、前記クロックジェネレータモデルのインターフェイスを用いて送信する第1のデバッグ動作記述部実行手段と、
前記タイマーモデルの動作記述部を実行させることによって、前記第1の動作記述部実行手段により供給されるタイマー用クロックで動作する第2の動作記述部実行手段と、
前記タイマーモデルのデバッグ動作記述部を実行させることによって、前記第2の動作記述部実行手段を監視するとともに、前記タイマーモデルのインターフェイスを用いて前記デバッグ情報を受信し、前記タイマー用クロックの周波数が変更されたことを示すデバッグメッセージ、及び、タイマー動作周期が変更されたことを示すデバッグメッセージを表示する第2のデバッグ動作記述部実行手段とを有することを特徴とするシステムLSIシミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132618A JP4498206B2 (ja) | 2005-04-28 | 2005-04-28 | システムlsiシミュレーション装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132618A JP4498206B2 (ja) | 2005-04-28 | 2005-04-28 | システムlsiシミュレーション装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006309575A JP2006309575A (ja) | 2006-11-09 |
JP2006309575A5 JP2006309575A5 (ja) | 2008-06-19 |
JP4498206B2 true JP4498206B2 (ja) | 2010-07-07 |
Family
ID=37476376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005132618A Expired - Fee Related JP4498206B2 (ja) | 2005-04-28 | 2005-04-28 | システムlsiシミュレーション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4498206B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120185820A1 (en) * | 2011-01-19 | 2012-07-19 | Suresh Kadiyala | Tool generator |
JP6615551B2 (ja) * | 2015-09-24 | 2019-12-04 | 株式会社東芝 | シミュレーション装置とそのモジュール、シミュレーション方法及びプログラム |
-
2005
- 2005-04-28 JP JP2005132618A patent/JP4498206B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006309575A (ja) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6658633B2 (en) | Automated system-on-chip integrated circuit design verification system | |
US20220292248A1 (en) | Method, system and verifying platform for system on chip verification | |
CN100573537C (zh) | 一种soc芯片系统级验证系统及方法 | |
US9026423B2 (en) | Fault support in an emulation environment | |
US8165865B2 (en) | Modeling and simulation method | |
CN102521444A (zh) | 软硬件协同仿真/验证方法及装置 | |
US8239708B2 (en) | System on chip (SoC) device verification system using memory interface | |
US20080312900A1 (en) | Simulation apparatus and simulation method | |
CN102508753A (zh) | Ip核验证系统 | |
KR20120003886A (ko) | 범용 프로토콜 엔진 | |
US20090240457A1 (en) | Testing in a hardware emulation environment | |
TW563043B (en) | Method and apparatus for design validation of complex IC without using logic simulation | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
US8949752B2 (en) | System and method of emulating multiple custom prototype boards | |
JP4498206B2 (ja) | システムlsiシミュレーション装置 | |
CN101159492A (zh) | 一种用于sdh逻辑设计的仿真验证系统及其方法 | |
Vermeulen et al. | Debugging distributed-shared-memory communication at multiple granularities in networks on chip | |
CN116776785A (zh) | 一种集成芯片的被动模式验证方法及系统 | |
CN112329369B (zh) | 一种在芯片仿真模型上进行软件调试的方法 | |
JP2005108007A (ja) | Lsi設計検証装置及びlsi設計検証方法 | |
JP2010140255A (ja) | 再構成可能論理回路ならびに検証方法および検証プログラム | |
US7873506B2 (en) | Simulation framework with support for multiple integrated circuits having potentially differing characteristics | |
JPH09153077A (ja) | デジタル回路設計支援システムおよびデジタル回路のハードウェアおよびソフトウェアの設計方法 | |
JP2004310568A (ja) | シミュレータ装置、シミュレーション方法および性能解析方法 | |
WO2024114920A1 (en) | Verification techniques for embedded systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |