CN116580757A - 一种虚拟ate测试方法及系统 - Google Patents
一种虚拟ate测试方法及系统 Download PDFInfo
- Publication number
- CN116580757A CN116580757A CN202310847310.6A CN202310847310A CN116580757A CN 116580757 A CN116580757 A CN 116580757A CN 202310847310 A CN202310847310 A CN 202310847310A CN 116580757 A CN116580757 A CN 116580757A
- Authority
- CN
- China
- Prior art keywords
- ate
- virtual
- file
- chip
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title claims abstract description 10
- 238000012360 testing method Methods 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 230000003993 interaction Effects 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 5
- 238000007405 data analysis Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 21
- 230000006870 function Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000011990 functional testing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/447—Target code generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56016—Apparatus features
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种虚拟ATE测试方法及系统，属于芯片测试技术领域，具体包括：在AItest的编译器中定义输入文件，定义完毕后，AItest将所述输入文件编译为可读取文件放至虚拟ATE指定目录下，并将待测芯片的verilog模型一同放置到虚拟ATE指定目录下；通过AItest启动虚拟ATE模块，读取所述可读取文件，经虚拟ATE转换为16*n通道的波形，将波形输入待测芯片verilog模型中，虚拟ATE模块接收模型返回数据并存储；虚拟ATE模块对返回数据进行分析，判断测试是否成功，生成测试结果文件并进行显示；本发明实现了芯片的功能测试，节约了大量测试程序开发成本。
Description
技术领域
本发明涉及芯片测试技术领域，具体涉及一种虚拟ATE测试方法及系统。
背景技术
ATE测试设备是集成电路行业非常常用的测试设备，ATE测试设备在测试芯片时分为测试程序开发阶段和芯片测试量产阶段，其中测试程序开发阶段涉及到了芯片时序和功能的调试，占用大部分时间，芯片测试量产阶段就是利用开发阶段的程序，进行批量重复测试筛选。
因此我们提出虚拟ATE方案来缩短这部分时间，缩短这部分时间的原理是芯片设计公司从芯片设计到封装，而虚拟ATE的优势是在芯片尚未制造封装时，就可以同步并行开始ATE测试程序开发阶段，提前验证测试程序的时序和功能，等芯片制造完成后，可以花费很短时间在ATE机台上测试，因此我们提出了一种虚拟ATE测试方法及系统。
发明内容
本发明的目的在于提供一种虚拟ATE测试方法及系统，解决以下技术问题：
现有测试程序开发阶段涉及到了芯片时序和功能的调试，占用大部分时间，因此需要一种虚拟ATE测试方法。
本发明的目的可以通过以下技术方案实现：
一种虚拟ATE测试方法，包括以下步骤：
在AItest的编译器中定义输入文件，定义完毕后，AItest将所述输入文件编译为可读取文件放至虚拟ATE指定目录下，并将待测芯片的verilog模型一同放置到虚拟ATE指定目录下；
通过AItest启动虚拟ATE模块，读取所述可读取文件，经虚拟ATE转换为16*n通道的波形，将波形输入待测芯片verilog模型中，虚拟ATE模块接收模型返回数据并存储；
虚拟ATE模块对返回数据进行分析，判断测试是否成功，生成测试结果文件并进行显示。
作为本发明进一步的方案：所述输入文件包括管脚连接、波形和测试内容。
作为本发明进一步的方案：所述虚拟ATE模块包括生成模拟器TP、交互模拟器DUT和转换模拟器TG。
作为本发明进一步的方案：所述生成模拟器TP用于模拟ATE数字板卡的pattern生成模块，生成8bit 数字波形索引的channel data，索引出用户预设波形并输出出去。
作为本发明进一步的方案：所述交互模拟器DUT用于模拟waveform data与待测芯片verilog模型的交互过程，模拟待测芯片接收数据和返回数据的过程，所述过程包括待测芯片接受从外界输入的操作指令，外界包括ATE、FPGA和ASIC，然后执行该操作，在操作完成后芯片会输出一个完成信号至外界。
作为本发明进一步的方案：虚拟ATE的channel数量由AItest进行调整，AItest获取待测芯片的channel数量并在虚拟ATE中进行调整。
作为本发明进一步的方案：所述转换模拟器TG用于模拟从FPGA输出的波形二进制数字信息channel data与实际波形0/1数字电平的waveform data的转换过程，根据虚拟ATE波形预设最小edge宽度生成对应的波形频率，并输入至芯片verilog模型中。
作为本发明进一步的方案：所述转换模拟器TG用于对返回数据进行分析，分析过程为：
在虚拟ATE中比较波形时，包括期望波形和实际波形，所述期望波形存储在ATE中，所述实际波形由待测芯片返回输出的，首先存储期望波形到A文件中，然后将待测芯片返回的波形存在B文件中，利用verilog逻辑读取A文件和B文件进行对比，识别存在周期波形不符的信息存储在C文件中，比对结束后对C文件进行读取，并显示分析结果。
一种虚拟ATE测试系统，包括：
数据输入模块，用于在AItest的编译器中定义输入文件，定义完毕后，AItest将所述输入文件编译为可读取文件放至虚拟ATE指定目录下，并将待测芯片的verilog模型一同放置到虚拟ATE指定目录下；
数据处理模块，用于通过AItest启动虚拟ATE模块，读取所述可读取文件，经虚拟ATE转换为16*n通道的波形，将波形输入待测芯片verilog模型中，虚拟ATE模块接收模型返回数据并存储；
数据分析模块，用于虚拟ATE模块对返回数据进行分析，判断测试是否成功，生成测试结果文件并进行显示。
本发明的有益效果：
本发明通过在AItest编译器中定义输入文件，将待测芯片的verilog模型与可读取文件一同放置到虚拟ATE指定目录下，可以方便地进行批量测试，提高测试效率；虚拟ATE的channel数量由AItest进行调整，可以根据需要生成不同通道数量的波形，支持多种输出格式；通过比较期望波形和实际波形，可以识别存在周期波形不符的信息，并存储在C文件中，便于用户对问题进行定位和分析；因此，虚拟ATE可以完成对芯片的功能测试，架构模块化且灵活，可以节约大量测试程序开发成本，满足芯片功能测试需求。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明的虚拟ATE模块的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1所示，本发明为一种虚拟ATE测试方法及系统，包括以下步骤：
用户在进行存储器芯片测试时，首先需要在我们UI软件AItest的编译器中，定义管脚连接，波形定义和测试内容(vector).定义完毕后，AItest会将这些内容编译成可读取文件放到虚拟ATE指定目录下，这些文件相当于测试输入数据。然后用户将待测芯片的verilog模型同样放置到虚拟ATE指定目录下，等待测试调用。
所有用户定义数据加载完毕后，用户可通过AItest点击开始测试，AItest会启动虚拟ATE模块，此模块可以读取步骤1生成好的测试文件，经过虚拟ATE转换变成16*n通道(n可以由Altest设置)的波形，这些波形会进入待测芯片verilog模型中，同时虚拟ATE接受返回数据并存储起来。
随后虚拟ATE会进行反馈信息分析，存储用户想要的信息(失败/成功信息)判断测试是否成功等。最后虚拟ATE会生成一个测试结果文件，此文件可以被AItest读取并显示在界面上，供测试工程师查阅。
在本发明的一种优选的实施例中，所述输入文件包括管脚连接、波形和测试内容。
在本发明的另一种优选的实施例中，所述虚拟ATE模块包括生成模拟器TP、交互模拟器DUT和转换模拟器TG，即TP simulator、DUT simulator、TG simulator。
在本实施例的一种优选的情况中，所述生成模拟器TP主要是实现ATE数字板卡的pattern生成模块，可以和真实ATE数字板卡一样，生成一模一样的8bit 数字波形索引的channel data；
其中8bit 数字波形索引是由高4bit tset和低4bit waveform index组成，真实ATE中，用户最大可以预设的波形为16种，每种波形最大可预设16个频率/时序，软件会将用户预设的波形和频率分别编译成4bit waveform index和 4bit tset.他们组合起来就是一个8bit的数字波形索引，这个索引会加载进ATE机台中的TP FPGA中，在ATE正式测试运行中，这8bit数字索引就会索引出用户预设波形并输出出去；
虚拟ATE原理是把真实ATE机台担任此部分功能的是FPGA，也是由verilog语言实现的逻辑，将此处逻辑例化成模块在win10下的EDA仿真软件内运行，由此组成TPsimulator；EDA仿真软件例如：xilinx 的ISIM，XSIM，还有通用的modesim，VA等仿真软件。
在本实施例的另一种优选的情况中，所述交互模拟器DUT主要实现waveform data与待测芯片verilog模型的交互过程，相当于待测芯片接收数据，然后返回数据的过程；芯片接收数据，并返回数据：指的是芯片的基本功能，例如擦除功能：待测芯片首先会接受从外界(ATE/FPGA/ASIC)来的擦除指令，然后执行擦除操作，在擦除完成后芯片会输出一个信号或者指令，告诉外界(ATE/FPGA/ASIC)擦除完成。同样，写入/读取，都会有类似交互过程。
此处我们设计可编程的通道数，由Aitest灵活调整虚拟ATE的channel数量，方便测试工程师应对不同channel数的待测芯片。
此处可编程通道数指的是在verilog模型中，我们预设了一台T800 ATE机台所有的最大通道：
64*16个channel，其中软件可以通过一个.txt配置文件修改选定的channel激活，未激活的channel就不会进入后续的数据分析，可以节约整个虚拟ATE的测试时间。
在本实施例的另一种优选的情况中，所述转换模拟器TG主要实现从FPGA输出的波形二进制数字信息channel data与实际波形0/1数字电平的waveform data的转换；
此处转换方式是根据波形最小edge信息决定的：目前T800 ATE的波形最小edge为2.5ns宽度，因此最大时钟频率为400MHZ。举个例子，FPGA输出波形为2.5ns单edge宽度的4个edge 0101 ，对应出来的波形就是400MHZ的两个时钟周期，以这样的频率输入到芯片或芯片verilog模型。
加入芯片识别的时钟为200MHZ，由此，FPGA输出2.5ns单edge宽度的4个edge可以为0011，对应出来的波形就是400MHZ的一个时钟周期，以这样的频率输入到芯片或芯片verilog模型。
值得注意的是，TG simulator还可以接受返回波形，分析失败数据。这部分逻辑有两种方案，可以由verilog实现成一个模块，也可以单纯靠Aitest完成这部分逻辑转换与处理；
verilog分析失败数据：
在ATE中，我们在进行比较波形时，会有期望波形和实际波形，其中期望波形存储在ATE中，实际波形是待测芯片返回输出的，利用verilog分析失败数据就是，首先存储期望波形到A文件中，然后由待测芯片返回的波形存在B文件中，利用verilog逻辑读取两个文件并进行对比，得出哪个周期的波形不对的信息放到C文件中，软件在比对结束后读取C文件，然后显示结果。
利用Aitest软件分析失败数据：
如上所述，改变的部分是由软件分别读取A.B文件，得出测试结果信息，并不需要C文件，软件会自己生成C文件在PC端。
一种虚拟ATE测试系统，包括：
数据输入模块，用于在AItest的编译器中定义输入文件，定义完毕后，AItest将所述输入文件编译为可读取文件放至虚拟ATE指定目录下，并将待测芯片的verilog模型一同放置到虚拟ATE指定目录下；
数据处理模块，用于通过AItest启动虚拟ATE模块，读取所述可读取文件，经虚拟ATE转换为16*n通道的波形，将波形输入待测芯片verilog模型中，虚拟ATE模块接收模型返回数据并存储；
数据分析模块，用于虚拟ATE模块对返回数据进行分析，判断测试是否成功，生成测试结果文件并进行显示。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
Claims (9)
1.一种虚拟ATE测试方法，其特征在于，包括以下步骤：
在AItest的编译器中定义输入文件，定义完毕后，AItest将所述输入文件编译为可读取文件放至虚拟ATE指定目录下，并将待测芯片的verilog模型一同放置到虚拟ATE指定目录下；
通过AItest启动虚拟ATE模块，读取所述可读取文件，经虚拟ATE转换为16*n通道的波形，将波形输入待测芯片verilog模型中，虚拟ATE模块接收模型返回数据并存储；
虚拟ATE模块对返回数据进行分析，判断测试是否成功，生成测试结果文件并进行显示。
2.根据权利要求1所述的一种虚拟ATE测试方法，其特征在于，所述输入文件包括管脚连接、波形和测试内容。
3.根据权利要求1所述的一种虚拟ATE测试方法，其特征在于，所述虚拟ATE模块包括生成模拟器TP、交互模拟器DUT和转换模拟器TG。
4.根据权利要求3所述的一种虚拟ATE测试方法，其特征在于，所述生成模拟器TP用于模拟ATE数字板卡的pattern生成模块，生成8bit 数字波形索引的channel data，索引出用户预设波形并输出出去。
5.根据权利要求3所述的一种虚拟ATE测试方法，其特征在于，所述交互模拟器DUT用于模拟waveform data与待测芯片verilog模型的交互过程，模拟待测芯片接收数据和返回数据的过程，所述过程包括待测芯片接受从外界输入的操作指令，外界包括ATE、FPGA和ASIC，然后执行该操作，在操作完成后芯片会输出一个完成信号至外界。
6.根据权利要求5所述的一种虚拟ATE测试方法，其特征在于，虚拟ATE的channel数量由AItest进行调整，AItest获取待测芯片的channel数量并在虚拟ATE中进行调整。
7.根据权利要求3所述的一种虚拟ATE测试方法，其特征在于，所述转换模拟器TG用于模拟从FPGA输出的波形二进制数字信息channel data与实际波形0/1数字电平的waveformdata的转换过程，根据虚拟ATE波形预设最小edge宽度生成对应的波形频率，并输入至芯片verilog模型中。
8.根据权利要求7所述的一种虚拟ATE测试方法，其特征在于，所述转换模拟器TG用于对返回数据进行分析，分析过程为：
在虚拟ATE中比较波形时，包括期望波形和实际波形，所述期望波形存储在ATE中，所述实际波形由待测芯片返回输出的，首先存储期望波形到A文件中，然后将待测芯片返回的波形存在B文件中，利用verilog逻辑读取A文件和B文件进行对比，识别存在周期波形不符的信息存储在C文件中，比对结束后对C文件进行读取，并显示分析结果。
9.一种虚拟ATE测试系统，其特征在于，包括：
数据输入模块，用于在AItest的编译器中定义输入文件，定义完毕后，AItest将所述输入文件编译为可读取文件放至虚拟ATE指定目录下，并将待测芯片的verilog模型一同放置到虚拟ATE指定目录下；
数据处理模块，用于通过AItest启动虚拟ATE模块，读取所述可读取文件，经虚拟ATE转换为16*n通道的波形，将波形输入待测芯片verilog模型中，虚拟ATE模块接收模型返回数据并存储；
数据分析模块，用于虚拟ATE模块对返回数据进行分析，判断测试是否成功，生成测试结果文件并进行显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310847310.6A CN116580757B (zh) | 2023-07-12 | 2023-07-12 | 一种虚拟ate测试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310847310.6A CN116580757B (zh) | 2023-07-12 | 2023-07-12 | 一种虚拟ate测试方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116580757A true CN116580757A (zh) | 2023-08-11 |
| CN116580757B CN116580757B (zh) | 2023-09-22 |
Family
ID=87534409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310847310.6A Active CN116580757B (zh) | 2023-07-12 | 2023-07-12 | 一种虚拟ate测试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116580757B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116794491A (zh) * | 2023-08-22 | 2023-09-22 | 悦芯科技股份有限公司 | 一种协助远程调试的继电器矩阵软硬件系统 |
| CN116973736A (zh) * | 2023-09-22 | 2023-10-31 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
| CN117632611A (zh) * | 2023-12-05 | 2024-03-01 | 北京中天星控科技开发有限公司 | 一种微处理器芯片的通用测试装置 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030226076A1 (en) * | 2002-05-30 | 2003-12-04 | Jong-Gu Kang | PC and ATE integrated chip test equipment |
| US20060195744A1 (en) * | 2005-02-11 | 2006-08-31 | Broadcom Corporation | Method and apparatus to simulate automatic test equipment |
| CN102693396A (zh) * | 2012-06-11 | 2012-09-26 | 中南大学 | 一种基于虚拟执行模式的Flash漏洞检测方法 |
| KR101348425B1 (ko) * | 2013-05-14 | 2014-01-10 | 주식회사 아이티엔티 | 자동 테스트 장비의 타이밍 보정 장치 |
| CN103605556A (zh) * | 2013-10-23 | 2014-02-26 | 中国运载火箭技术研究院 | 虚拟试验对象一体化构建系统及方法 |
| US20140189430A1 (en) * | 2010-09-07 | 2014-07-03 | Verigy (Singapore) Pte. Ltd. | System, methods and apparatus using virtual appliances in a semiconductor test environment |
| CN104297665A (zh) * | 2014-04-15 | 2015-01-21 | 苏佳宁 | 一种用于芯片量产测试的ate接口电路板管理组件 |
| US20170045575A1 (en) * | 2015-08-11 | 2017-02-16 | Nvidia Corporation | Virtual access of input/output (i/o) for test via an on-chip star network |
| CN106546850A (zh) * | 2016-10-30 | 2017-03-29 | 中国电子科技集团公司第二十九研究所 | 一种基于检测热台的sru故障确认方法及装置 |
| US20190033373A1 (en) * | 2017-07-31 | 2019-01-31 | Infineon Techonologies Ag | Method for producing a semiconductor device by means of computer-aided development of test scenarios |
| CN109541432A (zh) * | 2018-09-30 | 2019-03-29 | 天津大学 | 基于Labview的芯片级ESD自动化测试系统 |
| CN114002583A (zh) * | 2021-11-02 | 2022-02-01 | 厦门芯泰达集成电路有限公司 | 基于集成电路自动测试系统的图样编辑工具和方法 |
| CN114266210A (zh) * | 2021-12-20 | 2022-04-01 | 眸芯科技（上海）有限公司 | 芯片ate测试中的wgl文件处理方法及应用 |
| CN114460443A (zh) * | 2022-02-09 | 2022-05-10 | 马来西亚明试国际有限公司 | 一种虚拟化自动测试设备的系统、测试方法及存储介质 |
| CN114490362A (zh) * | 2022-01-14 | 2022-05-13 | 上海御渡半导体科技有限公司 | 一种基于动态传递参数的ate装置和传输方法 |
| CN115421020A (zh) * | 2022-08-02 | 2022-12-02 | 北京比特大陆科技有限公司 | 一种集成电路测试信号的生成方法与测试方法 |
-
2023
- 2023-07-12 CN CN202310847310.6A patent/CN116580757B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030226076A1 (en) * | 2002-05-30 | 2003-12-04 | Jong-Gu Kang | PC and ATE integrated chip test equipment |
| US20060195744A1 (en) * | 2005-02-11 | 2006-08-31 | Broadcom Corporation | Method and apparatus to simulate automatic test equipment |
| US20140189430A1 (en) * | 2010-09-07 | 2014-07-03 | Verigy (Singapore) Pte. Ltd. | System, methods and apparatus using virtual appliances in a semiconductor test environment |
| CN102693396A (zh) * | 2012-06-11 | 2012-09-26 | 中南大学 | 一种基于虚拟执行模式的Flash漏洞检测方法 |
| KR101348425B1 (ko) * | 2013-05-14 | 2014-01-10 | 주식회사 아이티엔티 | 자동 테스트 장비의 타이밍 보정 장치 |
| CN103605556A (zh) * | 2013-10-23 | 2014-02-26 | 中国运载火箭技术研究院 | 虚拟试验对象一体化构建系统及方法 |
| CN104297665A (zh) * | 2014-04-15 | 2015-01-21 | 苏佳宁 | 一种用于芯片量产测试的ate接口电路板管理组件 |
| US20170045575A1 (en) * | 2015-08-11 | 2017-02-16 | Nvidia Corporation | Virtual access of input/output (i/o) for test via an on-chip star network |
| CN106546850A (zh) * | 2016-10-30 | 2017-03-29 | 中国电子科技集团公司第二十九研究所 | 一种基于检测热台的sru故障确认方法及装置 |
| US20190033373A1 (en) * | 2017-07-31 | 2019-01-31 | Infineon Techonologies Ag | Method for producing a semiconductor device by means of computer-aided development of test scenarios |
| CN109541432A (zh) * | 2018-09-30 | 2019-03-29 | 天津大学 | 基于Labview的芯片级ESD自动化测试系统 |
| CN114002583A (zh) * | 2021-11-02 | 2022-02-01 | 厦门芯泰达集成电路有限公司 | 基于集成电路自动测试系统的图样编辑工具和方法 |
| CN114266210A (zh) * | 2021-12-20 | 2022-04-01 | 眸芯科技（上海）有限公司 | 芯片ate测试中的wgl文件处理方法及应用 |
| CN114490362A (zh) * | 2022-01-14 | 2022-05-13 | 上海御渡半导体科技有限公司 | 一种基于动态传递参数的ate装置和传输方法 |
| CN114460443A (zh) * | 2022-02-09 | 2022-05-10 | 马来西亚明试国际有限公司 | 一种虚拟化自动测试设备的系统、测试方法及存储介质 |
| CN115421020A (zh) * | 2022-08-02 | 2022-12-02 | 北京比特大陆科技有限公司 | 一种集成电路测试信号的生成方法与测试方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116794491A (zh) * | 2023-08-22 | 2023-09-22 | 悦芯科技股份有限公司 | 一种协助远程调试的继电器矩阵软硬件系统 |
| CN116794491B (zh) * | 2023-08-22 | 2023-11-24 | 悦芯科技股份有限公司 | 一种协助远程调试的继电器矩阵软硬件系统 |
| CN116973736A (zh) * | 2023-09-22 | 2023-10-31 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
| CN116973736B (zh) * | 2023-09-22 | 2023-12-19 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
| CN117632611A (zh) * | 2023-12-05 | 2024-03-01 | 北京中天星控科技开发有限公司 | 一种微处理器芯片的通用测试装置 |
| CN117632611B (zh) * | 2023-12-05 | 2024-05-14 | 北京中天星控科技开发有限公司 | 一种微处理器芯片的通用测试装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116580757B (zh) | 2023-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116580757B (zh) | 一种虚拟ate测试方法及系统 | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| KR100483876B1 (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
| CN110632499B (zh) | 基于测试对象的测试向量生成方法及存储介质 | |
| US20070174805A1 (en) | Debugging system for gate level IC designs | |
| US7930603B2 (en) | Feature-oriented test program development and execution | |
| CN115202947A (zh) | 基于调试接口的芯片测试向量生成方法 | |
| US6304837B1 (en) | Automated test vector generation and verification | |
| CN106294144B (zh) | 串行通信协议的测试向量的生成方法、系统及服务器 | |
| CN112444731B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
| US6052809A (en) | Method for generating test patterns | |
| CN115684896B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
| US6360353B1 (en) | Automated alternating current characterization testing | |
| CN114692533A (zh) | 芯片eda仿真中检查时钟的方法及装置 | |
| CN110765716A (zh) | 数字产品的仿真信号查看方法及系统 | |
| CN102565683B (zh) | 一种测试向量的生成与验证方法 | |
| CN115684894B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| CN115656791B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| CN115684895B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
| CN115421020A (zh) | 一种集成电路测试信号的生成方法与测试方法 | |
| CN116629171A (zh) | 一种基于综合网表的fpga芯片调试方法及装置 | |
| CN114282464A (zh) | 芯片仿真验证中的协同仿真方法及应用 | |
| CN112710947A (zh) | 基于ate的功能测试方法及工具 | |
| CN107872358B (zh) | 一种针对hdlc协议的自动化仿真测试方法 | |
| CN110956007A (zh) | 数字产品的仿真信号查看方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |