CN102565683B - 一种测试向量的生成与验证方法 - Google Patents
一种测试向量的生成与验证方法 Download PDFInfo
- Publication number
- CN102565683B CN102565683B CN201010620255.XA CN201010620255A CN102565683B CN 102565683 B CN102565683 B CN 102565683B CN 201010620255 A CN201010620255 A CN 201010620255A CN 102565683 B CN102565683 B CN 102565683B
- Authority
- CN
- China
- Prior art keywords
- test vector
- value
- file
- entity
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明的一种测试向量生成和验证方法，利用硬件描述语言建立了建立仿真环境，可以直接在仿真过程中将需要记录的信号按照自动测试设备向量格式要求记录信号变化到指定文件中，并可以通过读回文件内容，将相应的输入激励加到硬件模型，并比对输出，实现对所记录测试向量的验证，在仿真过程中直接生成ATE所需的测试向量并通过仿真对其进行验证，无需手动处理，简化了整个过程，提高了生产效率，可以用于数字集成电路的测试。
Description
技术领域
本发明属于集成电路测试领域，具体涉及一种可测试性设计的功能测试向量的产生和验证。
背景技术
目前，通常对于集成电路的测试，在ATE上进行功能测试时，需要提供功能测试向量，现有技术是采用功能仿真时生成的VCD文件，通过一定的工具进行格式转换和手动处理，生成ATE所需的测试向量。由于VCD文件是基于事件记录的，对于仿真过程中信号的任何一次翻转都会被记录到VCD文件中，因此仿真过程中的一些毛刺也会被记录下来。而ATE受测试周期长短的限制，测试向量中是不允许这些毛刺的存在的。这些毛刺需要通过对VCD文件的手动处理来去掉，处理速度慢，效率低下。另外VCD文件中对输出信号高低用‘0’‘1’来表示，而测试向量中通常用‘H’‘L’这也需要通过对VCD文件的手动处理来去掉。虽然可以采用perl等脚本来处理，但针对不同的项目，信号名称数目不同，采用的ATE和测试环境不同，脚本的通用性较差，仍存在较大的工作量。利用VCD文件生成的测试向量除了在ATE上实际使用外，无法验证测试向量是否正确转换，在应用中可能会因为测试向量的问题浪费ATE机时，而且工作效率低。
发明内容
为了解决现有技术的问题，本发明提供了一种测试向量的生成和验证方法，在仿真过程中直接生成ATE所需的测试向量并通过仿真对其进行验证，无需手动处理。
本发明的技术方案是：一种测试向量生成方法，其特殊之处在于：该方法包括以下步骤：
1)建立一个硬件描述语言HDL文件并且再定义一个文件变量，用于记录测试向量；所述硬件描述语言HDL文件包含有无输入输出信号的测试向量产生模块；
2)在步骤1)的模块中对待测实体的每个输入输出信号定义对应的信号，用于监控待测实体的输入和输出值；
3)在待测实体DUT的输入输出信号翻转时，根据待测实体DUT的输入输出信号翻转后的值以及自动测试设备ATE对测试向量格式的要求，将步骤2)中的对应信号赋于对应的测试仪器合法向量表示值，之后进行步骤4)；
4)设置一个周期与测试仪器ATE的测试周期相同的时钟信号，且在每个时钟的上升沿时，将步骤2)中定义的信号记录到步骤1)所定义的测试向量文件中；
5)根据测试仪器ATE的格式要求，将测试向量的文件头和尾的文本记录到步骤1)所定义的测试向量文件中；
6)将步骤5)的HDL文件与待测仪器ATE的其他功能仿真文件一起编译，运行仿真，当功能仿真结束时，生成测试向量文件。
上述步骤1)的模块名称为“vector_gen_tb”。
本发明步骤3)中所述翻转后的输入输出值为“0”、“1”、“X”和“Z”。
本发明步骤3)所述的测试仪器合法向量表示值是“H”、“L”。
本发明还涉及一种测试向量验证方法，其特殊之处在于：该方法包括以下步骤：
1)建立一个文件；所述文件包含有无输入输出信号的测试向量验证模块；
2)将待测实体DUT实例化到所述测试向量验证模块中，并对待测实体DUT每个输入输出分别定义对应的信号，用于驱动输入和检测输出；
3)根据待验证的测试向量文件的大小，定义一个数组，将待验证的测试向量文件内容读入到数组中；
4)定义一个时钟周期与测试仪器ATE的测试周期相同的时钟信号，并在每个时钟的上升沿，按照顺序，读取每行数组的内容，等待时钟周期内的任一时间点后，记录待测实体DUT输出信号值；
5)读取步骤4)所读取的行内容按照产生测试向量时的顺序，将其对应输入的各个位的值，按照测试向量格式要求重新转换为测试向量翻转后的输入输出值，再将其赋给步骤2)所定义的各个对应输入信号；
6)将步骤4)中记录的待测实体DUT的输出信号值与步骤5)中测试向量格式转换后的输出的值进行比较；若记录的待测实体DUT输出信号值与转换后后的输出信号值不一致，则退出仿真，并记录出错的输出信号值和数组行数；若记录的待测实体DUT输出信号值与转换后后的输出信号值一致，则测试向量生成无误。
本发明的方法在步骤6)之后还包括步骤7)将创建的文件和待测实体DUT设计文件一起仿真，仿真结束，查看出错原因；如果仿真结果报出错误，结合仿真波形，对步骤4)中记录输出信号值的等待时间进行调整。
上述步骤1)的模块名称为“vector_verify_tb”。
上述步骤3)的数组是链表结构或者可节约仿真时内存用量的结构。
上述步骤5)中的测试向量翻转后的输入输出值为“0”、“1”、“X”和“Z”。
上述步骤4)中的时钟周期内的时间点为1/4时钟周期。
本发明的测试向量的生成和验证方法，简化了整个过程，利用硬件描述语言建立了建立仿真环境，可以直接在仿真过程中将需要记录的信号按照自动测试设备向量格式要求记录信号变化到指定文件中，并可以通过读回文件内容，将相应的输入激励加到硬件模型，并比对输出，实现对所记录测试向量的验证，在仿真过程中直接生成ATE所需的测试向量并通过仿真对其进行验证，无需手动处理，提高了生产效率，可以用于数字集成电路的测试。
附图说明
图1为本发明的测试向量的生成方法流程图；
图2为本发明的测试向量的验证方法流程图。
具体实施方式
参见图1，本发明的测试向量生成方法，其较佳的实施方式是由以下步骤实现：
步骤1：建立一个硬件描述语言HDL文件并且再定义一个文件变量，用于记录测试向量；该硬件描述语言HDL文件包含有无输入输出信号的测试向量产生模块；可将模块的名称命名为“vector_gen_tb”也可以是其他任意符合语法要求的标识符；
步骤2：在步骤1)的模块中对待测实体的每个输入输出信号定义对应的信号，用于监控待测实体的输入和输出值；在必要时还可以赋予初值；
步骤3：在待测实体DUT的输入输出信号翻转时，根据待测实体DUT的输入输出信号翻转后的值以及自动测试设备ATE对测试向量格式的要求，将步骤2)中的对应信号赋于对应的测试仪器合法向量表示值，之后进行步骤4；翻转后的输入输出值可以用“0”、“1”、“X”和“Z”来表示；如，某中测试仪器ATE，对翻转后的输出值“0”，用“H”来表示，“1”用“L”来表示时，就需要将“H”赋给步骤2中定义的对应该输出的信号。
步骤4：设置一个周期与测试仪器ATE的测试周期相同的时钟信号，且在每个时钟的上升沿时，将步骤2)中定义的信号记录到步骤1)所定义的测试向量文件中；
步骤5：根据测试仪器ATE的格式要求，将测试向量的文件头和尾的文本记录到步骤1)所定义的测试向量文件中；
步骤6：将步骤5)的HDL文件与待测仪器ATE的其他功能仿真文件一起编译，运行仿真，当功能仿真结束时，生成测试向量文件。
本发明还提供了一种测试向量验证方法，该方法包括以下步骤：
步骤1：建立一个文件；所述文件包含有无输入输出信号的测试向量验证模块；该模块可以命名为“vector_verify_tb”，或者也可以用其他任意符合语法要求的标识符；
步骤2：将待测实体DUT实例化到所述测试向量产生模块中，并对待测实体DUT每个输入输出分别定义对应的信号，用于驱动输入和检测输出；
步骤3：根据待验证的测试向量文件的大小，定义一个数组，将待验证的测试向量文件内容读入到数组中；其中数组的具体实现可以有多种方式，可以采用某种链表结构，或者其他可节约仿真时内存用量的数据结构；当向量文件有1000行，记录了100个信号，则数组可定义成mem[1000][0:99]；
步骤4：定义一个时钟周期与测试仪器ATE的测试周期相同的时钟信号，并在每个时钟的上升沿，按照顺序，读取每行数组的内容，等待在所述时钟周期内的任意一个时间点之后，最好是其1/4的时钟周期后，记录待测实体DUT输出信号值；
步骤5：读取步骤4所读取的行内容按照产生测试向量时的顺序，将其对应输入的各个位的值，按照测试向量格式要求重新转换为测试向量翻转后的输入输出值，再将其赋给步骤2所定义的各个对应输入信号；具体是将对应输入的各个位的值，按照测试向量格式要求重新转换为“0”、“1”、“X”和“Z”后，赋给步骤2中定义的各个对应输入信号；
步骤6：将步骤4中记录的待测实体DUT的输出信号值按照步骤5中测试向量格式转换后的输出的值进行比较；若记录的待测实体DUT输出信号值与转换后后的输出信号值不一致，则退出仿真，并记录出错的输出信号值和数组行数；若记录的待测实体DUT输出信号值与转换后后的输出信号值一致，则测试向量生成无误。
步骤7：将创建的文件和待测实体DUT设计文件一起仿真，仿真结束，查看出错原因；如果仿真结果报出错误，结合仿真波形，对步骤4中记录输出信号值的等待时间进行调整。
Claims (10)
1.一种测试向量生成方法，其特征在于：所述方法包括以下步骤：
1）建立一个硬件描述语言HDL文件并且再定义一个测试向量文件，用于记录测试向量；所述硬件描述语言HDL文件包含有无输入输出信号的测试向量产生模块；
2）在步骤1）的模块中对待测实体的每个输入输出信号定义对应的信号，用于监控待测实体DUT的输入和输出值；
3）在待测实体DUT的输入输出信号翻转时，根据待测实体DUT的输入输出信号翻转后的值以及测试仪器ATE对测试向量格式的要求，将步骤2）中的对应信号赋于对应的测试仪器合法向量表示值，之后进行步骤4）；
4）设置一个周期与测试仪器ATE的测试周期相同的时钟信号，且在每个时钟的上升沿时，将步骤2）中定义的信号记录到步骤1）所定义的测试向量文件中；
5）根据测试仪器ATE的格式要求，将测试向量的文件头和尾的文本记录到步骤1）所定义的测试向量文件中；
6）将步骤5）的测试向量文件与待测实体DUT的其他功能仿真文件一起编译，运行仿真，当功能仿真结束时，生成测试向量文件。
2.根据权利要求1所述的测试向量生成方法，其特征在于：所述步骤1）的模块名称为“vector_gen_tb”。
3.根据权利要求2所述的测试向量生成方法，其特征在于：步骤3）中所述输入输出信号翻转后的值为“0”、“1”、“X”和“Z”。
4.根据权利要求3所述的测试向量生成方法，其特征在于：步骤3）所述的测试仪器合法向量表示值是“H”、“L”。
5.一种测试向量验证方法，其特征在于：所述方法包括以下步骤：
1）建立一个文件；所述文件包含有无输入输出信号的测试向量验证模块；
2）将待测实体DUT实例化到所述测试向量验证模块中，并对待测实体DUT每个输入输出分别定义对应的信号，用于驱动输入和检测输出；
3)根据待验证的测试向量文件的大小，定义一个数组，将待验证的测试向量文件内容读入到数组中；
4)定义一个时钟周期与测试仪器ATE的测试周期相同的时钟信号，并在每个时钟的上升沿，按照顺序，读取每行数组的内容，等待时钟周期内的任一时间点后，记录待测实体DUT输出信号值；
5)读取步骤4）所读取的行内容按照产生测试向量时的顺序，将其对应输入的各个位的值，按照测试向量格式要求重新转换为测试向量翻转后的输入输出值，再将其赋给步骤2）所定义的各个对应输入信号；
6)将步骤4）中记录的待测实体DUT的输出信号值与步骤5）中测试向量格式转换后的输出的值进行比较；若记录的待测实体DUT输出信号值与测试向量格式转换后的输出的值不一致，则退出仿真，并记录出错的输出信号值和数组行数；若记录的待测实体DUT输出信号值与测试向量格式转换后的输出的值一致，则测试向量生成无误。
6.根据权利要求5所述的测试向量验证方法，其特征在于：所述方法在步骤6）之后还包括步骤7）将创建的文件和待测实体DUT设计文件一起仿真，仿真结束，查看出错原因；如果仿真结果报出错误，结合仿真波形，对步骤4）中记录输出信号值的等待时钟周期内的任一时间点进行调整。
7.根据权利要求6所述的测试向量验证方法，其特征在于：所述步骤1）的模块名称为“vector_verify_tb”。
8.根据权利要求7所述的测试向量验证方法，其特征在于：所述步骤3）的数组是链表结构或者可节约仿真时内存用量的结构。
9.根据权利要求8所述的测试向量验证方法，其特征在于：所述步骤5）中的测试向量翻转后的输入输出值为“0”、“1”、“X”和“Z”。
10.根据权利要求9所述的测试向量验证方法，其特征在于：所述步骤4）中的时钟周期内的时间点为1/4时钟周期。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010620255.XA CN102565683B (zh) | 2010-12-31 | 2010-12-31 | 一种测试向量的生成与验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010620255.XA CN102565683B (zh) | 2010-12-31 | 2010-12-31 | 一种测试向量的生成与验证方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102565683A CN102565683A (zh) | 2012-07-11 |
| CN102565683B true CN102565683B (zh) | 2014-06-25 |
Family
ID=46411589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010620255.XA Active CN102565683B (zh) | 2010-12-31 | 2010-12-31 | 一种测试向量的生成与验证方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102565683B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108226743B (zh) * | 2016-12-22 | 2020-04-24 | 深圳市中兴微电子技术有限公司 | 一种测试向量的生成方法及装置 |
| CN109633419A (zh) * | 2018-11-06 | 2019-04-16 | 珠海欧比特宇航科技股份有限公司 | 一种基于ate的芯片测试方法 |
| CN110095711B (zh) * | 2019-05-06 | 2021-10-15 | 苏州盛科通信股份有限公司 | 一种基于测试向量乱序和丢弃行为的验证方法 |
| CN110879348B (zh) * | 2019-11-29 | 2022-02-22 | 安庆师范大学 | 基于可测试面积估算测试性能的测试集重排序方法及装置 |
| CN113867318B (zh) * | 2021-09-30 | 2023-07-18 | 东风汽车集团股份有限公司 | Can通讯控制器硬件在环测试工程的自动化集成方法 |
| CN118068058A (zh) * | 2024-04-18 | 2024-05-24 | 格创通信(浙江)有限公司 | 一种激励信号产生方法、装置、芯片测试设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920490A (en) * | 1996-12-26 | 1999-07-06 | Adaptec, Inc. | Integrated circuit test stimulus verification and vector extraction system |
| CN1647248A (zh) * | 2002-04-11 | 2005-07-27 | 株式会社爱德万测试 | 避免asic/soc制造中原型保持的制造方法和设备 |
| CN101487876A (zh) * | 2009-02-23 | 2009-07-22 | 中国科学院计算技术研究所 | 验证向量的优化方法及装置 |
-
2010
- 2010-12-31 CN CN201010620255.XA patent/CN102565683B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920490A (en) * | 1996-12-26 | 1999-07-06 | Adaptec, Inc. | Integrated circuit test stimulus verification and vector extraction system |
| CN1647248A (zh) * | 2002-04-11 | 2005-07-27 | 株式会社爱德万测试 | 避免asic/soc制造中原型保持的制造方法和设备 |
| CN101487876A (zh) * | 2009-02-23 | 2009-07-22 | 中国科学院计算技术研究所 | 验证向量的优化方法及装置 |
Non-Patent Citations (6)
| Title |
|---|
| 一种基于ATPG的ASIC前端验证环境的构建;程文青等;《微电子学与计算机》;20041231;第21卷(第6期);第190-193页 * |
| 一种数字电路测试向量自动生成系统的研究;高磊等;《舰船电子工程》;20081231;第28卷(第4期);第185-188页 * |
| 测试向量的自动生成及其功能验证环境;王鑫;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20070615(第06期);第1-59页 * |
| 王鑫.测试向量的自动生成及其功能验证环境.《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》.2007,(第06期),第1-59页. |
| 程文青等.一种基于ATPG的ASIC前端验证环境的构建.《微电子学与计算机》.2004,第21卷(第6期),第190-193页. |
| 高磊等.一种数字电路测试向量自动生成系统的研究.《舰船电子工程》.2008,第28卷(第4期),第185-188页. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102565683A (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102565683B (zh) | 一种测试向量的生成与验证方法 | |
| CN103744009B (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
| TW451129B (en) | Semiconductor integrated circuit evaluation system | |
| CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| CN105205249B (zh) | 一种soc调试验证系统及其软硬件协同方法 | |
| CN102402430B (zh) | 一种利用脚本生成随机测试例方法和系统 | |
| CN100573537C (zh) | 一种soc芯片系统级验证系统及方法 | |
| CN104657245B (zh) | 基于amba总线的模块级uvm验证平台的自动生成装置 | |
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| CN103308846B (zh) | 一种基于模型识别的集成芯片功能性能检测方法和装置 | |
| CN106294144B (zh) | 串行通信协议的测试向量的生成方法、系统及服务器 | |
| US5974241A (en) | Test bench interface generator for tester compatible simulations | |
| CN108763743A (zh) | 验证平台、方法及电子设备 | |
| CN114662427B (zh) | 一种逻辑系统设计的调试方法及设备 | |
| CN109918302A (zh) | 车载自动化测试方法、装置、车载多媒体系统及汽车 | |
| CN116580757B (zh) | 一种虚拟ate测试方法及系统 | |
| CN115656791A (zh) | 芯片可测性设计的测试方法及测试平台 | |
| CN115684896A (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
| CN114692533A (zh) | 芯片eda仿真中检查时钟的方法及装置 | |
| CN108776723B (zh) | 测试系统自检适配器连线生成方法、装置、设备及存储介质 | |
| CN101916305A (zh) | 一种复杂管脚芯片的验证方法 | |
| CN116451617A (zh) | 芯片仿真中基于仿真波形的信息处理方法、装置及应用 | |
| CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
| Feng et al. | Design and application of reusable SoC verification platform | |
| Zheng et al. | The methods of FPGA software verification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221202 Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075 Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 710068 No. 156 Taibai North Road, Shaanxi, Xi'an Patentee before: 631ST Research Institute OF AVIC |
|
| TR01 | Transfer of patent right |