CN110095711B - 一种基于测试向量乱序和丢弃行为的验证方法 - Google Patents

一种基于测试向量乱序和丢弃行为的验证方法 Download PDF

Info

Publication number
CN110095711B
CN110095711B CN201910371170.3A CN201910371170A CN110095711B CN 110095711 B CN110095711 B CN 110095711B CN 201910371170 A CN201910371170 A CN 201910371170A CN 110095711 B CN110095711 B CN 110095711B
Authority
CN
China
Prior art keywords
test
test vector
vector
queue
dut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910371170.3A
Other languages
English (en)
Other versions
CN110095711A (zh
Inventor
唐飞
薛炜澎
常志恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Suzhou Centec Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Centec Communications Co Ltd filed Critical Suzhou Centec Communications Co Ltd
Priority to CN201910371170.3A priority Critical patent/CN110095711B/zh
Publication of CN110095711A publication Critical patent/CN110095711A/zh
Application granted granted Critical
Publication of CN110095711B publication Critical patent/CN110095711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明揭示了一种基于测试向量乱序和丢弃行为的验证方法，乱序包括调度乱序和流水线乱序，所述验证方法包括：S1，基于测试向量分组法的调度乱序验证过程；S2，基于测试向量特征值的流水线乱序验证过程；S3，基于测试向量特征值的丢弃验证过程。本发明有效地解决了芯片测试中测试向量乱序和丢弃所引起的记分板比对失效的问题，同时，解决了传统方法中带来的参考模型复杂度高，与DUT过于耦合等问题。

Description

一种基于测试向量乱序和丢弃行为的验证方法
技术领域
本发明涉及一种芯片测试技术，尤其是涉及一种基于测试向量乱序和丢弃行为的验证方法。
背景技术
当前的测试流程和技术中，存在由于测试向量乱序和丢弃导致DUT(design undertest，待测设计)输出结果与参考模型输出结果无法一一比对的问题。
针对上述问题，通常要求参考模型严格参照DUT设计架构，通过模拟DUT的乱序和丢弃行为从而达到两者输出结果的一致性。但是这种方案存在以下缺点：1、DUT的设计架构复杂程度直接影响到参考模型的复杂程度；2、验证人员很容易跟着设计人员的思路去设计用于测试的参考模型，存在测试盲区；3、DUT和参考模型，两者耦合性过高，DUT设计架构的一点点改动可能导致现有参考模型的不可用；4、面对特别复杂和特殊的设计来说，参考模型存在无法完全模拟的情况，需要偷取DUT内部信号作为部分逻辑的启动条件，而这些被偷取的信号便存在测试遗漏的风险。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种基于测试向量乱序和丢弃行为的验证方法。
为实现上述目的，本发明提出如下技术方案：一种基于测试向量乱序和丢弃行为的验证方法，所述乱序包括调度乱序和流水线乱序，所述验证方法包括：
S1，基于测试向量分组法的调度乱序验证过程；
S2，基于测试向量特征值的流水线乱序验证过程；
S3，基于测试向量特征值的丢弃验证过程。
优选地，所述S1包括：
S11，记分板将接收的参考模型的测试向量分组，存入对应的队列中；
S12，记分板在接收到DUT的测试向量后，从所述队列中找到需要比较的测试向量，进行DUT的测试向量和参考模型的测试向量的比较。
优选地，S11中，记分板按照调度算法的基准将参考模型的测试向量分组，所述调度算法的基准包括通道号、优先级标识。
优选地，记分板从所述DUT的测试向量中找到对应的队列标识，所述队列标识包括通道号、优先级标识，根据所述队列标识从队列中取出对应需要比较的参考模型的测试向量。
优选地，所述S2包括：
S21，激励发生器产生测试向量时，为每个所述测试向量插入一个唯一标识所述向量的向量特征值；
S22，从参考模型的乱序队列或普通队列中取出需要比较的测试向量，将所述测试向量与DUT输出的测试向量中的所述向量特征值比较，确认这两个测试向量是否匹配；
S23，若匹配通过，则进一步比较DUT输出的测试向量中除向量特征值外的其他内容，进入步骤S24，若匹配不通过，则将参考模型输出的测试向量存储到乱序队列中；
S24，若比较通过，则进行DUT输出的下一测试向量的比较，并返回步骤S22，否则测试不通过，仿真停止。
优选地，所述S22包括：
S221，判断乱序队列是否为空，若不为空，则从乱序队列中取出需要比较的测试向量，若为空，则进入步骤S222；
S222，判断普通队列是否为空，若不为空，则从普通队列中取出需要比较的测试向量，若为空，则仿真异常退出；
S223，将从乱序队列或普通队列中取出的测试向量与DUT输出的测试向量中的向量特征值比较，确认这两个测试向量是否匹配。
优选地，S24，仿真停止后，打印出两个测试向量的内容。
优选地，所述S3包括：
S31，激励发生器产生测试向量时，为每个所述测试向量插入一个唯一标识所述向量的向量特征值；
S32，从参考模型的乱序队列或普通队列中取出需要比较的测试向量，将所述测试向量与DUT输出的测试向量中的所述向量特征值比较，确认这两个测试向量是否匹配；
S33，若匹配通过，则进一步比较DUT输出的测试向量中除向量特征值外的其他内容，进入步骤S34，若匹配不通过，则将参考模型输出的测试向量进行丢弃，返回步骤S32；
S34，若比较通过，则进行DUT输出的下一测试向量的比较，并返回步骤S32，否则测试不通过，仿真停止。
优选地，所述S32包括：
S321，判断乱序队列是否为空，若不为空，则从乱序队列中取出需要比较的测试向量，若为空，则进入步骤S322；
S322，判断普通队列是否为空，若不为空，则从普通队列中取出需要比较的测试向量，若为空，则仿真异常退出；
S323，将从乱序队列或普通队列中取出的测试向量与DUT输出的测试向量中的向量特征值比较，确认这两个测试向量是否匹配。
优选地，S34，仿真停止后，打印出两个测试向量的内容。
本发明的有益效果是：本发明通过标记测试向量特性值，测试向量合理分组，记录测试向量丢弃信息等方法，有效地解决了芯片测试中测试向量乱序和丢弃所引起地记分板比对失效的问题，同时，解决了传统方法中带来的参考模型复杂度高，与DUT过于耦合等问题。
附图说明
图1是通用的测试平台架构的结构示意图；
图2是本发明方法的示意图；
图3是本发明步骤S1的流程示意图；
图4是本发明步骤S2的流程示意图；
图5是本发明步骤S3的流程示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
首先，需要说明下哪些场景下会出现测试向量的乱序和丢弃问题，其中，乱序场景：DUT内部存在调度逻辑，针对不同的测试向量会采用不同的调度权重和优先级，则会出现先入的测试向量后出，后入的测试向量先出的情况；DUT内部存在并行的不同延时的流水线设计，则当先入的测试向量走延时较大的流水线逻辑，后入的测试向量走延时较小的流水线逻辑，则乱序情况就出现了。丢弃行为：DUT会先将接收到的测试向量存储下来，然后发送给后续模块，当后续模块接收能力有限时就会存在接收拥堵的情况，当达到存储上限时便出现了测试向量被丢弃的情况；或者，DUT内部存在出错判断逻辑，当逻辑检查到测试向量存在异常，或处理流程中出现异常(如存储单元的奇偶校验码Parity/错误检查和纠正ECC错误)，都可能存在直接将对应的测试向量丢弃的情况。
通用的测试平台架构如图1所示，由激励发生器、DUT(design under test，待测设计)、参考模型、记分板所组成，其中，激励发生器负责模拟前级模块发送的测试向量，DUT是待测的RTL(Register Transfer Level，寄存器传输级)模块，参考模型用于模拟DUT的基本功能，记分板分别接收DUT和参考模型所输出的结果，如果比较结果一致则测试通过，否则测试不通过。
结合图2所示，本发明所揭示的一种基于测试向量乱序和丢弃行为的验证方法，包括：
S1，基于测试向量分组法的调度乱序验证过程。
具体地，如图3所示，首先明确DUT中的调度算法，记分板在接收到参考模型输出的测试向量后，按照调度算法的基准进行分组，比如通道号、优先级标识等，存入对应的队列中；当记分板接收到DUT输出的测试向量后，根据DUT的测试向量中的队列标识从对应队列中找出需要比较的参考模型的测试向量进行比对，从而解决乱序的问题。首先，从DUT输出的测试向量中找到对应的队列标识，比如通道号，根据该通道号，从对应编号的比较队列中取出需要比较的参考模型的测试向量，进行DUT的测试向量和参考模型的测试向量的向量比较。
S2，基于测试向量特征值的流水线乱序验证过程。
具体地，该步骤是针对并行的不同延时的流水线设计引起的乱序行为，采用测试向量特征值的方法。测试向量特征值是指在激励发生器产生测试向量(即激励)时，为每一个测试向量插入一个唯一标识该向量的向量特征值。进行测试向量比对时，本实施例中，如图4所示，包括以下步骤：
步骤1：判断从参考模型的乱序队列是否为空；
步骤2：如果乱序队列不为空，则从乱序队列中取出需要比较的测试向量，进入步骤6；
步骤3：如果乱序队列为空，则判断普通队列是否为空；
步骤4：如果普通队列不为空，则从普通队列中取出需要比较的测试向量，进入步骤6；
步骤5：如果普通队列为空，仿真异常退出；
步骤6：根据乱序队列或者普通队列取出的测试向量和DUT输出的测试向量中的向量特征值比较，来确认这两个测试向量是否匹配；
步骤7：如果匹配通过，则进一步比较DUT输出的测试向量中除向量特征值外的其他内容；
步骤8：如果匹配不通过，则将参考模型输出的测试向量存储到乱序队列中，乱序队列用于存储向量特征值比较不通过留待后续比较的测试向量，提高比较效率。
步骤9：比较通过，则进行下一个测试向量的比较，返回步骤1；
步骤10：比较不通过，则仿真停止，打印出两个向量的详细内容。
S3，基于测试向量特征值的丢弃验证过程。
具体地，针对测试向量的丢弃问题，本发明也采用测试向量特征值的方法，同时记录测试向量丢弃信息，在测试结束时与DUT内部的丢弃信息进行对比作为辅助比对方法。如图5所示，具体包括以下步骤：
步骤1：判断普通队列是否为空，如果队列不为空，则从普通队列中取出需要比较的测试向量，进入步骤3。
步骤2：如果普通队列为空，则仿真异常退出。
步骤3：根据普通队列中取出的测试向量和DUT输出的测试向量中的向量特征值比较，来确认这两个测试向量是否匹配。
步骤4：如果匹配通过，则进一步比较DUT输出的测试向量中除向量特征值外的其他向量内容，进入步骤6。
步骤5：如果匹配不通过，则将参考模型输出的测试向量进行丢弃，返回步骤1。
步骤6：比较通过，则进行下一个测试向量的比较，返回步骤1。
步骤7：比较不通过，则仿真停止，打印出两个向量的详细内容。
本发明通过标记测试向量特性值，测试向量合理分组，记录测试向量丢弃信息等方法，有效地解决了芯片测试中测试向量乱序和丢弃所引起地记分板比对失效的问题，同时，解决了传统方法中带来的参考模型复杂度高，与DUT过于耦合等问题。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (9)

1.一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，所述乱序包括调度乱序和流水线乱序，所述验证方法包括：
S1，基于测试向量分组法的调度乱序验证过程；
S2，基于测试向量特征值的流水线乱序验证过程；
S3，基于测试向量特征值的丢弃验证过程；
所述S3包括：
S31，激励发生器产生测试向量时，为每个所述测试向量插入一个唯一标识所述向量的向量特征值；
S32，从参考模型的乱序队列或普通队列中取出需要比较的测试向量，将所述测试向量与DUT输出的测试向量中的所述向量特征值比较，确认这两个测试向量是否匹配；
S33，若匹配通过，则进一步比较DUT输出的测试向量中除向量特征值外的其他内容，进入步骤S34，若匹配不通过，则将参考模型输出的测试向量进行丢弃，返回步骤S32；
S34，若比较通过，则进行DUT输出的下一测试向量的比较，并返回步骤S32，否则测试不通过，仿真停止。
2.根据权利要求1所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，所述S1包括：
S11，记分板将接收的参考模型的测试向量分组，存入对应的队列中；
S12，记分板在接收到DUT的测试向量后，从所述队列中找到需要比较的测试向量，进行DUT的测试向量和参考模型的测试向量的比较。
3.根据权利要求2所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，S11中，记分板按照调度算法的基准将参考模型的测试向量分组，所述调度算法的基准包括通道号、优先级标识。
4.根据权利要求2所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，S12中，记分板从所述DUT的测试向量中找到对应的队列标识，所述队列标识包括通道号、优先级标识，根据所述队列标识从队列中取出对应需要比较的参考模型的测试向量。
5.根据权利要求1所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，所述S2包括：
S21，激励发生器产生测试向量时，为每个所述测试向量插入一个唯一标识所述向量的向量特征值；
S22，从参考模型的乱序队列或普通队列中取出需要比较的测试向量，将所述测试向量与DUT输出的测试向量中的所述向量特征值比较，确认这两个测试向量是否匹配；
S23，若匹配通过，则进一步比较DUT输出的测试向量中除向量特征值外的其他内容，进入步骤S24，若匹配不通过，则将参考模型输出的测试向量存储到乱序队列中；
S24，若比较通过，则进行DUT输出的下一测试向量的比较，并返回步骤S22，否则测试不通过，仿真停止。
6.根据权利要求5所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，所述S22包括：
S221，判断乱序队列是否为空，若不为空，则从乱序队列中取出需要比较的测试向量，若为空，则进入步骤S222；
S222，判断普通队列是否为空，若不为空，则从普通队列中取出需要比较的测试向量，若为空，则仿真异常退出；
S223，将从乱序队列或普通队列中取出的测试向量与DUT输出的测试向量中的向量特征值比较，确认这两个测试向量是否匹配。
7.根据权利要求5所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，S24，仿真停止后，打印出两个测试向量的内容。
8.根据权利要求1所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，所述S32包括：
S321，判断乱序队列是否为空，若不为空，则从乱序队列中取出需要比较的测试向量，若为空，则进入步骤S322；
S322，判断普通队列是否为空，若不为空，则从普通队列中取出需要比较的测试向量，若为空，则仿真异常退出；
S323，将从乱序队列或普通队列中取出的测试向量与DUT输出的测试向量中的向量特征值比较，确认这两个测试向量是否匹配。
9.根据权利要求1所述的一种基于测试向量乱序和丢弃行为的验证方法，其特征在于，S34，仿真停止后，打印出两个测试向量的内容。
CN201910371170.3A 2019-05-06 2019-05-06 一种基于测试向量乱序和丢弃行为的验证方法 Active CN110095711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910371170.3A CN110095711B (zh) 2019-05-06 2019-05-06 一种基于测试向量乱序和丢弃行为的验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910371170.3A CN110095711B (zh) 2019-05-06 2019-05-06 一种基于测试向量乱序和丢弃行为的验证方法

Publications (2)

Publication Number Publication Date
CN110095711A CN110095711A (zh) 2019-08-06
CN110095711B true CN110095711B (zh) 2021-10-15

Family

ID=67446896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910371170.3A Active CN110095711B (zh) 2019-05-06 2019-05-06 一种基于测试向量乱序和丢弃行为的验证方法

Country Status (1)

Country Link
CN (1) CN110095711B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112949231B (zh) * 2021-02-26 2023-01-24 浪潮电子信息产业股份有限公司 一种基于uvm验证平台的模块验证系统、方法及设备
CN112989736B (zh) * 2021-04-23 2022-06-03 芯华章科技股份有限公司 用于检测修改设计的错误实例的方法、设备及存储介质
CN113518074B (zh) * 2021-05-11 2023-04-18 北京物芯科技有限责任公司 一种数据报文转发方法、装置、设备及存储介质
CN115720199B (zh) * 2022-11-21 2024-06-18 一汽奔腾轿车有限公司 一种交换机过滤未标记帧的测试方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096734A (zh) * 2011-01-26 2011-06-15 北京中星微电子有限公司 一种验证总线乱序传输的方法和装置
CN102565683A (zh) * 2010-12-31 2012-07-11 中国航空工业集团公司第六三一研究所 一种测试向量的生成与验证方法
CN102565682A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种基于二分法的故障测试向量的定位方法
CN102971638A (zh) * 2010-07-07 2013-03-13 株式会社爱德万测试 试验装置及试验方法
CN104133749A (zh) * 2014-07-23 2014-11-05 浪潮电子信息产业股份有限公司 一种服务器的硬盘掉盘及硬盘乱序的验证方法
CN106021048A (zh) * 2016-05-17 2016-10-12 浪潮电子信息产业股份有限公司 一种磁盘组乱序验证的方法及装置
CN108763743A (zh) * 2018-05-28 2018-11-06 天津芯海创科技有限公司 验证平台、方法及电子设备
CN109005081A (zh) * 2018-06-26 2018-12-14 卡斯柯信号有限公司 一种丢包自动检测系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050229064A1 (en) * 2004-04-12 2005-10-13 Guidry David W Methods and systems for digital testing on automatic test equipment (ATE)
US20070006038A1 (en) * 2005-06-29 2007-01-04 Zhengrong Zhou Methods and apparatus using a hierarchical test development tree to specify devices and their test setups
GB2503438A (en) * 2012-06-26 2014-01-01 Ibm Method and system for pipelining out of order instructions by combining short latency instructions to match long latency instructions
CN102868577A (zh) * 2012-10-09 2013-01-09 盛科网络（苏州）有限公司 Wred自动化测试的方法及装置
CN103136032B (zh) * 2013-02-28 2016-02-10 北京时代民芯科技有限公司 一种多核体系并行仿真系统
CN105868106B (zh) * 2016-03-24 2018-07-13 飞依诺科技(苏州)有限公司 超声设备可靠性的测试方法及测试系统
CN107273257A (zh) * 2017-06-23 2017-10-20 郑州云海信息技术有限公司 一种Linux系统下自动进行硬盘乱序检验的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971638A (zh) * 2010-07-07 2013-03-13 株式会社爱德万测试 试验装置及试验方法
CN102565682A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种基于二分法的故障测试向量的定位方法
CN102565683A (zh) * 2010-12-31 2012-07-11 中国航空工业集团公司第六三一研究所 一种测试向量的生成与验证方法
CN102096734A (zh) * 2011-01-26 2011-06-15 北京中星微电子有限公司 一种验证总线乱序传输的方法和装置
CN104133749A (zh) * 2014-07-23 2014-11-05 浪潮电子信息产业股份有限公司 一种服务器的硬盘掉盘及硬盘乱序的验证方法
CN106021048A (zh) * 2016-05-17 2016-10-12 浪潮电子信息产业股份有限公司 一种磁盘组乱序验证的方法及装置
CN108763743A (zh) * 2018-05-28 2018-11-06 天津芯海创科技有限公司 验证平台、方法及电子设备
CN109005081A (zh) * 2018-06-26 2018-12-14 卡斯柯信号有限公司 一种丢包自动检测系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于数据相关性的乱序处理器验证方法;宁永波等;《电脑知识与技术》;20110228;第7卷(第4期) *

Also Published As

Publication number Publication date
CN110095711A (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
CN110095711B (zh) 一种基于测试向量乱序和丢弃行为的验证方法
CN104182603A (zh) 长寿命、高可靠电子产品可靠性评估方法
CN110290021B (zh) 基于动态规划算法的跨链共识时延优化方法
CN105975726A (zh) 一种基于SystemVerilog语言的验证方法及平台
CN108875365B (zh) 一种入侵检测方法及入侵检测检测装置
US20130159588A1 (en) Computing device and method for testing sol function of a motherboard of the computing device
CN103455655B (zh) 用于设计集成电路的计算机实现的方法和装置
US20240255396A1 (en) Product Reliability Evaluation Method And Apparatus Based On Multi-Stress Coupling Acceleration Model
EP3690658A1 (en) Method for detecting repair-necessary motherboards and device using the method
CN110738019A (zh) 一种利用负载单元自动结群修复时序违反的方法及装置
CN116256621A (zh) 芯粒的测试方法、装置、电子设备及存储介质
US20080126063A1 (en) Simulation System with Guided Backtracking
CN107293330A (zh) 对随机存取存储器ram进行仿真验证的方法和仿真验证系统
US7467362B2 (en) Failure detection improvement apparatus, failure detection improvement program, failure detection improvement method
US20180039571A1 (en) Semiconductor test apparatus for controlling tester
CN109800511B (zh) 一种寻找最优公共点的保持时间违反修正方法及系统
CN110261758B (zh) 待测器件验证装置及相关产品
US6858447B2 (en) Method for testing semiconductor chips
KR20180089121A (ko) 온 칩 dram을 사용한 멀티코어 환경에서의 포스트 실리콘 디버그 장치 및 방법
US8056037B2 (en) Method for validating logical function and timing behavior of a digital circuit decision
CN114971223A (zh) 一种指数寿命型序贯试验方法、系统、设备、介质及终端
CN106411564A (zh) 用于检测以太网帧的设备和方法
CN111860631A (zh) 一种采用错因强化方式优化损失函数的方法
CN110209433A (zh) 一种识别不同型号集中器的方法
CN116256620B (zh) Chiplet集成芯片的检测方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Suzhou Shengke Communication Co.,Ltd.

Address before: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Applicant before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant