CN102971638A - 试验装置及试验方法 - Google Patents

试验装置及试验方法 Download PDF

Info

Publication number
CN102971638A
CN102971638A CN2010800679169A CN201080067916A CN102971638A CN 102971638 A CN102971638 A CN 102971638A CN 2010800679169 A CN2010800679169 A CN 2010800679169A CN 201080067916 A CN201080067916 A CN 201080067916A CN 102971638 A CN102971638 A CN 102971638A
Authority
CN
China
Prior art keywords
gate signal
pattern
mode
during
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800679169A
Other languages
English (en)
Other versions
CN102971638B (zh
Inventor
津藤胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102971638A publication Critical patent/CN102971638A/zh
Application granted granted Critical
Publication of CN102971638B publication Critical patent/CN102971638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals

Abstract

同步模式生成部（12）生成同步模式SYNC_PAT，所述同步模式是为了保持内置在DUT中的时钟再生部（54）与外部的链接而需要的同步模式。门信号生成部（16）生成门信号FGATE，在需要向DUT供给矢量模式VECT_PAT的期间，所述门信号有效。在第一模式下，在门信号FGATE有效的期间，模式选择部（18）输出矢量模式VECT_PAT；在门信号无效的期间，模式选择部（18）固定输出电平。在第二模式下，在门信号FGATE有效的期间，模式选择部（18）输出矢量模式VECT_PAT，在门信号无效的期间，模式选择部（18）输出同步模式SYNC_PAT。

Description

试验装置及试验方法
技术领域
本发明涉及一种对半导体器件进行试验的试验装置。
背景技术
在制造半导体器件之后，为了试验该半导体器件是否正常工作，采用半导体试验装置（下面也简称为试验装置）。试验装置接收从DUT（被测器件）输出的信号（被测信号），将该信号与期待值进行比较，从而判断DUT是否合格（Pass/Fail），或者测定被测信号的振幅容限或定时容限。
DUT有时内置有PLL（Phase Locked Loop，锁相环）电路或DLL（DelayLocked Loop，延迟锁定环）电路，这些电路接收来自外部即试验装置的时钟信号，以该时钟信号为基准而生成内部时钟。在试验所述DUT时，试验装置对DUT的常规引脚（Normal Pin）输出矢量模式，向DUT的时钟端子提供时钟信号。
现在，考虑这样一种情况：在执行某一测试模式之后，改变测试条件而执行测试模式。在这种情况下，改变测试条件需要一定时间。此时，当停止向DUT提供时钟信号时，PLL电路或DLL电路被解锁，接下来在提供测试模式时，需要再次锁定PLL电路或DLL电路，因此试验时间变长。
为了解决该问题，考虑的方法是在停止提供测试模式的期间，也就是在改变测试条件的期间，对DUT的时钟输入引脚连续输出时钟信号。由此能够保持内置在DUT中的PLL电路或DLL电路的锁定状态。图1是用于保持内置在DUT中的PLL/DLL电路的锁定状态的流程图。
发明内容
另一方面，正在普及时钟信号嵌入数据信号中的传送方式。例如CDR（ClockData Recovery，时钟数据再现）方式或分组方式属于该传送方式。当对采用这些方式的DUT进行试验时，利用上述方法无法维持PLL电路或DLL电路的锁定状态。原因是，在改变测试条件的期间，若停止测试模式，则嵌入在数据中的时钟信号无法供给到DUT。
本发明是鉴于上述问题而作出的，本发明一实施方式的例示性目的是提供一种试验装置，该试验装置能够在指定测试条件的期间维持被测器件的PLL/DLL电路的锁定。
本发明的一实施方式涉及一种试验装置。该试验装置包括：矢量模式生成部，生成用于指定被测器件的矢量的矢量模式；同步模式生成部，生成用于维持内置在被测器件中的时钟再生部与外部的链接所需的同步模式；门信号生成部，生成在应将矢量模式提供给被测器件的期间有效的门信号；以及模式选择部，接收矢量模式、时钟信号、同步模式及指定模式的控制信号。模式选择部，
（1）在第一模式下，在门信号有效的期间，输出矢量模式，在门信号无效的期间，固定输出电平；
（2）在第二模式下，在门信号有效的期间，输出矢量模式，在门信号无效的期间，输出同步模式。
根据该方式，当对具备CDR方式或分组方式等时钟嵌入式接口的DUT进行试验时，在由于改变试验条件等而中断矢量模式的期间，能够通过提供同步模式而保持内置在DUT中的PLL/DLL电路的锁定状态。
某试验装置也可具备生成时钟信号的时钟信号生成部。模式选择部也可以（3）在第三模式下，与门信号的电平无关地输出时钟信号。
当对具有通过不同的线路传送时钟信号和数据信号的接口的DUT进行试验时，通过将DUT中的时钟输入引脚被分配的通道设为第三模式，因而在改变试验条件的期间能够维持内置在DUT中的PLL/DLL电路的锁定状态。
采用本发明实施方式，能够保持内置在DUT的PLL/DLL电路的锁定状态。
附图说明
图1是用于维持内置在DUT中的PLL/DLL电路的锁定状态的流程图。
图2是表示实施方式涉及的试验装置的结构的框图。
图3A、3B是表示作为试验装置的试验对象的DUT的结构例的图。
图4A、4B、4C是表示第三模式、第一模式和第二模式的动作的波形图。
具体实施方式
下面，参照附图说明本发明的优选实施方式。在各图中表示的相同或等同的结构要素、部件及处理用相同的附图标记，并适当地省略重复说明。而且，实施方式为示例，并非用来限定本发明，在实施方式中描述的所有特征或其组合，并不一定是本发明的本质内容。
在本说明书中，所谓“部件A与部件B连接的状态”，包括部件A和部件B在物理上直接连接的情况或部件A和部件B通过不影响电连接状态的其他部件间接连接的情况。同样地，所谓“部件C设置在部件A和部件B之间的状态”，不仅包括部件A和部件C、或者部件B和部件C直接连接的情况，还包括通过不影响电连接状态的其他部件间接连接的情况。
图2是表示实施方式涉及的试验装置2的结构的框图。图3A、图3B是表示作为试验装置2的试验对象的DUT1的结构例的图。首先，参照图3A、图3B说明DUT1的结构及动作。图3A所示的DUT1具备所谓的二线串行接口，具体地，具备接收时钟信号CLK的时钟输入引脚和接收数据信号DATA的数据输入引脚。DUT1内置有PLL电路（或DLL电路）50，倍增时钟信号CLK，生成内部时钟CLKINT。触发器52使用内部时钟CLKINT闩锁数据DATA。
图3B示出DUT1的另一结构。输入到该DUT1中的串行数据DATA通过例如8B/10B方式编码化，时钟信号CLK嵌入到串行数据DATA中。DUT1具备从串行数据DATA提取并再现时钟信号CLK的时钟再生部54。时钟再生部54包括PLL电路或DLL电路，所述PLL电路或所述DLL电路用于检测周期性发生的串行数据的变化点，并以所检测出的变化点作为基准。触发器56使用再现的内部时钟CLKINT闩锁串行数据DATA。
回到图2。试验装置2构成为能够试验如图3所示的具有各种接口的DUT。
试验装置2具备多个通道Ch1～Chn，各通道的结构相同。各通道连接到DUT中的对应引脚。
各通道包括矢量模式生成部10、同步模式生成部12、时钟模式生成部14、门信号生成部16、模式选择部18和波形整形器20。
矢量模式生成部10生成用于指定DUT的矢量（状态）的矢量模式VECT_PAT。同步模式生成部12生成用于维持内置在DUT中的时钟再生部与外部的链接，换句话说维持锁定状态所需的同步模式SYNC_PAT。同步模式SYNC_PAT相当于空闲分组（Idle Packet），嵌入有时钟信号。同步模式生成部12重复生成所定义的一个分组长度（例如32周期的矢量）的模式。因此，用于定义同步模式SYNC_PAT的存储器只需极小的存储容量即可。时钟模式生成部14生成时钟模式（Master Rate）信号MRATE。门信号生成部16生成在应该向DUT提供矢量模式VECT_PAT的期间有效（高电平）的门信号FGATE。
模式选择部18接收矢量模式VECT_PAT、时钟信号MRATE、同步模式SYNC_PAT及用于指定模式的控制信号MODE。
模式选择部18以三种模式工作。
（1）第一模式（常规引脚模式）
模式选择部18在门信号FGATE有效的期间，输出矢量模式VECT_PAT；在门信号FGATE无效（低电平）的期间，将输出电平固定在例如低电平。
（2）第二模式（保活引脚模式（keep alive pin mode））
模式选择部18在门信号FGATE有效的期间，输出矢量模式VECT_PAT；在门信号FGATE无效的期间，输出同步模式SYNC_PAT。
（3）第三模式（自由运转模式）
模式选择部18与门信号FGATE的电平无关地输出时钟信号MRATE。
以上是试验装置2的结构。接下来说明其工作。图4A～图4C分别是表示在第三模式、第一模式及第二模式下的工作的波形图。各通道Ch根据连接的DUT的种类、接口形式、引脚种类，独立地设定模式。
当试验图3A所示的DUT1时，与该DUT的时钟输入引脚连接的通道设定为第三模式。另外，与数据输入引脚连接的通道设定为第一模式。
由此，当试验二线串行接口的DUT时，即使在设定测试条件的期间，也能够向DUT的时钟输入引脚持续提供时钟信号MRATE，因此能够持续地维持DUT的PLL电路50的锁定状态。
当试验图3B所示的DUT1时，与该DUT的数据输入引脚连接的通道设定为第二模式。
由此，即使在设置试验条件的期间模式被中断，也能够向时钟再生部54持续提供同步模式SYNC_PAT以取代所述模式，因此能够持续保持时钟再生部54的锁定状态。
这样，采用实施方式涉及的试验装置2，在试验具有各种接口的DUT时，能够持续保持内置在DUT中的PLL电路或DLL电路的锁定状态。
根据实施方式说明了本发明，但实施方式只不过示出本发明的原理和应用。在不脱离权利要求书规定的本发明思想的范围内，实施方式可以有各种变形例或可进行配置变更。
符号说明
1…DUT、2…试验装置、10…矢量模式生成部、
12…同步模式生成部、14…时钟模式生成部、
16…门信号生成部、18…模式选择部、20…波形整形器。
工业可利用性
本发明能够应用于对半导体器件进行试验的试验装置。

Claims (4)

1.一种试验装置，其特征在于，包括：
矢量模式生成部，生成用于指定被测器件的矢量的矢量模式；
同步模式生成部，生成用于维持内置在所述被测器件中的时钟再生部与外部的链接所需的同步模式；
门信号生成部，生成在应将所述矢量模式提供给所述被测器件的期间有效的门信号；
模式选择部，接收所述矢量模式、所述同步模式及用于指定模式的控制信号，在第一模式下，在所述门信号有效的期间，输出所述矢量模式，在所述门信号无效的期间，固定输出电平；在第二模式下，在所述门信号有效的期间，输出所述矢量模式，在所述门信号无效的期间，输出所述同步模式。
2.根据权利要求1所述的试验装置，其特征在于，
还包括生成时钟信号的时钟信号生成部，
在第三模式下，所述模式选择部与所述门信号的电平无关地输出所述时钟信号。
3.一种试验方法，该方法向被测器件提供信号，其特征在于，包括：
生成用于指定被测器件的矢量的矢量模式的步骤；
生成用于维持内置在所述被测器件中的时钟再生部与外部的链接所需的同步模式的步骤；
生成门信号的步骤，所述门信号在应将所述矢量模式提供给所述被测器件的期间有效；
选择模式的步骤；
在第一模式下，在所述门信号有效的期间输出所述矢量模式，在所述门信号无效的期间固定输出电平的步骤；以及
在第二模式下，在所述门信号有效的期间输出所述矢量模式，在所述门信号无效的期间输出所述同步模式的步骤。
4.根据权利要求3所述的试验方法，其特征在于，还包括：
生成时钟信号的步骤；
在第三模式下，与所述门信号的电平无关地输出所述时钟信号的步骤。
CN201080067916.9A 2010-07-07 2010-07-07 对半导体器件进行试验的试验装置及试验方法 Active CN102971638B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/004444 WO2012004834A1 (ja) 2010-07-07 2010-07-07 試験装置および試験方法

Publications (2)

Publication Number Publication Date
CN102971638A true CN102971638A (zh) 2013-03-13
CN102971638B CN102971638B (zh) 2015-08-19

Family

ID=45440837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080067916.9A Active CN102971638B (zh) 2010-07-07 2010-07-07 对半导体器件进行试验的试验装置及试验方法

Country Status (6)

Country Link
US (1) US9262376B2 (zh)
JP (1) JP5416279B2 (zh)
KR (1) KR101374465B1 (zh)
CN (1) CN102971638B (zh)
TW (1) TWI418825B (zh)
WO (1) WO2012004834A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110095711A (zh) * 2019-05-06 2019-08-06 盛科网络（苏州）有限公司 一种基于测试向量乱序和丢弃行为的验证方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835358B2 (en) 2009-12-15 2014-09-16 Cellular Research, Inc. Digital counting of individual molecules by stochastic attachment of diverse labels
SG11201405274WA (en) 2012-02-27 2014-10-30 Cellular Res Inc Compositions and kits for molecular counting
KR20230074639A (ko) 2013-08-28 2023-05-30 벡톤 디킨슨 앤드 컴퍼니 대량의 동시 단일 세포 분석
WO2016160844A2 (en) 2015-03-30 2016-10-06 Cellular Research, Inc. Methods and compositions for combinatorial barcoding
CN108026524A (zh) 2015-09-11 2018-05-11 赛卢拉研究公司 用于核酸文库标准化的方法和组合物
US10301677B2 (en) 2016-05-25 2019-05-28 Cellular Research, Inc. Normalization of nucleic acid libraries
US10202641B2 (en) 2016-05-31 2019-02-12 Cellular Research, Inc. Error correction in amplification of samples
US10640763B2 (en) 2016-05-31 2020-05-05 Cellular Research, Inc. Molecular indexing of internal sequences
CA3034924A1 (en) 2016-09-26 2018-03-29 Cellular Research, Inc. Measurement of protein expression using reagents with barcoded oligonucleotide sequences
US11319583B2 (en) 2017-02-01 2022-05-03 Becton, Dickinson And Company Selective amplification using blocking oligonucleotides
EP4234717A3 (en) 2018-05-03 2023-11-01 Becton, Dickinson and Company High throughput multiomics sample analysis
JP7358388B2 (ja) 2018-05-03 2023-10-10 ベクトン・ディキンソン・アンド・カンパニー 反対側の転写物末端における分子バーコーディング
EP3861134A1 (en) 2018-10-01 2021-08-11 Becton, Dickinson and Company Determining 5' transcript sequences
CN112969789A (zh) 2018-11-08 2021-06-15 贝克顿迪金森公司 使用随机引发的单细胞全转录组分析
WO2020123384A1 (en) 2018-12-13 2020-06-18 Cellular Research, Inc. Selective extension in single cell whole transcriptome analysis
EP4242322A3 (en) 2019-01-23 2023-09-20 Becton, Dickinson and Company Oligonucleotides associated with antibodies
EP4004231A1 (en) 2019-07-22 2022-06-01 Becton, Dickinson and Company Single cell chromatin immunoprecipitation sequencing assay
US11773436B2 (en) 2019-11-08 2023-10-03 Becton, Dickinson And Company Using random priming to obtain full-length V(D)J information for immune repertoire sequencing
CN115244184A (zh) 2020-01-13 2022-10-25 贝克顿迪金森公司 用于定量蛋白和rna的方法和组合物
US11661625B2 (en) 2020-05-14 2023-05-30 Becton, Dickinson And Company Primers for immune repertoire profiling
US11932901B2 (en) 2020-07-13 2024-03-19 Becton, Dickinson And Company Target enrichment using nucleic acid probes for scRNAseq
KR102319127B1 (ko) * 2020-07-14 2021-11-01 주식회사 엑시콘 비동기 패턴 데이터를 제공하는 피검사 디바이스 테스트 시스템
US11739443B2 (en) 2020-11-20 2023-08-29 Becton, Dickinson And Company Profiling of highly expressed and lowly expressed proteins

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378098B1 (en) * 1998-03-19 2002-04-23 Advantest Corp. Semiconductor test system
CN1525490A (zh) * 2002-11-29 2004-09-01 恩益禧电子股份有限公司 测试半导体存储器件的方法和半导体存储器件的测试电路
CN1963552A (zh) * 2005-11-07 2007-05-16 国际商业机器公司 集成电路及其测试方法
CN101038320A (zh) * 2007-04-09 2007-09-19 北京中星微电子有限公司 一种生成测试向量的方法
US20080018345A1 (en) * 2006-07-20 2008-01-24 Advantest Corporation Electric circuit and test apparatus
US20080265934A1 (en) * 2007-04-27 2008-10-30 Nec Electronics Corporation Semiconductor integrated circuit and method of testing same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412663A (en) * 1993-08-20 1995-05-02 Advanced Micro Devices, Inc. Apparatus for synchronizing asynchronous circuits for testing operations
JPH11219600A (ja) * 1998-02-03 1999-08-10 Mitsubishi Electric Corp 半導体集積回路装置
JP4335999B2 (ja) * 1999-05-20 2009-09-30 株式会社ルネサステクノロジ プロセッサ内蔵半導体集積回路装置
JP2004500712A (ja) * 2000-01-18 2004-01-08 ケイデンス・デザイン・システムズ・インコーポレーテッド 多数の回路ブロックを有するチップ用階層試験回路構造
US6625559B1 (en) 2000-05-01 2003-09-23 Hewlett-Packard Development Company, L.P. System and method for maintaining lock of a phase locked loop feedback during clock halt
JP4115676B2 (ja) * 2001-03-16 2008-07-09 株式会社東芝 半導体記憶装置
US7225379B2 (en) * 2004-04-23 2007-05-29 Oki Electric Industry Co., Ltd. Circuit and method for testing semiconductor device
US7848899B2 (en) * 2008-06-09 2010-12-07 Kingtiger Technology (Canada) Inc. Systems and methods for testing integrated circuit devices
JP2010145172A (ja) 2008-12-17 2010-07-01 Renesas Electronics Corp 半導体集積回路、及びそのテスト方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378098B1 (en) * 1998-03-19 2002-04-23 Advantest Corp. Semiconductor test system
CN1525490A (zh) * 2002-11-29 2004-09-01 恩益禧电子股份有限公司 测试半导体存储器件的方法和半导体存储器件的测试电路
CN1963552A (zh) * 2005-11-07 2007-05-16 国际商业机器公司 集成电路及其测试方法
US20080018345A1 (en) * 2006-07-20 2008-01-24 Advantest Corporation Electric circuit and test apparatus
CN101038320A (zh) * 2007-04-09 2007-09-19 北京中星微电子有限公司 一种生成测试向量的方法
US20080265934A1 (en) * 2007-04-27 2008-10-30 Nec Electronics Corporation Semiconductor integrated circuit and method of testing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110095711A (zh) * 2019-05-06 2019-08-06 盛科网络（苏州）有限公司 一种基于测试向量乱序和丢弃行为的验证方法
CN110095711B (zh) * 2019-05-06 2021-10-15 苏州盛科通信股份有限公司 一种基于测试向量乱序和丢弃行为的验证方法

Also Published As

Publication number Publication date
JP5416279B2 (ja) 2014-02-12
TW201202724A (en) 2012-01-16
KR20130027047A (ko) 2013-03-14
JPWO2012004834A1 (ja) 2013-09-02
TWI418825B (zh) 2013-12-11
WO2012004834A1 (ja) 2012-01-12
US9262376B2 (en) 2016-02-16
US20130158905A1 (en) 2013-06-20
CN102971638B (zh) 2015-08-19
KR101374465B1 (ko) 2014-03-18

Similar Documents

Publication Publication Date Title
CN102971638A (zh) 试验装置及试验方法
US8094705B2 (en) Fast SERDES I/O characterization
KR101544241B1 (ko) 자동화 테스트 장비 시스템용의 트래커 회로 및 방법
US7853430B2 (en) Semiconductor device, and test circuit and test method for testing semiconductor device
US6978352B2 (en) Memory controller emulator for controlling memory devices in a memory system
JP2008145361A (ja) 半導体装置
US20100039157A1 (en) Clock adjusting circuit and semiconductor integrated circuit device
JP2007317016A (ja) インタフェース回路及びメモリ制御装置
KR20090002643A (ko) 비트 에러율 측정을 수행 할 수 있는 클럭 발생 장치
US7171611B2 (en) Apparatus for determining the access time and/or the minimally allowable cycle time of a memory
JP2018506029A (ja) 較正される単一クロックソース同期シリアライザ・デシリアライザプロトコルを用いる高速データ転送
CN101645301B (zh) 一种用于读数据采样的温度自适应调整方法及装置
CN104899165A (zh) 对电子装置执行存储接口控制的方法及其装置
CN100442396C (zh) 用于测试半导体存储器件的装置和方法
JP5381001B2 (ja) 半導体集積回路及び半導体集積回路の試験方法
JP5148615B2 (ja) 電子デバイスおよび診断装置
US7620515B2 (en) Integrated circuit with bit error test capability
CN103678249A (zh) 基于存储器接口的扩展设备及其时钟调试方法
US20080082880A1 (en) Method of testing high-speed ic with low-speed ic tester
KR100834392B1 (ko) 반도체 장치
JP2001228213A (ja) 半導体集積回路装置及びクロックスキューの検証方法
JP2005303189A (ja) 半導体集積回路およびその救済方法
Petre et al. Increasing the fault coverage in multiple clock domain systems by using on-line testing of synchronizers
CN115561612A (zh) 半导体装置与测试脉冲信号产生方法
Függer et al. An efficient test for a transition signalling based up-/down-counter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant