CN107943644A - 一种用于基于local bus总线的设计的功能验证平台的搭建方法 - Google Patents

一种用于基于local bus总线的设计的功能验证平台的搭建方法 Download PDF

Info

Publication number
CN107943644A
CN107943644A CN201711221359.1A CN201711221359A CN107943644A CN 107943644 A CN107943644 A CN 107943644A CN 201711221359 A CN201711221359 A CN 201711221359A CN 107943644 A CN107943644 A CN 107943644A
Authority
CN
China
Prior art keywords
local bus
design
test
script
document
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711221359.1A
Other languages
English (en)
Inventor
赵鑫鑫
姜凯
李朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Inspur Hi Tech Investment and Development Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN201711221359.1A priority Critical patent/CN107943644A/zh
Publication of CN107943644A publication Critical patent/CN107943644A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建方法，针对当前被测设计的内部寄存器和ram模块信息文档以及芯片初始化控制文档及仲裁模块工作方式描述文档，使用多种自动化脚本完成验证测试向量的生成、运行和控制，之后运行测试向量，生成测试报告，完成本次测试过程。本发明通过使用自动化脚本，实现自动化完成验证平台的搭建和运行工作；通过基于标准的LOCAL BUS总线协议设计验证平台测试命令，实现对各基于LOCAL BUS总线的设计的通用读写测试；通过使用内部寄存器和ram模块信息文档实现针对特定存储模块的正确测试；该方法实施方便，流程简单，高效稳定，大幅缩短为不同的基于LOCAL BUS总线的设计搭建功能验证平台的开发周期，提高功能验证效率。

Description

一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建 方法
技术领域
本发明涉及IC设计验证领域，具体地说是一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建方法。
背景技术
目前，集成电路制造技术迅速进步，同时市场对高集成度产品的需求不断增长，导致集成电路的复杂度呈指数增加。随着集成电路复杂度的增加，验证难度以更高的速度增加。因此，提高验证工作的实现能力，已经成为大规模集成电路开发的重点和难点。
Core connect是IBM公司提出的面向core+ASIC开发或SoC设计的总线规范，能为整个系统提供高效、完备的连接方式。它包括三种不同的总线类型，即处理器内部总线LOCAL BUS（Process Local Bus）、片上外围总线OPB（On-Chip Peripheral Bus)和设备控制总线DCR（Devices Control Register）。LOCAL BUS总线用于连接高速外设，具有64位地址总线和128位数据总线。每个LOCAL BUS主设备通过独立的地址、读数据和写数据总线连接至LOCAL BUS，LOCAL BUS从设备则通过共享的地址、读数据和写数据总线与LOCAL BUS连接。总线使用权由仲裁器进行分配的，仲裁机制灵活并且支持总线锁定，从而允许主设备进行总线原子操作。LOCAL BUS是一个全局同步总线，所有主从设备的LOCAL BUS信号都由统一的时钟进行驱动。因此，LOCAL BUS总线是Core connect总线中最为重要和复杂的部分，为每一个基于LOCAL BUS总线的设计都开发一个验证平台用来对设计内部的寄存器和ram模块进行仿真测试是非常繁琐复杂的工作。
发明内容
本发明的技术任务是提供一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建方法。
本发明的技术任务是按以下方式实现的：
一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建方法，该方法步骤如下：
步骤1）根据基于LOCAL BUS总线的设计的初始化工作过程，设计芯片初始化控制文档；
步骤2）根据基于LOCAL BUS总线的设计内部寄存器和ram模块的信息，编写信息文档；
步骤3）编写仲裁模块工作方式描述文档，基于设计中选择的仲裁模式，按照规定格式完成；
步骤4）编写自动化脚本，同时根据LOCAL BUS协议编写符合协议时序要求的读写命令模板库；
步骤5）使用所述的测试向量生成脚本针对基于LOCAL BUS总线的设计内部寄存器和ram模块的信息文档，生成选定的要测试的寄存器或ram模块的测试向量；
步骤6）使用所述的输出信息控制脚本预留的控制端口，设置当前的测试需要输出到log文件的信息类别；
步骤7）使用运行脚本根据设计的芯片初始化控制文档生成对应的初始化命令序列，执行，之后运行测试向量，生成测试报告，完成本次测试过程。
所述的步骤1）中根据基于LOCAL BUS总线的设计的初始化工作过程，包括，
时钟信号稳定时间，reset信号使能时间，内部各特殊控制信号列表及时序的信息。
所述的步骤2）中根据基于LOCAL BUS总线的设计内部寄存器和ram模块的信息，包括，地址、数据宽度、深度、读写特征、读写命令延迟以及读写相关顺序信息。
所述的步骤3）中基于设计中选择的仲裁模式，包括，是否支持总线锁定和原子操作。
所述的步骤4）中的自动化脚本和命令模块库都可以在不同基于LOCAL BUS总线的设计中进行复用，并通过使用LOCAL BUS总线进行访问。
所述的步骤4）中的编写自动化脚本，包括，测试向量生成脚本，输出信息控制脚本和运行脚本。
所述的自动化脚本使用具有高度的通用性的perl/tcl/c-shell脚本语言编写。
所述的测试向量生成脚本通过读取内部寄存器和ram模块信息文档生成针对各寄存器和ram模块的特定的测试向量。
所述的输出信息控制脚本通过预留控制端口，方便在测试过程中根据实际需要进行输出信息的分类控制。
所述的运行脚本根据芯片初始化控制文档自动生成针对基于LOCAL BUS总线的设计的初始环境配置命令并执行，之后执行测试向量，生成测试报告，完成本次测试过程。
本发明的一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建方法和现有技术相比，具有以下有益效果：
1）通过使用自动化脚本，实现自动化完成验证平台的搭建和运行工作；
2）通过基于标准的LOCAL BUS总线协议设计验证平台测试命令，实现对各基于LOCALBUS总线的设计的通用读写测试；
3）通过使用内部寄存器和ram模块信息文档实现针对特定存储模块的正确测试；
4）通过使用芯片初始化控制文档实现对不同设计的初始验证环境的配置；
5）该方法实施方便，流程简单，高效稳定，可以大幅缩短为不同的基于LOCAL BUS总线的设计搭建功能验证平台的开发周期，提高功能验证效率。
具体实施方式
实施例1：
一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建方法，该方法步骤如下：
步骤1）根据基于LOCAL BUS总线的设计的初始化工作过程，包括时钟信号稳定时间，reset信号使能时间，内部各特殊控制信号列表及时序等信息，设计芯片初始化控制文档；
步骤2）根据基于LOCAL BUS总线的设计内部寄存器和ram模块的地址、数据宽度、深度、读写特征、读写命令延迟以及读写相关顺序信息，编写信息文档；
步骤3）编写仲裁模块工作方式描述文档，基于设计中选择的仲裁模式，包括，是否支持总线锁定和原子操作，按照规定格式完成；
步骤4）编写自动化脚本，包括测试向量生成脚本，输出信息控制脚本和运行脚本；同时需要根据LOCAL BUS协议编写符合协议时序要求的读写命令模板库；上述自动化脚本和命令模块库都是可以在不同基于LOCAL BUS总线的设计中进行复用；
所述的自动化脚本使用具有高度的通用性的perl/tcl/c-shell脚本语言编写。
所述的测试向量生成脚本通过读取内部寄存器和ram模块信息文档生成针对各寄存器和ram模块的特定的测试向量。
所述的输出信息控制脚本通过预留控制端口，方便在测试过程中根据实际需要进行输出信息的分类控制。
所述的运行脚本根据芯片初始化控制文档自动生成针对基于LOCAL BUS总线的设计的初始环境配置命令并执行，之后执行测试向量，生成测试报告，完成本次测试过程；
步骤5）使用所述的测试向量生成脚本针对基于LOCAL BUS总线的设计内部寄存器和ram模块的信息文档，生成选定的要测试的寄存器或ram模块的测试向量；
步骤6）使用所述的输出信息控制脚本预留的控制端口，设置当前的测试需要输出到log文件的信息类别；
步骤7）使用运行脚本根据设计的芯片初始化控制文档生成对应的初始化命令序列，执行，之后运行测试向量，生成测试报告，完成本次测试过程。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的几种具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。

Claims (10)

1.一种用于基于LOCAL BUS总线的设计的功能验证平台的搭建方法，其特征在于，该方法步骤如下：
步骤1）根据基于LOCAL BUS总线的设计的初始化工作过程，设计芯片初始化控制文档；
步骤2）根据基于LOCAL BUS总线的设计内部寄存器和ram模块的信息，编写信息文档；
步骤3）编写仲裁模块工作方式描述文档，基于设计中选择的仲裁模式，按照规定格式完成；
步骤4）编写自动化脚本，同时根据LOCAL BUS协议编写符合协议时序要求的读写命令模板库；
步骤5）使用所述的测试向量生成脚本针对基于LOCAL BUS总线的设计内部寄存器和ram模块的信息文档，生成选定的要测试的寄存器或ram模块的测试向量；
步骤6）使用所述的输出信息控制脚本预留的控制端口，设置当前的测试需要输出到log文件的信息类别；
步骤7）使用运行脚本根据设计的芯片初始化控制文档生成对应的初始化命令序列，执行，之后运行测试向量，生成测试报告，完成本次测试过程。
2.根据权利要求1所述的方法，其特征在于，所述的步骤1）中根据基于LOCAL BUS总线的设计的初始化工作过程，包括，
时钟信号稳定时间，reset信号使能时间，内部各特殊控制信号列表及时序的信息。
3.根据权利要求1所述的方法，其特征在于，所述的步骤2）中根据基于LOCAL BUS总线的设计内部寄存器和ram模块的信息，包括，
地址、数据宽度、深度、读写特征、读写命令延迟以及读写相关顺序信息。
4.根据权利要求1所述的方法，其特征在于，所述的步骤3）中基于设计中选择的仲裁模式，包括，
是否支持总线锁定和原子操作。
5.根据权利要求1所述的方法，其特征在于，所述的步骤4）中的自动化脚本和命令模块库都可以在不同基于LOCAL BUS总线的设计中进行复用，并通过使用LOCAL BUS总线进行访问。
6.根据权利要求1所述的方法，其特征在于，所述的步骤4）中的编写自动化脚本，包括，
测试向量生成脚本，输出信息控制脚本和运行脚本。
7.根据权利要求6所述的方法，其特征在于，所述的自动化脚本使用具有高度的通用性的perl/tcl/c-shell脚本语言编写。
8.根据权利要求6所述的方法，其特征在于，所述的测试向量生成脚本通过读取内部寄存器和ram模块信息文档生成针对各寄存器和ram模块的特定的测试向量。
9.根据权利要求6所述的方法，其特征在于，所述的输出信息控制脚本通过预留控制端口，方便在测试过程中根据实际需要进行输出信息的分类控制。
10.根据权利要求6所述的方法，其特征在于，所述的运行脚本根据芯片初始化控制文档自动生成针对基于LOCAL BUS总线的设计的初始环境配置命令并执行，之后执行测试向量，生成测试报告，完成本次测试过程。
CN201711221359.1A 2017-11-22 2017-11-22 一种用于基于local bus总线的设计的功能验证平台的搭建方法 Pending CN107943644A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711221359.1A CN107943644A (zh) 2017-11-22 2017-11-22 一种用于基于local bus总线的设计的功能验证平台的搭建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711221359.1A CN107943644A (zh) 2017-11-22 2017-11-22 一种用于基于local bus总线的设计的功能验证平台的搭建方法

Publications (1)

Publication Number Publication Date
CN107943644A true CN107943644A (zh) 2018-04-20

Family

ID=61950473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711221359.1A Pending CN107943644A (zh) 2017-11-22 2017-11-22 一种用于基于local bus总线的设计的功能验证平台的搭建方法

Country Status (1)

Country Link
CN (1) CN107943644A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113806234A (zh) * 2021-10-11 2021-12-17 芯河半导体科技(无锡)有限公司 一种芯片寄存器提取及测试方法
CN115202947A (zh) * 2022-08-02 2022-10-18 无锡众星微系统技术有限公司 基于调试接口的芯片测试向量生成方法
CN116224042A (zh) * 2023-04-28 2023-06-06 北京壁仞科技开发有限公司 生成测试待测器件的测试向量的方法、系统、设备和介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7933220B2 (en) * 2009-09-21 2011-04-26 Spirent Communications, Inc. Methods and apparatuses for generating network test packets and parts of network test packets
CN105069227A (zh) * 2015-08-03 2015-11-18 浪潮集团有限公司 一种基于wishbone总线设计的功能验证平台的搭建方法
CN106845004A (zh) * 2017-02-15 2017-06-13 济南浪潮高新科技投资发展有限公司 一种用于功能验证平台的基于脚本的搭建系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7933220B2 (en) * 2009-09-21 2011-04-26 Spirent Communications, Inc. Methods and apparatuses for generating network test packets and parts of network test packets
CN105069227A (zh) * 2015-08-03 2015-11-18 浪潮集团有限公司 一种基于wishbone总线设计的功能验证平台的搭建方法
CN106845004A (zh) * 2017-02-15 2017-06-13 济南浪潮高新科技投资发展有限公司 一种用于功能验证平台的基于脚本的搭建系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113806234A (zh) * 2021-10-11 2021-12-17 芯河半导体科技(无锡)有限公司 一种芯片寄存器提取及测试方法
CN115202947A (zh) * 2022-08-02 2022-10-18 无锡众星微系统技术有限公司 基于调试接口的芯片测试向量生成方法
CN116224042A (zh) * 2023-04-28 2023-06-06 北京壁仞科技开发有限公司 生成测试待测器件的测试向量的方法、系统、设备和介质
CN116224042B (zh) * 2023-04-28 2023-08-29 北京壁仞科技开发有限公司 生成测试待测器件的测试向量的方法、系统、设备和介质

Similar Documents

Publication Publication Date Title
CN106104698B (zh) 用于产生具有可编程延迟的动态随机存取存储器(dram)命令的存储器物理层接口逻辑
EP3835963A1 (en) Techniques for command bus training to a memory device
CN107943644A (zh) 一种用于基于local bus总线的设计的功能验证平台的搭建方法
CN105069227A (zh) 一种基于wishbone总线设计的功能验证平台的搭建方法
US7502267B2 (en) Clock frequency doubler method and apparatus for serial flash testing
CN106773954B (zh) 一种微控制器芯片中的工作模式控制系统
CN109061446A (zh) 一种单端口传输芯片的测试方法及系统
US20040216018A1 (en) Direct memory access controller and method
CN107168843A (zh) 一种基于axi总线的功能验证平台的搭建方法
CN111914501A (zh) 一种基于UVM验证方法学的FeRAM接口验证平台的实现方法
CN101167141A (zh) 在mcp或sip中的存储芯片的测试系统
CN107491605A (zh) 一种用于芯片设计的功能验证方法及平台
CN112597719A (zh) 数据网络设计验证方法、装置以及验证设备
CN106845004A (zh) 一种用于功能验证平台的基于脚本的搭建系统及方法
CN105446843B (zh) Soc芯片功能测试系统及方法
CN105629811B (zh) 支持多种测试功能复用的输入输出接口电路及其生成方法
CN110928731A (zh) 一种基于硬件自测模块的dram眼图评估方法
US8392768B2 (en) Memory test system with advance features for completed memory system
CN109426671A (zh) 一种边界扫描链的生成方法及装置、计算机可读存储介质
CN101916305A (zh) 一种复杂管脚芯片的验证方法
CN116187231A (zh) 一种基于ddr验证的信号产生方法、装置、设备及介质
CN105320583A (zh) 基于uvm验证方法学的只写寄存器验证测试平台及验证方法
CN103678249B (zh) 基于存储器接口的扩展设备及其时钟调试方法
CN107766195A (zh) 一种用于基于opb总线设计的功能验证平台搭建方法
CN110688815A (zh) 一种基于访存码型的存储接口电路混合建模仿真方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420

RJ01 Rejection of invention patent application after publication