CN110928731A - 一种基于硬件自测模块的dram眼图评估方法 - Google Patents
一种基于硬件自测模块的dram眼图评估方法 Download PDFInfo
- Publication number
- CN110928731A CN110928731A CN201910974150.5A CN201910974150A CN110928731A CN 110928731 A CN110928731 A CN 110928731A CN 201910974150 A CN201910974150 A CN 201910974150A CN 110928731 A CN110928731 A CN 110928731A
- Authority
- CN
- China
- Prior art keywords
- dram
- eye
- read
- self
- evaluation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 238000011156 evaluation Methods 0.000 title claims abstract description 23
- 238000005070 sampling Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 6
- 238000004590 computer program Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 1
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Abstract
本发明提供了一种基于硬件自测模块的DRAM眼图评估方法，包括如下步骤：(1)主控芯片向DRAM芯片发出读/写请求；(2)通过读取自测状态判断DRAM数据采样的正确性；(3)主控芯片中的DRAMPHY改变数据或时钟的延迟单元，结合自测状态获得眼宽；(4)主控芯片中的DRAMPHY改变参考电压，结合自测状态获得眼高；(5)改变延迟单元和参考电压，重复步骤(3)和(4)以获得完整的DRAM眼图大小，其中，主控芯片还包括能够频繁地发送读/写请求的硬件自测逻辑模块Mbist和DRAM控制器。本发明可以减少对CPU的依赖缩短访问延迟，有效地利用DRAM的最大负荷。
Description
技术领域
本发明涉及电子技术内存控制领域，并且更具体地涉及一种基于硬件自测模块的DRAM眼图评估方法。
背景技术
当前消费类电子产品对动态随机存取存储器(DRAM)的访问速度和稳定性要求越来越高，DRAM性能成为消费类电子产品的重要指标。
评估DRAM性能通常是通过示波器抓取叠加信号得到眼图，以此来评估信号完整性和电源完整性。示波器抓取信号有三种缺陷，第一种是探头本身对PCB板级的信号干扰；第二种是示波器抓取的不是信号的端级；第三种是DRAM发出的DQS信号和DQ信号是对齐的，如附图1，示波器无法抓取两者在主控中实际的相位关系。这些缺陷都会影响信号的真实情况，从而影响分析结果。
为了降低消费类电子产品的开发难度，芯片封装已经发展为将多个芯片集成在一起的方案，较为常见的是将主控和DRAM在封装内部连接。这种封装形式下，示波器将无法采集到DRAM信号，制约了DRAM性能的评估手段。
发明内容
针对现有技术的不足，本发明提供了一种基于硬件自测模块的DRAM眼图评估方法，通过Mbist频繁地发送读或写请求，通过DRAM控制器和DRAMPHY处理后访问DRAM颗粒。DRAMPHY精确地控制数据线/时钟的延迟单元和Vref参考电压大小，当延迟单元和参考电压改变时，会影响数据采样的正确性。进一步地，Mbist中的数据比较器，将逻辑产生器所配置的数据和读回的数据对比输出结果至自测状态。通过读取自测状态，不断尝试不同的延迟单元和参考电压，就能获取一个完整的DRAM眼图大小。
本发明的技术方案提供了一种基于硬件自测模块的DRAM眼图评估方法，该方法包括如下步骤：(1)主控芯片向DRAM芯片发出读/写请求；(2)通过读取自测状态判断DRAM数据采样的正确性；(3)主控芯片中的DRAMPHY改变数据或时钟的延迟单元，结合自测状态获得眼宽；(4)主控芯片中的DRAMPHY改变参考电压，结合自测状态获得眼高；(5)改变延迟单元和参考电压，重复步骤(3)和(4)以获得完整的DRAM眼图大小，其中，主控芯片还包括发送读/写请求的硬件自测逻辑模块Mbist和DRAM控制器。
根据本发明的一个方面，硬件自测逻辑模块包括与比较器电路连接的逻辑产生器。
根据本发明的一个方面，通过逻辑产生器配置访问起始地址、访问数据量、数据类型、读写类型、访问次数等数据，向DRAM控制器发送读写请求。
根据本发明的一个方面，比较器用于将返回的数据与逻辑产生器所配置的数据进行比较，从而输出自测状态。
根据本发明的一个方面，逻辑产生器被配置为单独设置写访问或者读访问，用于区分不同的眼图类型。
根据本发明的一个方面，其中在步骤(1)中，所述DRAM控制器在接收到硬件自测逻辑模块传输的访问请求后，进行读/写优先级仲裁，并将所述访问请求通过DRAMPHY发送到DRAM芯片。
根据本发明的一个方面，在所述(3)和步骤(4)中，DRAMPHY的各个读/写通道包括多个读/写DQS延迟单元和DQ延迟单元，以适应不同的PCB走线和DRAM颗粒差异。
根据本发明的一个方面，通过改变DQS延迟单元获得右眼宽的流程如下：向逻辑产生器配置参数，并向DRAMPHY配置初始的DQS延迟单元；在硬件自测逻辑模块中进行读/写请求，判断请求是否出错，如果没有出错，则增加DQS延迟单元，继续进行读/写请求，如果出错，则记录当前DQS延迟参数，从而获得右眼宽。
根据本发明的一个方面，通过改变DQ延迟单元获得左眼宽的流程如下：向逻辑产生器配置参数，并向DRAMPHY配置DQ延迟参数；在硬件自测逻辑模块中进行读/写请求，判断请求是否出错，如果没有出错，则增加/减少DQ延迟参数，继续进行读/写请求，如果出错，则记录当前DQ延迟参数，从而获得左眼宽。
本发明的有益效果是：主控芯片内部集成硬件自测电路，减少对CPU的依赖，缩短访问延迟(access latency)，能够有效的体现DRAM的最大负荷；无需改动外部硬件条件，即可获得原始状态的眼图；能够准确获知主控芯片内部读眼图的情况，有利于分析DRAMPHY的状态，该状态无法从PCB上直接量测得到。
附图说明
下面结合附图对本发明做进一步说明：
图1是从DRAM芯片发出的DQS信号和DQ信号的示意图；
图2是根据本发明的基于硬件自测逻辑模块的DRAM眼图评估方法评估DRAM眼图的系统框图；
图3是硬件自测逻辑模块中逻辑产生器的内部结构框图；
图4是硬件自测逻辑模块中DRAMPHY的内部结构框图；
图5是参考的DRAM眼图的示意图；
图6是根据DRAM眼图评估方法获得右眼图的流程图；
图7是根据DRAM眼图评估方法获得眼高相关参数的流程图。
具体实施方式
以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本发明的目的、方案和效果。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
如图1所示，为从DRAM芯片发出的DQS信号和DQ信号的示意图。我们都知道，DQS和DQ都是三态信号，在进行读操作时，DQS信号的边沿在时序上与DQ的信号边沿处对齐，而在写操作时，DQS信号的边沿在时序上与DQ信号的中心处对齐，因此在测试验证时，就会遇到非常多的困难。此时，就要借助于“眼图”的方式。
如图2所示，为根据本发明的基于硬件自测逻辑模块的DRAM眼图评估方法评估DRAM眼图的系统框图。该评估方法由两大模块组成：主控芯片(205)和DRAM芯片(204)。主控芯片(205)包括诸如系统芯片(SoC)等，主要是通过内部逻辑发送读写请求到DRAM芯片(204)，从而使用内存资源。主控芯片(205)包括硬件自测逻辑模块Mbist(201)、DRAM控制器(202)和DRAMPHY(203)这三大部分。DRAM芯片(204)包括但不局限于以下类型：DDR1/DDR2/DDR3/DDR4/LPDDR/LPDDR2/LPDDR3/LPDDR4，只要是可以实现类似功能的芯片均可。
参考图3，示出了硬件自测逻辑模块中逻辑产生器的内部结构框图，其中硬件自测逻辑模块包括逻辑产生器(301)和比较器(302)，逻辑产生器(301)是Mbist电路的核心部分，通过配置其访问起始地址、访问数据量、读/写数据、访问次数，逻辑产生器(301)向DRAM控制器(202)发送读写请求。如果是读请求，返回的数据和逻辑产生器所配置的数据通过内置的比较器(302)进行比较。逻辑产生器(301)可单独设置写访问或读访问，用于区分不同的眼图类型。Mbist电路不同于CPU/DMA等master有访问延迟限制，可以无限制地发送读写请求。除了必要的刷新占时，可以使DRAM芯片(204)工作在满带宽负荷下，更能测试出DRAM芯片(204)的极限性能。
DRAM控制器(202)接收Mbist电路发过来的访问请求后，进行读写优先级仲裁，并将请求通过DRAMPHY(203)发送到DRAM芯片(204)。
参考图4，示出了硬件自测逻辑模块中DRAMPHY的内部结构框图。考虑到DRAM芯片的兼容性问题，DRAMPHY内部有各个通道的读写延迟单元，以适应不同的PCB走线和DRAM颗粒差异。例如读通道有DQS读延迟单元(402)和DQ读延迟单元(404)，写通道有DQS写延迟单元(401)和DQ写延迟单元(403)。Vref产生电路(405)作用是输出参考电压给主控芯片和DRAM芯片。
参考图5，示出了参考的DRAM眼图的示意图，其中，t1为左眼宽，t2为右眼宽，v1+v2为眼高。通过设置DQ延迟单元，可以改变t1大小；通过设置DQS延迟单元，可以改变t2大小；通过设置调高或调低Vref电平，可以改变v1/v1’或v2/v2’大小。DRAM读眼图和写眼图是独立区分的。
根据本发明的一个实施例，参考图6，其示出了根据DRAM眼图评估方法获得右眼图的流程图。
具体地，通过改变DQS的延迟单元，从而获得右眼宽的流程如图6所示：
1.配置Mbist参数，包括读写地址/数据量；
2.配置初始DQS延迟参数；
3.开启Mbist功能；
4.等待Mbist完成；
5.判断Mbist是否出错，如果没有出错，则增加DQS延迟参数，循环执行第3步，否则往下执行第6步；
6.记录当前DQS延迟参数，从而获得右眼宽t2。
进一步地，根据本发明的一个实施例，通过改变DQ延迟单元，获得左眼宽t1的步骤和上述流程一致：
1.配置Mbist参数，包括读写地址/数据量；
2.配置初始DQ延迟参数；
3.开启Mbist功能；
4.等待Mbist完成；
5.判断Mbist是否出错，如果没有出错，则增加DQ延迟参数，循环执行第3步，否则往下执行第6步；
6.记录当前DQ延迟参数，从而获得左眼宽t1。
根据本发明的一个实施例，参考图7，示出了根据DRAM眼图评估方法获得眼高相关参数的流程图。
首先，将DQ延迟参数设置为0，DQS延迟参数设置为t2，通过调整vref值，获得v1/v2的流程：
1.配置Mbist参数；
2.配置标准Vref值；
3.开启Mbist功能；
4.等待Mbist完成；
5.判断Mbist是否出错，如果没有出错，则增加/减小Vref值，循环执行第3步，否则往下执行第6步；
6.记录当前Vref值，从而获得v1/v2。
类似地，将DQS延迟参数设置为0，DQ延迟参数设置为t1，重复上述流程，获得v1’和v2’，上眼高为v1和v1’两者的最小值，下眼高为v2和v2’两者的最大值。
最后，将上述数据输出眼图，从而完成评估过程。由于，眼图一旦输出，本领域技术人员便可以一眼判断信号是否满足规范要求，因此，本发明提出的方法带来了极大的便利。
应当认识到，上述装置的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术-包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现，其中如此配置的存储介质使得计算机以特定和预定义的方式操作——根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。
进一步，该方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时，本文所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时，本发明还包括计算机本身。
计算机程序能够应用于输入数据以执行本文所述的功能，从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中，转换的数据表示物理和有形的对象，包括显示器上产生的物理和有形对象的特定视觉描绘。
上述实施例仅仅是为清楚理解本发明的原则而提出的实现方式的示例性说明。在不偏离本发明的范围的情况下，许多变化、组合、修改或等同变换可以替代本发明的元件。因此，本发明旨在不限制于所公开的用于实施本发明的最佳模式的具体实施方案，但是本发明将包括落入所附权利要求范围内的所有实施例。
Claims (9)
1.一种基于硬件自测模块的DRAM眼图评估方法，其特征在于，包括如下步骤：
(1)主控芯片向DRAM芯片发出读/写请求；
(2)通过读取自测状态判断DRAM数据采样的正确性；
(3)主控芯片中的DRAMPHY改变数据或时钟的延迟单元，结合自测状态获得眼宽；
(4)主控芯片中的DRAMPHY改变参考电压，结合自测状态获得眼高；
(5)改变延迟单元和参考电压，重复所述步骤(3)和所述步骤(4)以获得完整的DRAM眼图大小，
其中，主控芯片还包括发送读/写请求的硬件，所述硬件包括自测逻辑模块Mbist和DRAM控制器。
2.根据权利要求1所述的DRAM眼图评估方法，其特征在于，所述硬件自测逻辑模块包括与比较器电路连接的逻辑产生器。
3.根据权利要求2所述的DRAM眼图评估方法，其特征在于，通过逻辑产生器配置访问起始地址、访问数据量、数据类型、读写类型及访问次数，向DRAM控制器发送读写请求。
4.根据权利要求2所述的DRAM眼图评估方法，其特征在于，所述比较器用于将返回的数据与逻辑产生器所配置的数据进行比较，从而输出自测状态。
5.根据权利要求2所述的DRAM眼图评估方法，其特征在于，所述逻辑产生器被配置为单独写访问或者读访问，用于区分不同的眼图类型。
6.根据权利要求1所述的DRAM眼图评估方法，其特征在于，所述步骤(1)包括：其中所述DRAM控制器在接收到硬件自测逻辑模块传输的访问请求后，进行读/写优先级仲裁，并将所述访问请求通过DRAMPHY发送到DRAM芯片。
7.根据权利要求1所述的DRAM眼图评估方法，其特征在于，在所述(3)和所述步骤(4)中，所述DRAMPHY的各个读/写通道包括多个读/写DQS延迟单元和DQ延迟单元，以适应不同的PCB走线和DRAM颗粒差异。
8.根据权利要求7所述的DRAM眼图评估方法，其特征在于，通过改变DQS延迟单元获得右眼宽的流程如下：
向逻辑产生器配置参数，并向DRAMPHY配置初始的DQS延迟参数；
在硬件自测逻辑模块中进行读/写请求，判断请求是否出错，如果没有出错，则增加DQS延迟单元，继续进行读/写请求，如果出错，则记录当前DQS延迟参数，从而获得右眼宽。
9.根据权利要求7所述的DRAM眼图评估方法，其特征在于，通过改变DQ延迟单元获得左眼宽的流程如下：
向逻辑产生器配置参数，并向DRAMPHY配置DQ延迟参数；
在硬件自测逻辑模块中进行读/写请求，判断请求是否出错，如果没有出错，则增加/减少DQ延迟参数，继续进行读/写请求，如果出错，则记录当前DQ延迟参数，从而获得左眼宽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910974150.5A CN110928731B (zh) | 2019-10-14 | 一种基于硬件自测模块的dram眼图评估方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910974150.5A CN110928731B (zh) | 2019-10-14 | 一种基于硬件自测模块的dram眼图评估方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110928731A true CN110928731A (zh) | 2020-03-27 |
| CN110928731B CN110928731B (zh) | 2024-05-14 |
Family
ID=
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111857570A (zh) * | 2020-06-10 | 2020-10-30 | 瑞芯微电子股份有限公司 | 一种dram接口类型探测方法及存储介质 |
| WO2022062504A1 (zh) * | 2020-09-24 | 2022-03-31 | 长鑫存储技术有限公司 | 接口电路性能的评估方法及相关设备 |
| EP4006907A4 (en) * | 2020-09-24 | 2022-11-16 | Changxin Memory Technologies, Inc. | METHOD FOR EVALUATING THE PERFORMANCE OF AN INTERFACE CIRCUIT AND ASSOCIATED DEVICE |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140266152A1 (en) * | 2013-03-14 | 2014-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip eye diagram capture |
| CN108535631A (zh) * | 2018-04-02 | 2018-09-14 | 郑州云海信息技术有限公司 | 一种测试芯片内部信号眼图的测试方法及系统 |
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140266152A1 (en) * | 2013-03-14 | 2014-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip eye diagram capture |
| CN108535631A (zh) * | 2018-04-02 | 2018-09-14 | 郑州云海信息技术有限公司 | 一种测试芯片内部信号眼图的测试方法及系统 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111857570A (zh) * | 2020-06-10 | 2020-10-30 | 瑞芯微电子股份有限公司 | 一种dram接口类型探测方法及存储介质 |
| WO2022062504A1 (zh) * | 2020-09-24 | 2022-03-31 | 长鑫存储技术有限公司 | 接口电路性能的评估方法及相关设备 |
| EP4006907A4 (en) * | 2020-09-24 | 2022-11-16 | Changxin Memory Technologies, Inc. | METHOD FOR EVALUATING THE PERFORMANCE OF AN INTERFACE CIRCUIT AND ASSOCIATED DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101149270B1 (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
| US20230297523A1 (en) | Techniques for command bus training to a memory device | |
| US10262753B2 (en) | Auxiliary test device, test board having the same, and test method thereof | |
| US7596730B2 (en) | Test method, test system and assist board | |
| US7852099B1 (en) | Frequency trimming for internal oscillator for test-time reduction | |
| CN108009372B (zh) | 一种ddr内存虚拟写电平校准响应的方法 | |
| US7872488B2 (en) | Tester for testing semiconductor device | |
| JP4334463B2 (ja) | 半導体集積回路のテスト装置および方法 | |
| CN115938456B (zh) | 半导体存储装置的测试方法、装置、设备及介质 | |
| US20100182857A1 (en) | Tester for semiconductor device and semiconductor device | |
| CN116384306A (zh) | 时序仿真验证方法、验证装置、电子设备和可读存储介质 | |
| US8392768B2 (en) | Memory test system with advance features for completed memory system | |
| CN111863048A (zh) | 存储器参考电压的确定电路、方法、存储器和电子设备 | |
| CN113128144A (zh) | 用于验证逻辑系统设计的原型验证系统及仿真平台 | |
| KR102538991B1 (ko) | 반도체 테스트 장치 및 반도체 테스트 방법 | |
| CN110928731B (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
| CN111210865A (zh) | 一种低电压sram时间参数的片上测量电路及测量方法 | |
| CN110928731A (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
| KR102547449B1 (ko) | 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로 | |
| CN114743579A (zh) | 基于参数步进的sdram时序参数容限测试方法、系统和设备 | |
| CN106571165B (zh) | 一种ddr器件读写信号的测试方法及装置 | |
| KR20230006325A (ko) | 클록 트레이닝 시간을 줄이기 위한 장치, 메모리 장치 및 방법 | |
| EP2704151A2 (en) | Semiconductor device and memory test method | |
| Ma et al. | Characterize the DRAM with FPGA | |
| US20090248347A1 (en) | Testing module, testing apparatus and testing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |