CN106571165B - 一种ddr器件读写信号的测试方法及装置 - Google Patents
一种ddr器件读写信号的测试方法及装置 Download PDFInfo
- Publication number
- CN106571165B CN106571165B CN201510846721.9A CN201510846721A CN106571165B CN 106571165 B CN106571165 B CN 106571165B CN 201510846721 A CN201510846721 A CN 201510846721A CN 106571165 B CN106571165 B CN 106571165B
- Authority
- CN
- China
- Prior art keywords
- data
- oscillograph
- acquisition
- write
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明实施例公开了一种DDR器件读写信号的测试方法及装置,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果。本发明实施例DDR器件读写信号的测试方法包括:将特定数据写入DDR器件;同时将示波器的逻辑触发数据设置为相对应的特定数据;控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果。
Description
技术领域
本发明涉及信号测试技术领域,尤其涉及一种DDR器件读写信号的测试方法及装置。
背景技术
DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDRSDRAM,人们习惯称为DDR,其中,SDRAM是Synchronous Dynamic Random Access Memory的缩写,即同步动态随机存取存储器。而DDR SDRAM是Double Data Rate SDRAM的缩写,是双倍速率同步动态随机存储器的意思。DDR2/DDR II(Double Data Rate 2)SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降沿同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力(即:4bit数据读预取)。换句话说,DDR2内存每个时钟能够以4倍外部总线的速度读/写数据,并且能够以内部控制总线4倍的速度运行。DDR3是一种计算机内存规格。它属于SDRAM家族的内存产品,提供了相较于DDR2SDRAM更高的运行效能与更低的电压,是DDR2 SDRAM(四倍资料率同步动态随机存取内存)的后继者(增加至八倍)。
目前,无论是DDR,或是DDR2,再或是DDR3器件因数据读写均采用同一条数据线,在对数据信号时序或信号完整性测量时必须正确区分该数据线是读或写数据,当前主要采用示波器选择不同的触发方式来区分,然而造成了设置复杂、效率低的技术问题,同时示波器厂商也设计了对应的自动化工具,但价格昂贵。
发明内容
本发明实施例提供了一种DDR器件读写信号的测试方法及装置,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果。
本发明实施例提供的一种DDR器件读写信号的测试方法,包括:
将特定数据写入DDR器件;
同时将示波器的逻辑触发数据设置为相对应的所述特定数据;
控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
优选地,控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的测量结果之后还包括:
将所述示波器的逻辑触发数据设置为相对应的所述特定数据,并对写入所述特定数据后的所述DDR器件进行读操作;控制所述示波器对所述读操作之后读取的所述数据进行测量,获取所述示波器对所述数据的测量的第二测量结果。
优选地,将示波器的逻辑触发数据设置为相对应的所述特定数据具体包括:
将示波器的逻辑触发设置为相对应的所述特定数据;
对所述示波器进行所述预置测试参数的设置。
优选地,控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果具体包括:
控制所述示波器通过所述逻辑触发,采集写入所述特定数据的所述DDR器件的所述数据;
控制所述示波器对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
优选地,控制所述示波器对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果具体包括:
控制所述示波器采集的数据按照预置测试参数进行测量;
获取所述示波器基于所述预置测试参数进行进行测量之后的第一测量结果。
本发明实施例提供的一种DDR器件读写信号的测试装置,包括:
写入单元,用于将特定数据写入DDR器件;
设置单元,用于触发所述写入单元的同时,将示波器的逻辑触发数据设置为相对应的所述特定数据;
写入数据测试单元,用于控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
优选地,所述的DDR器件读写信号的测试装置还包括:
读操作单元,用于将所述示波器的逻辑触发数据设置为相对应的所述特定数据,并对写入所述特定数据后的所述DDR器件进行读操作;读取数据测试单元,用于控制所述示波器对所述读操作之后读取的所述数据进行测量,获取所述示波器对所述数据的测量的第二测量结果。
优选地,设置单元具体包括:
第一设置子单元,用于将示波器的逻辑触发设置为相对应的所述特定数据;
第二设置子单元,用于对所述示波器进行所述预置测试参数的设置。
优选地,写入数据测试单元具体包括:
第一控制子单元,用于控制所述示波器通过所述逻辑触发,采集写入所述特定数据的所述DDR器件的所述数据;
第二控制子单元,用于控制所述示波器对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
优选地,第二控制子单元具体包括:
控制模块,用于控制所述示波器采集的数据按照预置测试参数进行测量;
获取模块,用于获获取所述示波器基于所述预置测试参数进行进行测量之后的第一测量结果。
从以上技术方案可以看出,本发明实施例具有以下优点:
本发明实施例提供的一种DDR器件读写信号的测试方法及装置,其中,DDR器件读写信号的测试方法包括:将特定数据写入DDR器件;同时将示波器的逻辑触发数据设置为相对应的特定数据;控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果。本实施例中,通过将特定数据写入DDR器件,同时将示波器的逻辑触发数据设置为相对应的特定数据,最后控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果,从而通过特定逻辑触发,只获取特定的写入数据,从而将写数据与读数据区分开,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例中提供的一种DDR器件读写信号的测试方法的一个实施例的流程示意图;
图2为本发明实施例中提供的一种DDR器件读写信号的测试方法的另一个实施例的流程示意图;
图3为本发明实施例中提供的一种DDR器件读写信号的测试装置的一个实施例的结构示意图;
图4为本发明实施例中提供的一种DDR器件读写信号的测试装置的另一个实施例的结构示意图;
图5为DDR器件数据写入时序图;
图6为DDR器件数据读取时序图;
图7为DDR器件读写信号的测试系统结构示意图。
具体实施方式
本发明实施例提供了一种DDR器件读写信号的测试方法及装置,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本发明一部分实施例,而非全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1,本发明实施例中提供的一种DDR器件读写信号的测试方法的一个实施例包括:
101、将特定数据写入DDR器件;
本实施例中,当需要对DDR器件的写入数据进行测试时,首先需要将特定数据写入DDR器件。
102、同时将示波器的逻辑触发数据设置为相对应的特定数据;
当将特定数据写入DDR器件作为特定写入数据的同时,需要将示波器的逻辑触发数据设置为相对应的特定数据。
103、控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果。
当将示波器的逻辑触发数据设置为相对应的特定数据之后,需要控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果。
本实施例中,通过将特定数据写入DDR器件,同时将示波器的逻辑触发数据设置为相对应的特定数据,最后控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果,从而通过特定逻辑触发,只获取特定的写入数据,从而将写数据与读数据区分开,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果。
上面是对DDR器件读写信号的测试方法的过程进行详细的描述,下面将对读操作的过程进行详细的描述,请参阅图2,本发明实施例中提供的一种DDR器件读写信号的测试方法的另一个实施例包括:
201、将特定数据写入DDR器件;
本实施例中,当需要对DDR器件的写入数据进行测试时,首先需要将特定数据写入DDR器件
例如当需要结合图7对DDR器件的写入数据进行测试时,首先需要将特定数据写入DDR器件作为特定写入数据,图5为DDR器件数据写入时序图。
例如控制电脑连续下发特定数据到DDR2模块(如使其在DQ数据为:1110101,可按需设置)。
202、同时将示波器的逻辑触发数据设置为相对应的特定数据;
当将特定数据写入DDR器件作为特定写入数据同时,需要将示波器的逻辑触发数据设置为相对应的特定数据。
例如控制电脑下发示波器设置触发为逻辑触发(1110101),保持和下发到DDR2模块的数据一致。
203、对示波器进行预置测试参数的设置;
当将特定数据写入DDR器件作为特定写入数据之后,还需要对示波器进行预置测试参数的设置。
例如控制电脑下发示波器设置测量tDS/tDH参数参考电平参数,设置数据采集与统计参数(次数)。
测量tDS/tDH参数参考电平参数可以是如下表所示:
上述的VREF为输入参考电压参数,值为0.5*VDDQ。
设置数据采集与统计参数(次数),例如tDS/tDH参数测量,每一次测量的结果会有差异,一般情况下行业测试方法是测试100次,看这100次结果的最大值、最小值是否在标准范围内。
204、控制示波器通过逻辑触发,采集写入特定数据的DDR器件的数据;
当将示波器的写操作的逻辑触发数据设置为特定数据,以及对示波器进行预置测试参数的设置之后,需要控制示波器通过逻辑触发,采集写入特定数据的DDR器件的数据。
例如示波器开始获取特定的数据1110101(通过特定逻辑触发,只获取特定的写入数据,从而区分读数据)。
205、控制示波器采集的数据按照预置测试参数进行测量,并获取示波器基于预置测试参数进行进行测量之后的第一测量结果;
当控制示波器通过逻辑触发,获取与特定数据对应的特定写入数据之后,需要控制示波器采集的数据按照预置测试参数进行测量,并获取示波器基于预置测试参数进行进行测量之后的第一测量结果。
需要说明的是,前述的控制示波器对特定写入数据按照预置测试参数进行测试,并获取示波器读取的特定写入数据的测试结果可以是两个步骤:
a)控制示波器对特定数据按照预置测试参数进行测试;
当获取数据达到设定数据时停止测试,同时统计数据建立时tDS/数据保持时间tDH的结果。
b)获取示波器基于预置测试参数进行测试之后的测试结果。
采用控制电脑读取示波器测量结果(数据建立时间tDS/数据保持时间tDH),保存数据与波形。
206、将示波器的逻辑触发数据设置为相对应的特定数据,并对写入特定数据后的DDR器件进行读操作;
当特定数据写入DDR器件中之后,需要再次将示波器的逻辑触发数据设置为相对应的特定数据,并对写入特定数据后的DDR器件进行读操作,对写入特定数据后的DDR器件进行读操作,可以是示波器再次通过逻辑触发,读取采集写入特定数据后的DDR器件的数据,图6为DDR器件数据读取时序图。
207、控制示波器对读操作之后读取的数据进行测量,获取示波器对数据的测量的第二测量结果。
当将示波器的逻辑触发数据设置为相对应的特定数据,并对写入特定数据后的DDR器件进行读操作之后,控制示波器对读操作之后读取的数据进行测量,获取示波器对数据的测量的第二测量结果。
本实施例中,通过将特定数据写入DDR器件,同时将示波器的逻辑触发数据设置为相对应的特定数据,最后控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果,从而通过特定逻辑触发,只获取特定的写入数据,从而将写数据与读数据区分开,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果,提高DDR器件信号完整性的测试效率,降低设备购买成本。
请参阅图3,本发明实施例中提供的一种DDR器件读写信号的测试装置的一个实施例包括:
写入单元301,用于将特定数据写入DDR器件;
设置单元302,用于触发写入单元301的同时,将示波器的逻辑触发数据设置为相对应的特定数据;
写入数据测试单元303,用于控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果。
本实施例中,通过写入单元301将将特定数据写入DDR器件,设置单元302,在触发写入单元301的同时,将示波器的逻辑触发数据设置为相对应的特定数据,然后写入数据测试单元303控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果,从而通过特定逻辑触发,只获取特定的写入数据,从而将写数据与读数据区分开,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果。
上面是对DDR器件读写信号的测试装置的各单元,下面将对附加单元和子单元进行详细的描述,请参阅图4,本发明实施例中提供的一种DDR器件读写信号的测试装置的另一个实施例包括:
写入单元401,用于将特定数据写入DDR器件;
设置单元402,用于触发写入单元401的同时,将示波器的逻辑触发数据设置为相对应的特定数据;
设置单元402具体包括:
第一设置子单元4021,用于将示波器的逻辑触发设置为相对应的特定数据;
第二设置子单元4022,用于对示波器进行预置测试参数的设置。
写入数据测试单元403,用于控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果。
写入数据测试单元403具体包括:
第一控制子单元4031,用于控制示波器通过逻辑触发,采集写入特定数据的DDR器件的数据;
第二控制子单元4032,用于控制示波器对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果。
第二控制子单元4032具体包括:
控制模块4032a,用于控制示波器采集的数据按照预置测试参数进行测量;
获取模块4032b,用于获获取示波器基于预置测试参数进行进行测量之后的第一测量结果。
DDR器件读写信号的测试装置还包括:
读操作单元404,用于将示波器的逻辑触发数据设置为相对应的特定数据,并对写入特定数据后的DDR器件进行读操作;
读取数据测试单元405,用于控制示波器对读操作之后读取的数据进行测量,获取示波器对数据的测量的第二测量结果。
本实施例中,通过写入单元401将将特定数据写入DDR器件,设置单元402,在触发写入单元401的同时,将示波器的逻辑触发数据设置为相对应的特定数据,然后写入数据测试单元403控制示波器对写入特定数据的DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取示波器读取的对采集的数据进行测量之后的第一测量结果,从而通过特定逻辑触发,只获取特定的写入数据,从而将写数据与读数据区分开,解决了目前的主要采用示波器选择不同的触发方式来区分写数据与读数据,而造成的设置复杂、效率低的技术问题,且达到了成本低的技术效果,以及提高DDR器件信号完整性的测试效率,降低设备购买成本。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种DDR器件读写信号的测试方法,其特征在于,包括:
将特定数据写入DDR器件;
同时将示波器的逻辑触发数据设置为相对应的所述特定数据;
控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
2.根据权利要求1所述的DDR器件读写信号的测试方法,其特征在于,控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的测量结果之后还包括:
将所述示波器的逻辑触发数据设置为相对应的所述特定数据,并对写入所述特定数据后的所述DDR器件进行读操作;控制所述示波器对所述读操作之后读取的所述数据进行测量,获取所述示波器对所述数据的测量的第二测量结果。
3.根据权利要求1所述的DDR器件读写信号的测试方法,其特征在于,控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果具体包括:
控制所述示波器通过所述逻辑触发,采集写入所述特定数据的所述DDR器件的所述数据;
控制所述示波器对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
4.一种DDR器件读写信号的测试装置,其特征在于,包括:
写入单元,用于将特定数据写入DDR器件;
设置单元,用于触发所述写入单元的同时,将示波器的逻辑触发数据设置为相对应的所述特定数据;
写入数据测试单元,用于控制所述示波器对写入所述特定数据的所述DDR器件进行数据采集,对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
5.根据权利要求4所述的DDR器件读写信号的测试装置,其特征在于,所述的DDR器件读写信号的测试装置还包括:
读操作单元,用于将所述示波器的逻辑触发数据设置为相对应的所述特定数据,并对写入所述特定数据后的所述DDR器件进行读操作;
读取数据测试单元,用于控制所述示波器对所述读操作之后读取的所述数据进行测量,获取所述示波器对所述数据的测量的第二测量结果。
6.根据权利要求4或5所述的DDR器件读写信号的测试装置,其特征在于,设置单元具体包括:
第一设置子单元,用于将示波器的逻辑触发设置为相对应的所述特定数据;
第二设置子单元,用于对所述示波器进行所述预置测试参数的设置。
7.根据权利要求4所述的DDR器件读写信号的测试装置,其特征在于,写入数据测试单元具体包括:
第一控制子单元,用于控制所述示波器通过所述逻辑触发,采集写入所述特定数据的所述DDR器件的所述数据;
第二控制子单元,用于控制所述示波器对采集的数据按照预置测试参数进行测量,并获取所述示波器读取的对采集的所述数据进行测量之后的第一测量结果。
8.根据权利要求7所述的DDR器件读写信号的测试装置,其特征在于,第二控制子单元具体包括:
控制模块,用于控制所述示波器采集的数据按照预置测试参数进行测量;
获取模块,用于获获取所述示波器基于所述预置测试参数进行进行测量之后的第一测量结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510846721.9A CN106571165B (zh) | 2015-11-26 | 2015-11-26 | 一种ddr器件读写信号的测试方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510846721.9A CN106571165B (zh) | 2015-11-26 | 2015-11-26 | 一种ddr器件读写信号的测试方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106571165A CN106571165A (zh) | 2017-04-19 |
CN106571165B true CN106571165B (zh) | 2019-11-26 |
Family
ID=58508639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510846721.9A Active CN106571165B (zh) | 2015-11-26 | 2015-11-26 | 一种ddr器件读写信号的测试方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106571165B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107239374B (zh) * | 2017-06-06 | 2020-05-05 | 烽火通信科技股份有限公司 | 基于fpga实现ddr接口自动化读写测试的装置及方法 |
CN108809754A (zh) * | 2018-05-18 | 2018-11-13 | 郑州云海信息技术有限公司 | 一种BMC下的TF Card信号完整性测试系统及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1551242A (zh) * | 2003-04-08 | 2004-12-01 | ���ش�洢����ʽ���� | 半导体存储装置 |
CN101324640A (zh) * | 2008-05-05 | 2008-12-17 | 电子科技大学 | 双时基数字存储示波器 |
CN102539864A (zh) * | 2010-12-31 | 2012-07-04 | 北京普源精电科技有限公司 | 数字示波器及信号测量方法 |
CN102903392A (zh) * | 2011-07-25 | 2013-01-30 | 中国科学院微电子研究所 | 存储单元测试电路及其测试方法 |
TW201440067A (zh) * | 2013-01-05 | 2014-10-16 | Hon Hai Prec Ind Co Ltd | 記憶體的電壓測試裝置及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002074988A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置および半導体装置のテスト方法 |
-
2015
- 2015-11-26 CN CN201510846721.9A patent/CN106571165B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1551242A (zh) * | 2003-04-08 | 2004-12-01 | ���ش�洢����ʽ���� | 半导体存储装置 |
CN101324640A (zh) * | 2008-05-05 | 2008-12-17 | 电子科技大学 | 双时基数字存储示波器 |
CN102539864A (zh) * | 2010-12-31 | 2012-07-04 | 北京普源精电科技有限公司 | 数字示波器及信号测量方法 |
CN102903392A (zh) * | 2011-07-25 | 2013-01-30 | 中国科学院微电子研究所 | 存储单元测试电路及其测试方法 |
TW201440067A (zh) * | 2013-01-05 | 2014-10-16 | Hon Hai Prec Ind Co Ltd | 記憶體的電壓測試裝置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106571165A (zh) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101149270B1 (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
EP4273709A2 (en) | Techniques for command bus training to a memory device | |
US10262753B2 (en) | Auxiliary test device, test board having the same, and test method thereof | |
CN102522123B (zh) | 利用数据产生器模块来提高存储设备读写测试效率的方法 | |
CN106556793A (zh) | 芯片测试系统及测试方法 | |
CN113035259A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
CN106448744B (zh) | 一种ddr时序分析方法、装置及系统 | |
CN105139893A (zh) | 一种存储器测试装置及一种存储器芯片测试方法 | |
CN108010558A (zh) | 一种存储器的信号完整性测试方法 | |
CN115938456B (zh) | 半导体存储装置的测试方法、装置、设备及介质 | |
CN104143355A (zh) | 一种刷新动态随机存取存储器的方法和装置 | |
CN106571165B (zh) | 一种ddr器件读写信号的测试方法及装置 | |
CN110928731B (zh) | 一种基于硬件自测模块的dram眼图评估方法 | |
CN112216339A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
CN103839592B (zh) | 用于嵌入式快闪存储器的内建自测试方法及装置 | |
CN106205735A (zh) | 嵌入式芯片测试方法及系统 | |
US8392768B2 (en) | Memory test system with advance features for completed memory system | |
CN101576838A (zh) | 一种检测内存的方法和装置 | |
CN113160876A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
JP5975811B2 (ja) | 計測した信号トレースデータのインテグリティ・チェック | |
CN106782669A (zh) | 一种自校准可扩展性sram延时测试电路 | |
US9197212B2 (en) | Apparatus and method for correcting output signal of FPGA-based memory test device | |
Ramirez et al. | On UVM reliability in mixed-signal verification | |
CN112885399A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
CN106527977A (zh) | 一种配置参数的方法及存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |