CN113035259A - Dram测试方法、装置、可读存储介质及电子设备 - Google Patents
Dram测试方法、装置、可读存储介质及电子设备 Download PDFInfo
- Publication number
- CN113035259A CN113035259A CN202110245490.1A CN202110245490A CN113035259A CN 113035259 A CN113035259 A CN 113035259A CN 202110245490 A CN202110245490 A CN 202110245490A CN 113035259 A CN113035259 A CN 113035259A
- Authority
- CN
- China
- Prior art keywords
- test
- preset
- data
- dram
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开一种DRAM测试方法、装置、可读存储介质及电子设备，通过对待测试的DRAM进行两轮测试，以预设测试单元为单位对存储阵列进行遍历直至遍历完存储阵列的所有存储单元，预设测试单元包括存储阵列的每一存储体上同一位置对应的预设操作单元，对于遍历到的目标测试单元，基于预设测试数据按照预设顺序对目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较，通过两轮测试的比较结果得到最终测试结果，实现了矩阵跳转访问，模拟了非连续访问的情况，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
Description
技术领域
本发明涉及DRAM芯片测试领域，尤其涉及一种DRAM测试方法、装置、可读存储介质及电子设备。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM),是当代计算机系统不可或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(Double Data Rate，DDR)模组以及应用于嵌入式ARM架构的低功耗内存(Low PowerDouble Data Rate，LPDDR)芯片。
LPDDR的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。cell按照行列方式进行排列，所组成的阵列被称为bank(存储体或存储库)，每个LPDDR芯片均有多个bank，当前LPDDR4为8个，为示例方便，文中的图示以4个bank进行举例。
另外，由于当前DRAM为了高效的存取速率采用的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(Burst Length,BL)为单位进行的，一次操作多位(如8位、16位或32位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，第二个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存控制器(Memory Controller，MC)定位下一行的地址，继续同样的操作。
不同的访问方式会对存储单元的状态产生一定的影响，一般情况下IC(Integrated Circuit，集成电路)是以顺序进行访问，即在某bank内进行连续的访问。但在内存的失效模型中，有部分故障使用非连续的访问更容易激发，比如耦合故障(CouplingFault，CF)。所以，对于顺序访问的情况下，有些故障类型就无法覆盖到。
发明内容
本发明所要解决的技术问题是：提供了一种DRAM测试方法、装置、可读存储介质及电子设备，能够提高测试DRAM时故障的覆盖率。
为了解决上述技术问题，本发明采用的一种技术方案为：
一种DRAM测试方法，包括步骤：
对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种DRAM测试装置，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述DRAM测试方法中的各个步骤。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述DRAM测试方法中的各个步骤。
本发明的有益效果在于：
通过对待测试的DRAM进行两轮测试，以预设测试单元为单位对存储阵列进行遍历直至遍历完存储阵列的所有存储单元，预设测试单元包括存储阵列的每一存储体上同一位置对应的预设操作单元，对于遍历到的目标测试单元，基于预设测试数据按照预设顺序对目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较，通过两轮测试的比较结果得到最终测试结果，由于部分故障使用非连续的访问更容易激发，以预设测试单元为单位对存储阵列进行遍历直至遍历完存储阵列的所有存储单元，该预设测试单元包括存储阵列的每一存储体上同一位置对应的预设操作单元，再按照预设顺序对目标测试单元的每一预设操作单元进行数据读写操作，实现了矩阵跳转访问，不再像现有技术中在某存储体中按照顺序进行连续的访问，模拟了非连续访问的情况，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
附图说明
图1为本发明实施例的一种DRAM测试方法的步骤流程图；
图2为本发明实施例的一种DRAM测试装置的结构示意图；
图3为本发明实施例的一种电子设备的结构示意图；
图4为本发明实施例的DRAM测试方法中预设测试数据以及预设测试数据的反数示意图；
图5为本发明实施例的DRAM测试方法中的测试流程图；
图6为本发明实施例的DRAM测试方法中第一轮测试示意图；
图7为本发明实施例的DRAM测试方法中第一轮测试示意图；
图8为本发明实施例的DRAM测试方法中第二轮测试示意图；
图9为本发明实施例的DRAM测试方法中第二轮测试示意图；
图10为本发明实施例的DRAM测试方法中第二轮测试示意图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本发明实施例提供了一种DRAM测试方法，包括步骤：
对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
从上述描述可知，本发明的有益效果在于：通过对待测试的DRAM进行两轮测试，以预设测试单元为单位对存储阵列进行遍历直至遍历完存储阵列的所有存储单元，预设测试单元包括存储阵列的每一存储体上同一位置对应的预设操作单元，对于遍历到的目标测试单元，基于预设测试数据按照预设顺序对目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较，通过两轮测试的比较结果得到最终测试结果，由于部分故障使用非连续的访问更容易激发，以预设测试单元为单位对存储阵列进行遍历直至遍历完存储阵列的所有存储单元，该预设测试单元包括存储阵列的每一存储体上同一位置对应的预设操作单元，再按照预设顺序对目标测试单元的每一预设操作单元进行数据读写操作，实现了矩阵跳转访问，不再像现有技术中在某存储体中按照顺序进行连续的访问，模拟了非连续访问的情况，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
进一步地，所述对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据包括：
以预设突发长度为单位从所述待测试的DRAM的存储阵列的每一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
所述预设读写单元包括行或列。
由上述描述可知，通过以突发长度为单位对待测试的DRAM写入预设测试数据，能够提高数据写入速度，且时间复杂度低，适用于量产测试。
进一步地，所述以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元包括：
以预设测试单元为单位对所述存储阵列按照预设方向进行遍历直至遍历完所述存储阵列的所有存储单元。
进一步地，所述预设方向包括行方向或列方向；
所述第一轮测试和所述第二轮测试的预设方向不同。
由上述描述可知，对存储阵列按照预设方向进行遍历直至遍历完存储阵列的所有存储单元，测试人员能够根据需要设置预设方向为行方向或列方向，灵活性高，且两轮测试的预设方向不同，能够更好地激发多存储单元的故障。
进一步地，所述基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作包括：
基于所述预设测试数据按照所述目标测试单元中各个存储体的序号顺序对所述目标测试单元的每一预设操作单元进行数据读写操作。
由上述描述可知，由于对存储单元写入与周围单元不同的电平的值，会造成电势差，对于遍历到的目标测试单元，基于预设测试数据按照目标测试单元中各个存储体的序号顺序对目标测试单元的每一预设操作单元进行数据读写操作，能够很好地模拟这种电势差，并模拟矩阵跳转访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，保证了测试的可靠性和准确性。
进一步地，对于每一预设操作单元，在进行所述比较之后，向所述预设操作单元写入所述预设测试数据的反数；
所述第二轮测试还包括步骤：
读取所述待测试的DRAM的所有预设测试单元的数据，将读取到的数据与对应写入的数据进行比较；
所述预设读写单元包括行或列。
由上述描述可知，对于每一预设操作单元，先读取写入的数据，再写入预设测试数据的反数，能够使单存储单元故障得到激发，提高了故障覆盖率，最后读取待测试的DRAM的所有预设测试单元的数据，能够再一次检测经过测试之后的存储单元中的数据是否符合预期，提高了测试的准确性，增强了测试结果的可靠性。
进一步地，所述根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果包括：
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
由上述描述可知，通过由两轮测试分别得到第一比较结果和第二比较结果，能够检测出较难发现的芯片缺陷，提高了测试时的故障覆盖率，并保证了测试的可靠性。
请参照图2，本发明另一实施例提供了一种DRAM测试装置，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
本发明另一实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述DRAM测试方法中的各个步骤。
请参照图3，本发明另一实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述DRAM测试方法中的各个步骤。
本发明上述DRAM测试方法，装置、计算机可读存储介质及电子设备能够适用于任何类型的DRAM的测试中，比如DDR以及LPDDR各代产品，以下通过具体实施方式进行说明：
实施例一
请参照图1，本实施例的一种DRAM测试方法，包括步骤：
S1、对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
S11、对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
具体的，以预设突发长度为单位从所述待测试的DRAM的存储阵列的每一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
其中，所述预设读写单元可以根据实际情况需要进行灵活设置，比如可以设置为列或行；
突发长度(Burst Length，BL)是由JEDEC标准确定的，也可以自由设置，即一次操作多位(比如8位或16位)进行对应的读写，比如，在进行基于行的写数据时，如果定位的地址是0行，突发长度为8bit，则在0行0列这个位置开始同时写入要写入的数据的前8位数值，接着第二个突发长度写入要写入的数据的9-16位，一直连续写入直至将0行的存储位置全部写完，接着重新定位下一行的地址，继续上一行的操作，直到全盘写入数据，读数据也是类似的操作；
本实施例中，所述预设读写单元为行；
比如，从第一行的第一列开始写入预设测试数据，写完第一行后，从第二行的第一列开始写入预设测试数据，以此类推，直至待测试的DRAM的每一存储单元均写入数据；
S12、以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
具体的，以预设测试单元为单位对所述存储阵列按照预设方向进行遍历直至遍历完所述存储阵列的所有存储单元；
其中，所述预设方向包括行方向或列方向；
所述第一轮测试和所述第二轮测试的预设方向不同；
本实施例中，第一轮测试的预设方向为列方向，第二轮测试的预设方向为行方向；
比如，存储阵列存在4个存储体，每个存储体存在4行4列，那么存在16个预设测试单元，每个预设测试单元包括4个预设操作单元，第一个预设测试单元包括第0个存储体上的第0行第0列的预设操作单元、第1个存储体上的第0行第0列的预设操作单元、第2个存储体上的第0行第0列的预设操作单元以及第3个存储体上的第0行第0列的预设操作单元，第二个预设测试单元包括第0个存储体上的第0行第1列的预设操作单元、第1个存储体上的第0行第1列的预设操作单元、第2个存储体上的第0行第1列的预设操作单元以及第3个存储体上的第0行第1列的预设操作单元，依此类推；
假设预设方向为列方向，则从存储阵列的第0个存储体的第0行第0列开始遍历一个预设测试单元，接着从从存储阵列的第0个存储体的第0行第1列遍历一个预设测试单元，依此类推，直至遍历完存储阵列的所有存储单元；
假设预设方向为行方向，则从存储阵列的第0个存储体的第0行第0列开始遍历一个预设测试单元，接着从从存储阵列的第0个存储体的第1行第0列遍历一个预设测试单元，依此类推，直至遍历完存储阵列的所有存储单元；
S13、对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
具体的，基于所述预设测试数据按照所述目标测试单元中各个存储体的序号顺序对所述目标测试单元的每一预设操作单元进行数据读写操作；
其中，对于每一预设操作单元，在进行所述比较之后，向所述预设操作单元写入所述预设测试数据的反数；
比如，对于遍历到的目标测试单元，其包括4个预设操作单元，那么先读取该目标测试单元中第0个存储体上的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，比较后向其写入预设测试数据的反数，再读取该目标测试单元中第1个存储体上的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，比较后向其写入预设测试数据的反数，接着读取该目标测试单元中第2个存储体上的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，比较后向其写入预设测试数据的反数，最后读取该目标测试单元中第3个存储体上的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，比较后向其写入预设测试数据的反数；
在进行完第一轮测试后，进行第二轮测试，第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数，且第一轮测试和第二轮测试的预设方向不同；
其中，所述第二轮测试还包括步骤：
读取所述待测试的DRAM的所有预设测试单元的数据，将读取到的数据与对应写入的数据进行比较；
比如，存储阵列存在4个存储体，每个存储体存在4行4列，一个预设测试单元包括4个预设操作单元，那么存储阵列中包括16个预设测试单元，读取这16个预设测试单元的数据，将读取到的数据与对应写入的数据进行比较；
S2、根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果；
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
实施例二
请参照图4-10，本实施例在实施例一的基础上进一步限定了如何对待测试DRAM进行测试，具体为：
本实施例中，具体的参照图4-10，首先，对所述待测试DRAM进行第一轮测试：
如图4所示，定义写入的测试数据为/D＝10101010……1010，其反数为D＝01010101……0101，假设预设突发长度为BL＝8bit，则/D＝10101010，D＝01010101，预设方向为列方向；
S1、定位的地址是第0个bank(存储体)的第0行第0列，从第0行第0列对应的存储单元按BL开始写入测试数据/D，写完第0行后，从第1行第0列开始写入测试数据/D，以此类推，直至整个存储阵列均写入数据，如图6(a)所示；
写入数据之后，待测试的DRAM的数据如图6(a)所示；
如图6(b)所示，从存储阵列的第0个bank的第0行第0列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
如图6(c)所示，读取该预设测试单元中第1个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
如图7(a)所示，读取该预设测试单元中第2个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
如图7(b)所示，读取该预设测试单元中第3个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
接着，如图7(c)所示，从存储阵列的第0个bank的第0行第1列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第1个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第2个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第3个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
依此类推，直至遍历完待测试的DRAM的所有存储单元；
遍历结束后，待测试的DRAM的数据如图8(a)所示；
获得第一比较结果；
第二轮测试中，定义写入的测试数据D＝10101010，其反数/D＝01010101，预设方向为行方向：
如图8(b)所示，从存储阵列的第0个bank的第0行第0列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
如图9(a)所示，读取该预设测试单元中第1个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
如图9(b)所示，读取该预设测试单元中第2个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
如图10(a)所示，读取该预设测试单元中第3个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
接着，如图10(b)所示，从存储阵列的第0个bank的第1行第0列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第1个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第2个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第3个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
依此类推，直至遍历完待测试的DRAM的所有存储单元；
读取所有预设测试单元的数据，将读取到的数据与/D比较，如图10(c)所示；
获得第二比较结果；
若第一比较结果与第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
实施例三
本实施例与实施例一或实施例二的区别在于预设读写单元为列，第一轮测试的预设方向为行方向，第二轮测试的预设方向为列方向，具体为：
定位的地址是第0个bank的第0列第0行，从第0列第0行对应的存储单元按BL开始写入测试数据/D，即第0列第0行至第3列第0行写入测试数据/D，写完后，从第0列第1行开始写入测试数据/D，写完第0列至第3列所有行，此时整个存储阵列均写入数据；
从存储阵列的第0个bank的第0行第0列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第1个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第2个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第3个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
接着，从存储阵列的第0个bank的第1行第0列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第1个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第2个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第3个bank的(R1，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
依此类推，直至遍历完待测试的DRAM的所有存储单元；
获得第一比较结果；
第二轮测试中，定义写入的测试数据D＝10101010，其反数/D＝01010101：
从存储阵列的第0个bank的第0行第0列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第1个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第2个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第3个bank的(R0，C0)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
接着，从存储阵列的第0个bank的第0行第1列开始遍历一个预设测试单元，读取该预设测试单元中第0个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第1个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第2个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
读取该预设测试单元中第3个bank的(R0，C1)上的预设操作单元，将读取到的数据与/D进行比较，然后再写入D；
依此类推，直至遍历完待测试的DRAM的所有存储单元；
读取所有预设测试单元的数据，将读取到的数据与/D比较；
获得第二比较结果；
若第一比较结果与第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
实施例四
请参照图2，一种DRAM测试装置，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
实施例五
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时可实现实施例一、实施例二或实施例三中DRAM测试方法的各个步骤。
实施例六
请参照图3，一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现实施例一、实施例二或实施例三中DRAM测试方法的各个步骤。
综上所述，本发明提供的一种DRAM检测方法、装置、可读存储介质及电子设备，对待检测的DRAM进行两轮测试，在对待测试的DRAM写入预设测试数据的过程中，以预设突发长度为单位进行写入，能够提高数据写入速度，且时间复杂度低，便于量产测试，预设测试单元包括存储阵列的每一存储体上同一位置对应的预设操作单元，以预设测试单元为单位对存储阵列按照预设方向进行遍历直至遍历完存储阵列的所有存储单元，预设方向包括行方向或列方向，基于预设测试数据按照目标测试单元中各个存储体的序号顺序对目标测试单元的每一预设操作单元进行数据读写操作，实现了矩阵跳转访问，模拟了非连续访问的情况，由于对存储单元写入与周围单元不同的电平的值，会造成电势差，基于预设测试数据按照目标测试单元中各个存储体的序号顺序对目标测试单元的每一预设操作单元进行数据读写操作，能够很好地模拟这种电势差，第二轮测试中，还读取所述待测试的DRAM的所有预设测试单元的数据，将读取到的数据与对应写入的数据进行比较，能够再一次检测经过测试之后的存储单元中的数据是否符合预期，提高了测试的可靠性与准确性，通过对待测试的DRAM实现矩阵跳转访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
在本申请所提供的上述实施例中，应该理解到，所揭露的方法、装置、计算机可读存储介质以及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个组件或模块可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或组件或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的组件可以是或者也可以不是物理上分开的，作为组件显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部组件来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个组件单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种DRAM测试方法，其特征在于，包括步骤：
对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
2.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据包括：
以预设突发长度为单位从所述待测试的DRAM的存储阵列的每一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
所述预设读写单元包括行或列。
3.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元包括：
以预设测试单元为单位对所述存储阵列按照预设方向进行遍历直至遍历完所述存储阵列的所有存储单元。
4.根据权利要求3所述的一种DRAM测试方法，其特征在于，所述预设方向包括行方向或列方向；
所述第一轮测试和所述第二轮测试的预设方向不同。
5.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作包括：
基于所述预设测试数据按照所述目标测试单元中各个存储体的序号顺序对所述目标测试单元的每一预设操作单元进行数据读写操作。
6.根据权利要求1至5中任一项所述的一种DRAM测试方法，其特征在于，对于每一预设操作单元，在进行所述比较之后，向所述预设操作单元写入所述预设测试数据的反数；
所述第二轮测试还包括步骤：
读取所述待测试的DRAM的所有预设测试单元的数据，将读取到的数据与对应写入的数据进行比较。
7.根据权利要求1至5中任一项所述的一种DRAM测试方法，其特征在于，所述根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果包括：
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
8.一种DRAM测试装置，其特征在于，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM的存储阵列写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以预设测试单元为单位对所述存储阵列进行遍历直至遍历完所述存储阵列的所有存储单元，所述预设测试单元包括所述存储阵列的每一存储体上同一位置对应的预设操作单元；
对于遍历到的目标测试单元，基于所述预设测试数据按照预设顺序对所述目标测试单元的每一预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的一种DRAM测试方法中的各个步骤。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述的一种DRAM测试方法中的各个步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245490.1A CN113035259A (zh) | 2021-03-05 | 2021-03-05 | Dram测试方法、装置、可读存储介质及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245490.1A CN113035259A (zh) | 2021-03-05 | 2021-03-05 | Dram测试方法、装置、可读存储介质及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113035259A true CN113035259A (zh) | 2021-06-25 |
Family
ID=76468222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110245490.1A Pending CN113035259A (zh) | 2021-03-05 | 2021-03-05 | Dram测试方法、装置、可读存储介质及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035259A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114388053A (zh) * | 2022-01-04 | 2022-04-22 | 北京得瑞领新科技有限公司 | Ssd数据测试方法、装置、存储介质及测试设备 |
| CN114518981A (zh) * | 2022-01-10 | 2022-05-20 | 深圳佰维存储科技股份有限公司 | eMMC测试方法、装置、可读存储介质及电子设备 |
| CN116110490A (zh) * | 2023-01-06 | 2023-05-12 | 深圳市章江科技有限公司 | 一种使用神经网络模型的dram存储器测试方法和系统 |
| WO2023178788A1 (zh) * | 2022-03-23 | 2023-09-28 | 长鑫存储技术有限公司 | 存储器测试方法及装置、介质及设备 |
| US11798617B2 (en) | 2022-03-23 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and apparatus for determining sense boundary of sense amplifier, medium, and device |
| WO2023201883A1 (zh) * | 2022-04-18 | 2023-10-26 | 长鑫存储技术有限公司 | 存储器失效测试方法及装置、存储介质及电子设备 |
| US11978504B2 (en) | 2022-03-23 | 2024-05-07 | Changxin Memory Technologies, Inc. | Method and apparatus for determining sense boundary of sense amplifier, medium, and device |
-
2021
- 2021-03-05 CN CN202110245490.1A patent/CN113035259A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114388053A (zh) * | 2022-01-04 | 2022-04-22 | 北京得瑞领新科技有限公司 | Ssd数据测试方法、装置、存储介质及测试设备 |
| CN114388053B (zh) * | 2022-01-04 | 2022-09-09 | 北京得瑞领新科技有限公司 | Ssd数据测试方法、装置、存储介质及测试设备 |
| CN114518981A (zh) * | 2022-01-10 | 2022-05-20 | 深圳佰维存储科技股份有限公司 | eMMC测试方法、装置、可读存储介质及电子设备 |
| WO2023178788A1 (zh) * | 2022-03-23 | 2023-09-28 | 长鑫存储技术有限公司 | 存储器测试方法及装置、介质及设备 |
| US11798617B2 (en) | 2022-03-23 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and apparatus for determining sense boundary of sense amplifier, medium, and device |
| US11978504B2 (en) | 2022-03-23 | 2024-05-07 | Changxin Memory Technologies, Inc. | Method and apparatus for determining sense boundary of sense amplifier, medium, and device |
| WO2023201883A1 (zh) * | 2022-04-18 | 2023-10-26 | 长鑫存储技术有限公司 | 存储器失效测试方法及装置、存储介质及电子设备 |
| CN116110490A (zh) * | 2023-01-06 | 2023-05-12 | 深圳市章江科技有限公司 | 一种使用神经网络模型的dram存储器测试方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113035259A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN111554344B (zh) | 存储单元测试方法、装置、存储介质及电子设备 | |
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| CN112331256B (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| CN111863111B (zh) | Dram的测试方法、装置、计算机可读存储介质及电子设备 | |
| CN113160876A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| US11461038B2 (en) | Method, device and terminal for testing memory chip | |
| CN112216339A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| US5533194A (en) | Hardware-assisted high speed memory test apparatus and method | |
| CN114518981A (zh) | eMMC测试方法、装置、可读存储介质及电子设备 | |
| CN112349341B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| CN113470723B (zh) | 读重试测试方法、装置、可读存储介质及电子设备 | |
| US9183952B2 (en) | Apparatuses and methods for compressing data received over multiple memory accesses | |
| CN101576838A (zh) | 一种检测内存的方法和装置 | |
| CN112802532A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN103714861B (zh) | 存储器故障诊断装置、存储器故障诊断方法 | |
| CN112885399A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN113488100A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| CN112599178A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| US7124336B2 (en) | Method for the defect analysis of memory modules | |
| WO2022151674A1 (zh) | 自刷新频率的检测方法 | |
| CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
| CN112802531A (zh) | Dram测试方法、装置、可读存储介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518000 floors 1-3 and 4 of buildings 4 and 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213 Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Applicant after: BIWIN STORAGE TECHNOLOGY Co.,Ltd. Address before: 518000 1st, 2nd, 4th and 5th floors of No.4 factory building, tongfuyu industrial town, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Applicant before: BIWIN STORAGE TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information |