CN112599178A - Dram测试方法、装置、可读存储介质及电子设备 - Google Patents
Dram测试方法、装置、可读存储介质及电子设备 Download PDFInfo
- Publication number
- CN112599178A CN112599178A CN202011456909.XA CN202011456909A CN112599178A CN 112599178 A CN112599178 A CN 112599178A CN 202011456909 A CN202011456909 A CN 202011456909A CN 112599178 A CN112599178 A CN 112599178A
- Authority
- CN
- China
- Prior art keywords
- data
- dram
- row
- test
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 18
- 238000012360 testing method Methods 0.000 claims abstract description 187
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004590 computer program Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 abstract description 9
- 238000010168 coupling process Methods 0.000 abstract description 9
- 238000005859 coupling reaction Methods 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 7
- 238000013100 final test Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明通过对待测试的DRAM进行两轮测试，对已写入预设测试数据的所有存储单元进行行交替访问，在行交替访问过程中得到比较结果，通过两轮测试的比较结果得到最终测试结果，能够覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
Description
技术领域
本发明涉及DRAM芯片测试领域，尤其涉及一种DRAM测试方法、装置、可读存储介质及电子设备。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是当代计算机系统不可或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(Double Data Rate，DDR)模组以及应用于嵌入式ARM架构的低功耗内存(Low PowerDouble Data Rate，LPDDR)芯片。
LPDDR的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。
另外，由于当前DRAM为了高效的存取速率采用的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(Burst Length，BL)为单位进行的，一次操作多位(如8或16位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，第二个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存控制器(MemoryController,MC)定位下一行的地址，继续同样的操作。
由于DRAM内部结构的特性，用来存储信息的存储单元会持续漏电，达到一定程度时其中的数据会丢失，所以需要在未丢失数据之前对存储单元重新写入当前数据，即刷新(Refresh，REF)，若DRAM正常工作，则刷新之后数据不变，若存在缺陷或处于极端条件下，刷新后数据将出现变化。
与此同时，制程工艺的影响使得存储单元在读写时有可能造成数据存储故障。存储故障分为单cell和多cell故障。单cell故障主要包括固定故障(Stuck at Fault，SF)和跳变故障(Transition Fault,TF)。对于这两种故障的检测一般通过对待测单元写入1后再写入0然后再读出0，相应的还需要写入0后再写入1然后再读出1来进行检测。多cell的典型故障有：桥连故障(Bridging Fault,BF)和耦合故障(Coupling Fault，CF)。针对这两个故障，传统的检测方式是对地址空间里的存储单元进行升序的写读，再进行降序的写读，检测是否有数据错误。
耦合故障在特地情况下比较容易被激发，其中一种情况就是某个cell处于高电平，但是其四周的cell均为低电平，或是与之相反的某cell处于低电平，但是其四周的cell均为高电平，这种大跨幅的电势差容易触发故障cell出现存储错误。目前没有针对这种故障情况的测试手段。
发明内容
本发明所要解决的技术问题是：提供了一种DRAM测试方法、装置、可读存储介质及电子设备，能够提高测试DRAM时故障的覆盖率。
为了解决上述技术问题，本发明采用的技术方案为：
一种DRAM测试方法，包括步骤：
对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种DRAM测试装置，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述DRAM测试方法中的各个步骤。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述DRAM测试方法中的各个步骤。
本发明的有益效果在于：
本发明通过对待测试的DRAM进行两轮测试，对已写入预设测试数据的所有存储单元进行行交替访问，在行交替访问过程中得到比较结果，通过两轮测试的比较结果得到最终测试结果，能够覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
附图说明
图1为本发明实施例的一种DRAM测试方法的步骤流程图；
图2为本发明实施例的一种DRAM测试装置的结构示意图；
图3为本发明实施例的一种电子设备的结构示意图；
图4为本发明实施例的DRAM测试方法中预设测试数据以及预设测试数据的反数示意图；
图5为本发明实施例的DRAM测试方法中写入数据的待测试的DRAM的存储阵列示意图；
图6为本发明实施例的DRAM测试方法中向目标行的相邻行写入预设测试数据的反数示意图；
图7为本发明实施例的DRAM测试方法中对待测试的DRAM的整个存储阵列执行刷新的示意图；
图8为本发明实施例的DRAM测试方法中读取目标行及其相邻行的数据示意图；
图9为本发明实施例的DRAM测试方法中向比较后的相邻行写入预设测试数据的示意图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
如图1所示，本发明实施例提供了一种DRAM的测试方法，包括步骤：
对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
从上述描述可知，本发明的有益效果在于：通过对待测试的DRAM进行两轮测试，对已写入预设测试数据的所有存储单元进行行交替访问，在行交替访问过程中得到比较结果，通过两轮测试的比较结果得到最终测试结果，能够覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
进一步的，所述对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据包括：
以预设突发长度为单位从所述待测试的DRAM的每一第一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据。
由上述描述可知，通过以突发长度为单位对待测试的DRAM写入预设测试数据，能够提高数据写入速度，且时间复杂度低，适用于量产测试。
进一步的，所述向与所述目标行相邻的行写入所述预设测试数据的反数包括：
以预设突发长度为单位向所述目标行的前一行与后一行按照预设顺序写入所述预设测试数据的反数，若不存在所述目标行的前一行或后一行，则省略所述前一行或后一行的数据写入。
由上述描述可知，对目标行的前一行和后一行写入预设测试数据的反数，造成目标行与相邻行出现大跨幅的电势差，能够覆盖此前的测试盲区，让多存储单元故障更容易得到激发，从而提高了故障覆盖率。
进一步的，所述读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较包括：
以预设突发长度为单位读取所述目标行的数据，将读取到的数据与对应写入的数据进行比较；
以预设突发长度为单位按照预设顺序读取所述目标行的相邻行的数据，将读取到的数据与对应写入的数据进行比较。
由上述描述可知，对存储阵列进行刷新后，再通过读取目标行与相邻行的数据，将读取到的数据与写入的数据进行比较，若待测试的DRAM正常工作，则刷新前后的数据一致，若存在缺陷或处于极端条件下，刷新前后的数据不一致，可检测出待测试的DRAM是否无故障，提高测试时的故障覆盖率。
进一步的，所述将读取到的数据与对应写入的数据进行比较之后包括步骤：
以预设突发长度为单位向比较后的所述目标行的相邻行按照预设顺序写入所述预设测试数据。
由上述描述可知，对相邻行先写入预设测试数据，再写入预设测试数据的反数，再读取预设测试数据的反数，最后写入预设测试数据，能够使单存储单元得到激发，提高了故障覆盖率，保证测试的可靠性和准确性。
进一步的，所述预设顺序包括：
先对所述目标行的前一行进行读写操作后，再对所述目标行的后一行进行读写操作；
或，先对所述目标行的后一行进行读写操作后，再对所述目标行的前一行进行读写操作。
由上述描述可知，对相邻行进行读写操作时，可以先对前一行进行读写操作后，再对后一行进行读写操作，或者，先对后一行进行读写操作后，再对前一行进行读写操作，能够让测试人员自行选择行交替访问的顺序，灵活性高。
进一步的，所述根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果包括：
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
由上述描述可知，通过由两轮测试分别得到第一比较结果和第二比较结果，能够检测出较难发现的芯片缺陷，提高了测试时的故障覆盖率，并保证了测试的可靠性。
如图2所示，本发明另一实施例提供了一种DRAM测试装置，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
本发明另一实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述DRAM测试方法中的各个步骤。
如图3所示，本发明另一实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述DRAM测试方法中的各个步骤。
本发明上述DRAM测试方法，装置、计算机可读存储介质及电子设备能够适用于任何类型的DRAM的测试中，比如DDR以及LPDDR各代产品，以下通过具体实施方式进行说明：
实施例一
请参照图1，一种DRAM测试方法，包括步骤：
S1、对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
S11、对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
具体的，以预设突发长度为单位从所述待测试的DRAM的每一第一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
其中，所述第一预设读写单元可以根据实际情况需要进行灵活设置，比如可以设置为列或行；
突发长度(Burst Length，BL)是由JEDEC标准确定的，也可以自由设置，即一次操作多位(比如8位或16位)进行对应的读写，比如，在进行基于行的写数据时，如果定位的地址是0行，突发长度为8bit，则在0行0列这个位置开始同时写入要写入的数据的前8位数值，接着第二个突发长度写入要写入的数据的9-16位，一直连续写入直至将0行的存储位置全部写完，接着重新定位下一行的地址，继续上一行的操作，直到全盘写入数据，读数据也是类似的操作；
本实施例中，所述第一预设单元为行，如图5所示；
比如，从第一行的第一列开始写入预设测试数据，写完第一行后，从第二行的第一列开始写入预设测试数据，以此类推，直至待测试的DRAM的每一行均写入数据；
S12、以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
具体的，所述向与所述目标行相邻的行写入所述预设测试数据的反数包括：
以预设突发长度为单位向所述目标行的前一行与后一行按照预设顺序写入所述预设测试数据的反数，若不存在所述目标行的前一行或后一行，则省略所述前一行或后一行的数据写入；
其中，所述预设顺序包括：
先对所述目标行的前一行进行读写操作后，再对所述目标行的后一行进行读写操作；
或，先对所述目标行的后一行进行读写操作后，再对所述目标行的前一行进行读写操作；
本实施例中，预设顺序为先对所述目标行的前一行进行读写操作后，再对所述目标行的后一行进行读写操作；
比如，对于遍历到的目标行，假设该目标行存在其前一行与后一行，则以预设突发长度为单位先向目标行的前一行写入预设测试数据的反数，再向目标行的后一行写入预设测试数据的反数；
比如，目标行是第一行，则仅存在其后一行，省略该目标行的前一行的数据写入，向其后一行写入预设测试数据的反数，并对待测试的DRAM的整个存储阵列执行刷新操作；目标行是最后一行，则仅存在其前一行，省略该目标行的后一行的数据写入，向其前一行写入预设测试数据的反数，并对待测试的DRAM的整个存储阵列执行刷新操作；目标行是除了第一行与最后一行外的其他行，则存在其前一行与后一行，先向其前一行写入预测测试数据的反数，再向其后一行写入预设测试数据的反数，并对待测试的DRAM的整个存储阵列执行刷新操作；
S13、读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
具体的，所述读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较包括：
S131、以预设突发长度为单位读取所述目标行的数据，将读取到的数据与对应写入的数据进行比较；
S132、以预设突发长度为单位按照预设顺序读取所述目标行的相邻行的数据，将读取到的数据与对应写入的数据进行比较；
比如，以预设突发长度为单位先读取目标行的前一行的数据，将读取到的数据与对应写入的数据进行比较，再读取目标行的后一行的数据，将读取到的数据与对应写入的数据进行比较；
S14、以预设突发长度为单位向比较后的所述目标行的相邻行按照预设顺序写入所述预设测试数据；
比如，以预设突发长度为单位先向比较后的目标行的前一行写入预设测试数据，再向比较后的目标行的后一行写入预设测试数据；
在进行完第一轮测试后，进行第二轮测试，第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
S2、根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果；
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
本实施例中，具体的参照图4-9，首先，对所述待测试DRAM进行第一轮测试：
如图4所示，定义写入的测试数据为D＝01010101……0101，其反数为/D＝10101010……1010，假设预设突发长度为BL＝8bit，则D＝01010101，/D＝10101010；
首先，定位的地址是第0行第0列，从第0行第0列对应的存储单元按BL开始写入测试数据D，写完第0行后，从第1行第0列开始写入测试数据D，以此类推，直至整个存储阵列均写入数据，如图5所示；
其次，以行为单位，从第0行开始对存储阵列进行遍历直至遍历完整个存储阵列的所有行，对于遍历到的目标行(即图6中的Base Line)，按BL先向目标行的前一行(即图6中的Front Line)写入/D，再向目标行的后一行(即图6中的Rear Line)写入/D，如图6所示；
接着，对整个存储阵列执行REF(刷新)操作，如图7所示；
其中，若不存在目标行的前一行或后一行，则省略前一行或后一行的数据写入，比如第0行为目标行，则该目标行不存在前一行，仅存在后一行，则省略前一行的数据写入，对后一行进行数据写入；
再按BL读取目标行的数据，将读取到的数据与D进行比较，核验是否有误；按BL先读取目标行的前一行的数据，将读取到的数据与/D进行比较，核验是否有误，然后读取目标行的后一行的数据，将读取到的数据与/D进行比较，核验是否有误，如图8所示；
然后，按BL先向目标行的前一行写入D，再向目标行的后一行写入D，如图9所示；
获得第一比较结果；
第二轮测试中，定义写入的测试数据/D＝10101010，其反数D＝01010101：
首先，定位的地址是第0行第0列，从第0行第0列对应的存储单元按BL开始写入测试数据/D，写完第0行后，从第1行第0列开始写入测试数据/D，以此类推，直至整个存储阵列均写入数据；
其次，以行为单位，从第0行开始对存储阵列进行遍历直至遍历完整个存储阵列的所有行，对于遍历到的目标行，按BL先向目标行的前一行写入D，再向目标行的后一行写入D；
接着，对整个存储阵列执行REF操作；
再按BL读取目标行的数据，将读取到的数据与/D进行比较，核验是否有误；按BL先读取目标行的前一行的数据，将读取到的数据与D进行比较，核验是否有误，然后读取目标行的后一行的数据，将读取到的数据与D进行比较，核验是否有误；
然后，按BL先向目标行的前一行写入/D，再向目标行的后一行写入/D；
获得第二比较结果；
若第一比较结果与第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
实施例二
本实施例二与实施例一的区别在于第一预设单元为列，所述预设顺序为先对所述目标行的后一行进行读写操作后，再对所述目标行的前一行进行读写操作；
具体的，定位的地址是第0列第0行，从第0列第0行对应的存储单元按BL开始写入测试数据D，即第0列第0行至第7列第0行写入测试数据D，写完后，从第0列第1行开始写入测试数据D，写完第0列至第7列所有行后，接着按照行的顺序写入第8列至第15列所有行，以此类推，直至整个存储阵列均写入数据；
其次，以行为单位，从第0行开始对存储阵列进行遍历直至遍历完整个存储阵列的所有行，对于遍历到的目标行，按BL先向目标行的后一行写入/D，再向目标行的前一行写入/D；
接着，对整个存储阵列执行REF(刷新)操作；
再按BL读取目标行的数据，将读取到的数据与D进行比较，核验是否有误；按BL先读取目标行的后一行的数据，将读取到的数据与/D进行比较，核验是否有误，然后读取目标行的前一行的数据，将读取到的数据与/D进行比较，核验是否有误；
然后，按BL先向目标行的后一行写入D，再向目标行的前一行写入D；
获得第一比较结果；
第二轮测试中，定义写入的测试数据/D＝10101010，其反数D＝01010101：
首先，定位的地址是第0行第0列，从第0行第0列对应的存储单元按BL开始写入测试数据/D，写完第0行后，从第1行第0列开始写入测试数据/D，以此类推，直至整个存储阵列均写入数据；
其次，以行为单位，从第0行开始对存储阵列进行遍历直至遍历完整个存储阵列的所有行，对于遍历到的目标行，按BL先向目标行的后一行写入D，再向目标行的前一行写入D；
接着，对整个存储阵列执行REF操作；
再按BL读取目标行的数据，将读取到的数据与/D进行比较，核验是否有误；按BL先读取目标行的后一行的数据，将读取到的数据与D进行比较，核验是否有误，然后读取目标行的前一行的数据，将读取到的数据与D进行比较，核验是否有误；
然后，按BL先向目标行的后一行写入/D，再向目标行的前一行写入/D；
获得第二比较结果；
若第一比较结果与第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
实施例三
请参照图2，一种DRAM测试装置，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
实施例四
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时可实现实施例一或实施例二中DRAM测试方法的各个步骤。
实施例五
请参照图3，一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现实施例一或实施例二中DRAM测试方法的各个步骤。
综上所述，本发明提供的一种DRAM检测方法、装置、可读存储介质及电子设备，对待检测的DRAM进行两轮测试，在对待测试的DRAM写入预设测试数据以及对目标行与相邻行进行数据写入的过程中，以预设突发长度为单位进行写入，能够提高数据写入速度，且时间复杂度低，便于量产测试，对目标行的前一行和后一行写入预设测试数据的反数，造成目标行与相邻行出现大跨幅的电势差，让多存储单元故障更容易得到激发，对目标行及其相邻行进行读取与写入数据的过程中，对相邻行按照预设顺序进行读写操作，预设顺序包括先对前一行进行读写操作后，再对后一行进行读写操作，或先对后一行进行读写操作后，再对前一行进行读写操作，提高了测试的灵活性，向比较后的相邻行再写入预设测试数据，能够使单存储单元得到激发，通过对待测试的DRAM实现行交替访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
在本申请所提供的上述实施例中，应该理解到，所揭露的方法、装置、计算机可读存储介质以及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个组件或模块可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或组件或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的组件可以是或者也可以不是物理上分开的，作为组件显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部组件来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个组件单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种DRAM测试方法，其特征在于，包括步骤：
对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
2.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据包括：
以预设突发长度为单位从所述待测试的DRAM的每一第一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据。
3.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述向与所述目标行相邻的行写入所述预设测试数据的反数包括：
以预设突发长度为单位向所述目标行的前一行与后一行按照预设顺序写入所述预设测试数据的反数，若不存在所述目标行的前一行或后一行，则省略所述前一行或后一行的数据写入。
4.根据权利要求3所述的一种DRAM测试方法，其特征在于，所述读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较包括：
以预设突发长度为单位读取所述目标行的数据，将读取到的数据与对应写入的数据进行比较；
以预设突发长度为单位按照预设顺序读取所述目标行的相邻行的数据，将读取到的数据与对应写入的数据进行比较。
5.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述将读取到的数据与对应写入的数据进行比较之后包括步骤：
以预设突发长度为单位向比较后的所述目标行的相邻行按照预设顺序写入所述预设测试数据。
6.根据权利要求3至5中任一项所述的一种DRAM测试方法，其特征在于，所述预设顺序包括：
先对所述目标行的前一行进行读写操作后，再对所述目标行的后一行进行读写操作；
或，先对所述目标行的后一行进行读写操作后，再对所述目标行的前一行进行读写操作。
7.根据权利要求1至5中任一项所述的一种DRAM测试方法，其特征在于，所述根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果包括：
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
8.一种DRAM测试装置，其特征在于，包括：
数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
所述测试包括：
对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
以行为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有行；
对于遍历到的目标行，向与所述目标行相邻的行写入所述预设测试数据的反数，并对所述待测试的DRAM的整个存储阵列执行刷新操作；
读取所述目标行及其相邻行的数据，将读取到的数据与对应写入的数据进行比较；
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的一种DRAM测试方法中的各个步骤。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述的一种DRAM测试方法中的各个步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011456909.XA CN112599178A (zh) | 2020-12-11 | 2020-12-11 | Dram测试方法、装置、可读存储介质及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011456909.XA CN112599178A (zh) | 2020-12-11 | 2020-12-11 | Dram测试方法、装置、可读存储介质及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112599178A true CN112599178A (zh) | 2021-04-02 |
Family
ID=75192807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011456909.XA Pending CN112599178A (zh) | 2020-12-11 | 2020-12-11 | Dram测试方法、装置、可读存储介质及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599178A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889176A (zh) * | 2021-09-29 | 2022-01-04 | 深圳市金泰克半导体有限公司 | Ddr芯片的存储单元的测试方法、装置、设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216239B1 (en) * | 1997-09-15 | 2001-04-10 | Integrated Device Technology, Inc. | Testing method and apparatus for identifying disturbed cells within a memory cell array |
| US6282622B1 (en) * | 1998-08-10 | 2001-08-28 | Joseph Norman Morris | System, method, and program for detecting and assuring DRAM arrays |
| JP2005050393A (ja) * | 2003-07-29 | 2005-02-24 | Toshiba Lsi System Support Kk | 半導体装置およびその故障検出方法 |
| CN111554344A (zh) * | 2020-04-28 | 2020-08-18 | 深圳佰维存储科技股份有限公司 | 存储单元测试方法、装置、存储介质及电子设备 |
-
2020
- 2020-12-11 CN CN202011456909.XA patent/CN112599178A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216239B1 (en) * | 1997-09-15 | 2001-04-10 | Integrated Device Technology, Inc. | Testing method and apparatus for identifying disturbed cells within a memory cell array |
| US6282622B1 (en) * | 1998-08-10 | 2001-08-28 | Joseph Norman Morris | System, method, and program for detecting and assuring DRAM arrays |
| JP2005050393A (ja) * | 2003-07-29 | 2005-02-24 | Toshiba Lsi System Support Kk | 半導体装置およびその故障検出方法 |
| CN111554344A (zh) * | 2020-04-28 | 2020-08-18 | 深圳佰维存储科技股份有限公司 | 存储单元测试方法、装置、存储介质及电子设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889176A (zh) * | 2021-09-29 | 2022-01-04 | 深圳市金泰克半导体有限公司 | Ddr芯片的存储单元的测试方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111554344B (zh) | 存储单元测试方法、装置、存储介质及电子设备 | |
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| CN113035259A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| US6243840B1 (en) | Self-test ram using external synchronous clock | |
| US9823964B2 (en) | Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation | |
| CN112331256A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| US7454671B2 (en) | Memory device testing system and method having real time redundancy repair analysis | |
| CN110570896B (zh) | 一种面向弱故障的低电压sram测试方法 | |
| US9880900B2 (en) | Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state | |
| CN111863111B (zh) | Dram的测试方法、装置、计算机可读存储介质及电子设备 | |
| CN112216339A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN112349341B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| CN113160876A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| US11482297B2 (en) | Test method for self-refresh frequency of memory array and memory array test device | |
| US11487613B2 (en) | Method for accessing semiconductor memory module | |
| CN112599178A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| US9183952B2 (en) | Apparatuses and methods for compressing data received over multiple memory accesses | |
| CN112802532A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN112885399A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN113488100A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| CN117059156A (zh) | 包括灵活列修复电路的存储器件 | |
| CN112802531A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN115877171A (zh) | 一种芯片测试方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 floors 1-3 and 4 of buildings 4 and 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213 Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Applicant after: BIWIN STORAGE TECHNOLOGY Co.,Ltd. Address before: 518000 1st, 2nd, 4th and 5th floors of No.4 factory building, tongfuyu industrial town, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Applicant before: BIWIN STORAGE TECHNOLOGY Co.,Ltd. |