CN113160876A - Dram测试方法、装置、计算机可读存储介质及电子设备 - Google Patents

Abstract

本发明公开一种DRAM测试方法、装置、计算机可读存储介质及电子设备，通过对待测试的DRAM进行两轮测试，对存储阵列交替写入预设测试数据以及预设测试数据的反数，基于写入的数据以预设操作单元为单位对每一第一预设读写单元分别进行两次遍历，对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于预设测试数据按照预设顺序对目标预设操作单元以及相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较，通过两轮测试的比较结果得到最终测试结果，实现了棋盘背景临近访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。

Description

DRAM测试方法、装置、计算机可读存储介质及电子设备

技术领域

本发明涉及DRAM芯片测试领域，尤其涉及一种DRAM测试方法、装置、计算机可读存储介质及电子设备。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)，是当代计算机系统不可或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(Double Data Rate，DDR)模组以及应用于嵌入式ARM架构的低功耗内存(Low PowerDouble Data Rate，LPDDR)芯片。

LPDDR的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。

另外，由于当前DRAM为了高效的存取速率采用的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(Burst Length，BL)为单位进行的，一次操作多位(如8位、16位或32位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，第二个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存控制器(Memory Controller，MC)定位下一行的地址，继续同样的操作。

不同的访问方式会对存储单元的状态产生一定的影响。一般情况下IC(Integrated Circuit，集成电路)是以顺序进行访问，但在内存的失效模型中，有部分故障使用非连续的访问更容易激发，比如耦合故障(Coupling Fault，CF)。所以，对于顺序访问的情况下，有些故障类型就无法覆盖到。

发明内容

本发明所要解决的技术问题是：提供了一种DRAM测试方法、装置、计算机可读存储介质及电子设备，能够提高测试DRAM时故障的覆盖率。

为了解决上述技术问题，本发明采用的一种技术方案为：

一种DRAM测试方法，包括步骤：

对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种DRAM测试装置，包括：

数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述DRAM测试方法中的各个步骤。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述DRAM测试方法中的各个步骤。

本发明的有益效果在于：

通过对待测试的DRAM进行两轮测试，通过两轮测试的比较结果得到最终测试结果，由于部分故障使用非连续的访问更容易激发，以预设操作单元为单位对待测试的DRAM的存储阵列交替写入预设测试数据以及预设测试数据的反数，基于写入的数据以预设操作单元为单位对待测试的DRAM的每一第一预设读写单元分别进行两次遍历，能够模拟具有一定间隔的非连续的访问方式，对于遍历到的目标预设操作单元，基于预设测试数据按照预设顺序对目标预设操作单元以及相邻预设操作单元进行数据读写操作，实现了棋盘背景临近访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。

附图说明

图1为本发明实施例的一种DRAM测试方法的步骤流程图；

图2为本发明实施例的一种DRAM测试装置的结构示意图；

图3为本发明实施例的一种电子设备的结构示意图；

图4为本发明实施例的DRAM测试方法中预设测试数据以及预设测试数据的反数示意图；

图5为本发明实施例的DRAM测试方法中的测试流程图；

图6(a)为本发明实施例的DRAM测试方法中的第一轮测试背景数据示意图；

图6(b)为本发明实施例的DRAM测试方法中的第二轮测试背景数据示意图；

图7(a)为本发明实施例的DRAM测试方法中的第一预设顺序示意图；

图7(b)为本发明实施例的DRAM测试方法中的第二预设顺序示意图；

图7(c)为本发明实施例的DRAM测试方法中的第三预设顺序示意图；

图7(d)为本发明实施例的DRAM测试方法中的第四预设顺序示意图；

图8为本发明实施例的DRAM测试方法中的按照第一预设顺序进行数据读取操作的示意图；

图9为本发明实施例的DRAM测试方法中的第一次遍历示意图；

图10为本发明实施例的DRAM测试方法中的第二次遍历示意图。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1，本发明实施例提供了一种DRAM测试方法，包括步骤：

对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

从上述描述可知，本发明的有益效果在于：通过对待测试的DRAM进行两轮测试，通过两轮测试的比较结果得到最终测试结果，由于部分故障使用非连续的访问更容易激发，以预设操作单元为单位对待测试的DRAM的存储阵列交替写入预设测试数据以及预设测试数据的反数，基于写入的数据以预设操作单元为单位对待测试的DRAM的每一第一预设读写单元分别进行两次遍历，能够模拟具有一定间隔的非连续的访问方式，对于遍历到的目标预设操作单元，基于预设测试数据按照预设顺序对目标预设操作单元以及相邻预设操作单元进行数据读写操作，实现了棋盘背景临近访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。

进一步地，所述以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据包括：

按照预设突发长度以预设操作单元为单位对所述待测试的DRAM的存储阵列的每一第二预设读写单元的低位地址开始交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据。

由上述描述可知，以预设操作单元为单位对待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数，实现了棋盘数据背景，即任意两个相邻的预设操作单元的数据不同，能够使存储单元与周围单元之间存在电势差，若存储单元存在缺陷，则会使写入的数据发送变化，使后续测试中部分故障更容易被激发，并且，通过按照突发长度对待测试的DRAM写入数据，能够提高数据写入速度，且时间复杂度低，适用于量产测试。

进一步地，所述基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元包括：

对所述待测试的DRAM的每一第一预设读写单元中所有写入的数据为所述预设测试数据的第一预设操作单元进行第一次遍历直至遍历完所述待测试的DRAM的所有写入的数据为所述预设测试数据的第一预设操作单元；

对所述待测试的DRAM的每一第一预设读写单元中所有写入的数据为所述预设测试数据的反数的第二预设操作单元进行第二次遍历直至遍历完所述待测试的DRAM的所有写入的数据为所述预设测试数据的反数的第二预设操作单元。

由上述描述可知，对所有写入的数据为预设测试数据的第一预设操作单元进行第一次遍历，对所有写入的数据为预设测试数据的反数的第二预设操作单元进行第二次遍历，模拟了具有一定间隔的非连续的访问，能够覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使多存储单元故障得到激发，从而提高了故障覆盖率。

进一步地，对于第一次遍历中每一第一预设读写单元中的所有第一预设操作单元，其对应的所述预设顺序交替变换；

对于第二次遍历中每一第一预设读写单元中的所有第二预设操作单元，其对应的所述预设顺序交替变换。

进一步地，所述对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较包括：

对于第一次遍历中遍历到的第一目标预设操作单元，确定与其相邻的第一相邻预设操作单元，判断所述第一目标预设操作单元在与其对应的第一预设读写单元的所有第一预设操作单元中的序号是否为奇数，若是，则按照第一预设顺序向所述第一相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的第一相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

若否，则按照第二预设顺序向所述第一相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的第一相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

对于第二次遍历中遍历到的第二目标预设操作单元，确定与其相邻的第二相邻预设操作单元，判断所述第二目标预设操作单元在与其对应的第一预设读写单元的所有第二预设操作单元中的序号是否为偶数，若是，则按照第三预设顺序向所述第二相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的反数的第二相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

若否，则按照第四预设顺序向所述第二相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的反数的第二相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较。

由上述描述可知，由于存储单元存在相邻存储单元，不同的访问顺序有不同的激活存储单元跳变故障的可能，比如，沿s方向访问再沿e方向访问，能够激活故障，但沿s方向访问再沿w方向访问，可能就无法激活该故障，因此对于前后相邻的第一预设操作单元或第二预设操作单元按照不同的顺序进行数据读写操作，能够激发存储单元跳变故障，并且，由于读操作会吸走电荷再充电，写操作只是充电，逐个地先对相邻预设操作单元写入数据并对目标预设操作单元读取数据，再对相邻预设操作单元写入数据并对目标预设操作单元读取数据，读操作吸走电荷的动作有可能造成比较弱的存储单元所存储的值出现跳变，提高了故障的覆盖率。

进一步地，所述第一预设读写单元包括行或列。

由上述描述可知，测试人员能够根据需要设置第一预设读写单元为行或列，灵活性高。

进一步地，所述根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果包括：

若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。

由上述描述可知，通过由两轮测试分别得到第一比较结果和第二比较结果，能够检测出较难发现的芯片缺陷，提高了测试时的故障覆盖率，并保证了测试的可靠性。

请参照图2，本发明另一实施例提供了一种DRAM测试装置，包括：

数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

本发明另一实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述DRAM测试方法中的各个步骤。

请参照图3，本发明另一实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述DRAM测试方法中的各个步骤。

本发明上述DRAM测试方法、装置、计算机可读存储介质及电子设备能够适用于任何类型的DRAM的测试中，比如DDR以及LPDDR各代产品，以下通过具体实施方式进行说明：

实施例一

请参照图1，本实施例的一种DRAM测试方法，包括步骤：

S1、对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

S11、以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

具体的，按照预设突发长度以预设操作单元为单位对所述待测试的DRAM的存储阵列的每一第二预设读写单元的低位地址开始交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

其中，所述第二预设读写单元可以根据实际情况需要进行灵活设置，比如可以设置为列或行；

突发长度(Burst Length，BL)是由JEDEC标准确定的，也可以自由设置，即一次操作多位(比如8位或16位)进行对应的读写，比如，在进行基于行的写数据时，如果定位的地址是0行，突发长度为8bit，则在0行0列这个位置开始同时写入要写入的数据的前8位数值，接着第二个突发长度写入要写入的数据的9-16位，一直连续写入直至将0行的存储位置全部写完，接着重新定位下一行的地址，继续上一行的操作，直到全盘写入数据，读数据也是类似的操作；

本实施例中，所述第二预设读写单元为行；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

比如，存储阵列存在10行10列，从第一行的第一列开始向第一个预设操作单元写入预设测试数据，再向第二个预设操作单元写入预设测试数据的反数，接着向第三个预设操作单元写入预设测试数据，依此类推，写完第一行后，从第二行的第一列开始向第一个预设操作单元写入预设测试数据的反数，再向第二个预设操作单元写入预设测试数据，接着向第三个预设操作单元写入预设测试数据的反数，依此类推，直至待测试的DRAM的每一行均写入数据；

S12、基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

具体的，对所述待测试的DRAM的每一第一预设读写单元中所有写入的数据为所述预设测试数据的第一预设操作单元进行第一次遍历直至遍历完所述待测试的DRAM的所有写入的数据为所述预设测试数据的第一预设操作单元；

对所述待测试的DRAM的每一第一预设读写单元中所有写入的数据为所述预设测试数据的反数的第二预设操作单元进行第二次遍历直至遍历完所述待测试的DRAM的所有写入的数据为所述预设测试数据的反数的第二预设操作单元；

其中，所述第一预设读写单元包括行或列，本实施例中，所述第一预设读写单元为行；

比如，存储阵列存在3行3列，那么第一行中写入预设测试数据的第一预设操作单元分别为第1行第1列的预设操作单元、第1行第3列的预设操作单元，写入预设测试数据的反数的第二预设操作单元有第1行第2列的预设操作单元，第二行中写入预设测试数据的第一预设操作单元有第2行第2列的预设操作单元，写入预设测试数据的反数的第二预设操作单元有第2行第1列的预设操作单元、第2行第3列的预设操作单元，第三行中写入预设测试数据的第一预设操作单元有第3行第1列的预设操作单元、第3行第3列的预设操作单元，写入预设测试数据的反数的第二预设操作单元有第3行第2列的预设操作单元；

对第1行第1列的预设操作单元、第1行第3列的预设操作单元、第2行第2列的预设操作单元、第3行第1列的预设操作单元以及第3行第3列的预设操作单元进行第一次遍历，对第1行第2列的预设操作单元、第2行第1列的预设操作单元、第2行第3列的预设操作单元以及第3行第2列的预设操作单元进行第二次遍历；

S13、对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

在进行完第一轮测试后，进行第二轮测试，第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

S2、根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果；

若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。

实施例二

请参照图4-10，本实施例在实施例一的基础上进一步限定了如何按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，具体为：

对于第一次遍历中每一第一预设读写单元中的所有第一预设操作单元，其对应的所述预设顺序交替变换，也就是说，对第一次遍历中每一第一预设读写单元中的所有第一预设操作单元交替变换地按照第一预设顺序与第二预设顺序进行访问；

对于第二次遍历中每一第一预设读写单元中的所有第二预设操作单元，其对应的所述预设顺序交替变换，也就是说，对第二次遍历中每一第一预设读写单元中的所有第二预设操作单元交替变换地按照第三预设顺序与第四预设顺序进行访问；

则对于第一次遍历中遍历到的第一目标预设操作单元，确定与其相邻的第一相邻预设操作单元，判断所述第一目标预设操作单元在与其对应的第一预设读写单元的所有第一预设操作单元中的序号是否为奇数，若是，则按照第一预设顺序向所述第一相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的第一相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

若否，则按照第二预设顺序向所述第一相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的第一相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

其中，所述第一预设顺序为以目标预设操作单元为中心，先访问位于所述目标预设操作单元上面的相邻预设操作单元，再访问位于所述目标预设操作单元下面的相邻预设操作单元，接着访问位于所述目标预设操作单元左边的相邻预设操作单元，最后访问位于所述目标预设操作单元右边的相邻预设操作单元；

所述第二预设顺序为以目标预设操作单元为中心，先访问位于所述目标预设操作单元下面的相邻预设操作单元，再访问位于所述目标预设操作单元上面的相邻预设操作单元，接着访问位于所述目标预设操作单元右边的相邻预设操作单元，最后访问位于所述目标预设操作单元左边的相邻预设操作单元；

若任一方向不存在所述相邻预设操作单元，则省略该方向对应的相邻预设操作单元的访问；

比如，存储阵列存在10行10列，假设第一次遍历中遍历到的第一目标预设操作单元为第2行第2列的预设操作单元，那么与其相邻的第一相邻预设操作单元分别为第1行第2列、第2行第1列、第2行第3列、第3行第2列的四个预设操作单元，由于第2行第2列的预设操作单元在第二行的所有第一预设操作单元的序号是1，所以按照第一预设顺序先向第1行第2列的预设操作单元写入预设测试数据，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第1行第2列的预设操作单元写入预设测试数据的反数，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

再向第3行第2列的预设操作单元写入预设测试数据，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第3行第2列的预设操作单元写入预设测试数据的反数，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

接着向第2行第1列的预设操作单元写入预设测试数据，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第1列的预设操作单元写入预设测试数据的反数，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

最后向第2行第3列的预设操作单元写入预设测试数据，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第3列的预设操作单元写入预设测试数据的反数，并读取第2行第2列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

假设第一次遍历中遍历到的第一目标预设操作单元为第2行第4列的预设操作单元，那么与其相邻的第一相邻预设操作单元分别为第1行第4列、第2行第3列、第2行第5列、第3行第4列的四个预设操作单元，由于第2行第4列的预设操作单元在第二行的所有第一预设操作单元的序号是2，所以按照第二预设顺序先向第3行第4列的预设操作单元写入预设测试数据，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第3行第4列的预设操作单元写入预设测试数据的反数，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

再向第1行第4列的预设操作单元写入预设测试数据，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第1行第4列的预设操作单元写入预设测试数据的反数，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

接着向第2行第5列的预设操作单元写入预设测试数据，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第5列的预设操作单元写入预设测试数据的反数，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

最后向第2行第3列的预设操作单元写入预设测试数据，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第3列的预设操作单元写入预设测试数据的反数，并读取第2行第4列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

假设第一次遍历中遍历到的第一目标预设操作单元为第1行第1列的预设操作单元，那么与其相邻的第一相邻预设操作单元分别为第1行第2列、第2行第1列的两个预设操作单元，由于第1行第1列的预设操作单元在第一行的所有第一预设操作单元的序号是1，所以按照第一预设顺序先向第2行第1列的预设操作单元写入预设测试数据，并读取第1行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第1列的预设操作单元写入预设测试数据的反数，并读取第1行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

再向第1行第2列的预设操作单元写入预设测试数据，并读取第1行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第1行第2列的预设操作单元写入预设测试数据的反数，并读取第1行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

对于第二次遍历中遍历到的第二目标预设操作单元，确定与其相邻的第二相邻预设操作单元，判断所述第二目标预设操作单元在与其对应的第一预设读写单元的所有第二预设操作单元中的序号是否为偶数，若是，则按照第三预设顺序向所述第二相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的反数的第二相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

若否，则按照第四预设顺序向所述第二相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的反数的第二相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

其中，所述第三预设顺序为以目标预设操作单元为中心，先访问位于所述目标预设操作单元右边的相邻预设操作单元，再访问位于所述目标预设操作单元左边的相邻预设操作单元，接着访问位于所述目标预设操作单元下面的相邻预设操作单元，最后访问位于所述目标预设操作单元上面的相邻预设操作单元；

所述第四预设顺序为以目标预设操作单元为中心，先访问位于所述目标预设操作单元左边的相邻预设操作单元，再访问位于所述目标预设操作单元右边的相邻预设操作单元，接着访问位于所述目标预设操作单元上面的相邻预设操作单元，最后访问位于所述目标预设操作单元下面的相邻预设操作单元；

比如，存储阵列存在10行10列，假设第二次遍历中遍历到的第二目标预设操作单元为第2行第3列的预设操作单元，那么与其相邻的第二相邻预设操作单元分别为第1行第3列、第2行第2列、第2行第4列、第3行第3列的四个预设操作单元，由于第2行第3列的预设操作单元在第二行的所有第二预设操作单元的序号是2，所以按照第三预设顺序先向第2行第4列的预设操作单元写入预设测试数据，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第4列的预设操作单元写入预设测试数据的反数，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

再向第2行第2列的预设操作单元写入预设测试数据，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第2列的预设操作单元写入预设测试数据的反数，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

接着向第3行第3列的预设操作单元写入预设测试数据，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第3行第3列的预设操作单元写入预设测试数据的反数，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

最后向第1行第3列的预设操作单元写入预设测试数据，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第1行第3列的预设操作单元写入预设测试数据的反数，并读取第2行第3列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

假设第二次遍历中遍历到的第二目标预设操作单元为第2行第1列的预设操作单元，那么与其相邻的第二相邻预设操作单元分别为第1行第1列、第2行第2列、第3行第1列的三个预设操作单元，由于第2行第1列的预设操作单元在第二行的所有第二预设操作单元的序号是1，所以按照第四预设顺序先向第2行第2列的预设操作单元写入预设测试数据，并读取第2行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第2行第2列的预设操作单元写入预设测试数据的反数，并读取第2行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

再向第1行第1列的预设操作单元写入预设测试数据，并读取第2行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第1行第1列的预设操作单元写入预设测试数据的反数，并读取第2行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

接着向第3行第1列的预设操作单元写入预设测试数据，并读取第2行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，向第3行第1列的预设操作单元写入预设测试数据的反数，并读取第2行第1列的预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

以下通过一个具体的实施方式来说明如何实现对DRAM的测试：

首先，如图5所示，对所述待测试DRAM进行第一轮测试：

如图4所示，定义写入的测试数据为D＝01010101……0101，其反数为/D＝10101010……1010，假设预设突发长度为BL＝8bit，则D＝01010101，/D＝10101010；

S1、定位的地址是第0行第0列，从第0行第0列对应的预设操作单元按BL开始交替写入测试数据D与/D，写完第0行后，从第1行第0列开始交替写入测试数据D与/D，以此类推，直至整个存储阵列均写入数据，如图6(a)所示；

S2、从第0行0列开始对所述待测试的DRAM的每一行中所有写入的数据为D的第一预设操作单元进行第一次遍历直至遍历完所述待测试的DRAM的所有写入的数据为D的第一预设操作单元，如图6(a)所示；

S3、对于遍历到的第一目标预设操作单元A(R1，C1)，确定与A相邻的第一相邻预设操作单元，分别是B(R0，C1)、B(R1，C0)、B(R1，C2)、B(R2，C1)，如图6(a)所示；

其中，若A的任一方向不存在第一相邻预设操作单元，则省略该方向对应的第一相邻预设操作单元的访问，比如第一目标预设操作单元为A(R0，C2)，则与A(R0，C2)相邻的第一相邻预设操作单元为B(R0，C1)、B(R1，C2)、B(R0，C3)，只要对B(R0，C1)、B(R1，C2)、B(R0，C3)三个预设操作单元进行访问；

S4、如图7(a)、图9所示，由于A(R1，C1)在第1行的所有第一预设操作单元中的序号为1，所以按照第一预设顺序先向B(R0，C1)写入D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，向B(R0，C1)写入/D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，如图8(a)、(b)所示；

S5、再向B(R2，C1)写入D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，向B(R2，C1)写入/D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，如图8(c)、(d)所示；

S6、接着向B(R1，C0)写入D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，向B(R1，C0)写入/D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，如图8(e)、(f)所示；

S7、最后向B(R1，C2)写入D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，向B(R1，C2)写入/D，并读取A(R1，C1)的数据，将读取到的数据与D进行比较，如图8(g)、(h)所示；

S8、对于遍历到的第一目标预设操作单元A(R1，C3)，确定与A相邻的第一相邻预设操作单元，分别是B(R0，C3)、B(R1，C2)、B(R1，C4)、B(R2，C3)；

S9、如图7(b)、图9所示，由于A(R1，C3)在第1行的所有第一预设操作单元中的序号为2，所以按照第二预设顺序先向B(R2，C3)写入D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较，向B(R2，C3)写入/D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较；

S10、再向B(R0，C3)写入D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较，向B(R0，C3)写入/D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较；

S11、接着向B(R1，C4)写入D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较，向B(R1，C4)写入/D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较；

S12、最后向B(R1，C2)写入D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较，向B(R1，C2)写入/D，并读取A(R1，C3)的数据，将读取到的数据与D进行比较；

其余的第一目标预设操作单元均如上述所示；

S13、第一次遍历结束后，从第0行0列开始对所述待测试的DRAM的每一行中所有写入的数据为/D的第二预设操作单元进行第二次遍历直至遍历完所述待测试的DRAM的所有写入的数据为/D的第二预设操作单元，如图6(a)所示；

S14、如图10所示，对于遍历到的第二目标预设操作单元B(R1，C2)，确定与B相邻的第二相邻预设操作单元，分别是A(R1，C3)、A(R1，C1)、A(R0，C2)、A(R2，C2)；

其中，若B的任一方向不存在第二相邻预设操作单元，则省略该方向对应的第二相邻预设操作单元的访问，比如第二目标预设操作单元为B(R0，C1)，则与B(R0，C1)相邻的第二相邻预设操作单元为A(R0，C0)、A(R1，C1)、A(R0，C2)，只要对A(R0，C0)、A(R1，C1)、A(R0，C2)三个预设操作单元进行访问；

S15、如图7(c)所示，由于B(R1，C2)在第1行的所有第二预设操作单元中的序号为2，所以按照第三预设顺序先向A(R1，C3)写入/D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较，向A(R1，C3)写入D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较；

S16、再向A(R1，C1)写入/D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较，向A(R1，C1)写入D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较；

S17、接着向A(R2，C2)写入/D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较，向A(R2，C2)写入D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较；

S18、最后向A(R0，C2)写入/D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较，向A(R0，C2)写入D，并读取B(R1，C2)的数据，将读取到的数据与/D进行比较；

S17、如图10所示，对于遍历到的第二目标预设操作单元B(R1，C4)，确定与B相邻的第二相邻预设操作单元，分别是A(R1，C3)、A(R1，C5)、A(R0，C4)、A(R2，C4)；

S18、如图7(d)所示，由于B(R1，C4)在第1行的所有第二预设操作单元中的序号为3，所以按照第四预设顺序先向A(R1，C3)写入/D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较，向A(R1，C3)写入D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较；

S19、再向A(R1，C5)写入/D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较，向A(R1，C5)写入D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较；

S20、接着向A(R0，C4)写入/D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较，向A(R0，C4)写入D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较；

S21、最后向A(R2，C4)写入/D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较，向A(R2，C4)写入D，并读取B(R1，C4)的数据，将读取到的数据与/D进行比较；

其余的第二目标预设操作单元均如上述所示；

第二次遍历结束后，获得第一比较结果；

S22、如图6(b)所示，第二轮测试中，定义写入的测试数据/D＝01010101，其反数D＝10101010，进行上述步骤，获得第二比较结果；

若第一比较结果与第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。

实施例三

请参照图2，一种DRAM测试装置，包括：

数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

实施例四

一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时可实现实施例一或实施例二中DRAM测试方法的各个步骤。

实施例五

请参照图3，一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现实施例一或实施例二中DRAM测试方法的各个步骤。

综上所述，本发明提供的一种DRAM检测方法、装置、计算机可读存储介质及电子设备，对待检测的DRAM进行两轮测试，在对待测试的DRAM交替写入预设测试数据与预设测试数据的反数的过程中，以预设突发长度为单位进行写入，能够提高数据写入速度，且时间复杂度低，便于量产测试，对待测试的DRAM的每一第一预设读写单元中所有写入的数据为预设测试数据的第一预设操作单元进行第一次遍历，对所有写入的数据为预设测试数据的反数的第二预设操作单元进行第二次遍历，模拟了具有一定间隔的非连续的访问，对于第一次遍历中遍历到的第一目标预设操作单元，基于预设测试数据交替按照第一预设顺序与第二预设顺序对第一目标预设操作单元以及第一相邻预设操作单元进行数据读写操作，对于第二次遍历中遍历到的第二目标预设操作单元，基于预设测试数据交替按照第三预设顺序与第四预设顺序对第二目标预设操作单元以及第二相邻预设操作单元进行数据读写操作，能够激发存储单元跳变故障，通过对待测试的DRAM实现棋盘背景临近访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。

在本申请所提供的上述实施例中，应该理解到，所揭露的方法、装置、计算机可读存储介质以及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个组件或模块可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或组件或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的组件可以是或者也可以不是物理上分开的，作为组件显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部组件来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个组件单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种DRAM测试方法，其特征在于，包括步骤：

对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

2.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据包括：

按照预设突发长度以预设操作单元为单位对所述待测试的DRAM的存储阵列的每一第二预设读写单元的低位地址开始交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据。

3.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元包括：

对所述待测试的DRAM的每一第一预设读写单元中所有写入的数据为所述预设测试数据的第一预设操作单元进行第一次遍历直至遍历完所述待测试的DRAM的所有写入的数据为所述预设测试数据的第一预设操作单元；

对所述待测试的DRAM的每一第一预设读写单元中所有写入的数据为所述预设测试数据的反数的第二预设操作单元进行第二次遍历直至遍历完所述待测试的DRAM的所有写入的数据为所述预设测试数据的反数的第二预设操作单元。

4.根据权利要求3所述的一种DRAM测试方法，其特征在于，对于第一次遍历中每一第一预设读写单元中的所有第一预设操作单元，其对应的所述预设顺序交替变换；

对于第二次遍历中每一第一预设读写单元中的所有第二预设操作单元，其对应的所述预设顺序交替变换。

5.根据权利要求4所述的一种DRAM测试方法，其特征在于，所述对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较包括：

对于第一次遍历中遍历到的第一目标预设操作单元，确定与其相邻的第一相邻预设操作单元，判断所述第一目标预设操作单元在与其对应的第一预设读写单元的所有第一预设操作单元中的序号是否为奇数，若是，则按照第一预设顺序向所述第一相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的第一相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

若否，则按照第二预设顺序向所述第一相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的第一相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第一目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

对于第二次遍历中遍历到的第二目标预设操作单元，确定与其相邻的第二相邻预设操作单元，判断所述第二目标预设操作单元在与其对应的第一预设读写单元的所有第二预设操作单元中的序号是否为偶数，若是，则按照第三预设顺序向所述第二相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的反数的第二相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较；

若否，则按照第四预设顺序向所述第二相邻预设操作单元写入所述预设测试数据的反数，每写入一次所述预设测试数据的反数，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较，再向当前写入所述预设测试数据的反数的第二相邻预设操作单元写入所述预设测试数据，每写入一次所述预设测试数据，读取所述第二目标预设操作单元的数据，将读取到的数据与对应写入的数据进行比较。

6.根据权利要求1至5中任一项所述的一种DRAM测试方法，其特征在于，所述第一预设读写单元包括行或列。

7.根据权利要求1至5中任一项所述的一种DRAM测试方法，其特征在于，所述根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果包括：

若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。

8.一种DRAM测试装置，其特征在于，包括：

数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；

所述测试包括：

以预设操作单元为单位对所述待测试的DRAM的存储阵列交替写入预设测试数据以及所述预设测试数据的反数直至所述待测试的DRAM的所有存储单元均写入数据；

任一预设操作单元写入的数据与其相邻的相邻预设操作单元写入的数据不同；

基于写入的数据以所述预设操作单元为单位对所述待测试的DRAM的每一第一预设读写单元分别进行两次遍历直至遍历完所述待测试的DRAM的所有存储单元；

对于遍历到的目标预设操作单元，确定与其相邻的相邻预设操作单元，基于所述预设测试数据按照预设顺序对所述目标预设操作单元以及所述相邻预设操作单元进行数据读写操作，将读取的数据与对应写入的数据进行比较；

第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；

测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的一种DRAM测试方法中的各个步骤。

10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述的一种DRAM测试方法中的各个步骤。

Images