KR20160005988A - 반도체 장치의 어레이 퓨즈 테스트 방법 - Google Patents

반도체 장치의 어레이 퓨즈 테스트 방법 Download PDF

Info

Publication number
KR20160005988A
KR20160005988A KR1020140085216A KR20140085216A KR20160005988A KR 20160005988 A KR20160005988 A KR 20160005988A KR 1020140085216 A KR1020140085216 A KR 1020140085216A KR 20140085216 A KR20140085216 A KR 20140085216A KR 20160005988 A KR20160005988 A KR 20160005988A
Authority
KR
South Korea
Prior art keywords
test
confirmation information
repair
repair confirmation
array fuse
Prior art date
Application number
KR1020140085216A
Other languages
English (en)
Inventor
강재석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140085216A priority Critical patent/KR20160005988A/ko
Priority to US14/514,477 priority patent/US9543043B2/en
Priority to TW104105582A priority patent/TWI645411B/zh
Publication of KR20160005988A publication Critical patent/KR20160005988A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 기술은 테스트 프로그램이 실행됨에 따라 반도체 장치의 어레이 퓨즈 블록의 테스트를 위한 일련의 동작들이 수행되며, 상기 일련의 동작들은 상기 어레이 퓨즈 블록을 억세스하기 위한 정보를 포함하는 테스트 소스 파일을 생성하는 테스트 소스 파일 생성 단계; 상기 테스트 소스 파일을 이용하여 테스트 벡터를 생성하는 테스트 벡터 생생성 단계; 상기 테스트 벡터를 이용하여 시뮬레이션을 수행하여 리페어 확인 정보를 추출하는 제 1 추출 단계; 상기 테스트 소스 파일로부터 리페어 확인 정보 기대값을 추출하는 제 2 추출 단계; 및 상기 리페어 확인 정보와 상기 리페어 확인 정보 기대값을 비교하여 패스(Pass)/패일(Fail) 여부를 판단하는 판단 단계를 포함할 수 있다.

Description

반도체 장치의 어레이 퓨즈 테스트 방법{METHOD FOR TESTING ARRAY FUSE OF SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 어레이 퓨즈 테스트 방법에 관한 것이다.
반도체 장치는 메모리 블록을 포함할 수 있으며, 메모리 블록은 다수의 메모리 셀을 포함할 수 있다.
다수의 메모리 셀 중에서 일부는 결함이 존재하는 메모리 셀(memory cell)(이하, 결함 셀)을 대체하기 위한 리던던트(Redundant) 메모리 셀(이하, 리던던트 셀)이 될 수 있다.
테스트 과정을 통해 복수의 메모리 셀 중에서 결함 셀을 검출할 수 있다.
검출된 결함 셀을 리던던트 셀로 대체하는 동작 즉, 결함 셀을 억세스(access) 하기 위한 어드레스(이하, 리페어 어드레스)를 결함 셀을 대체한 리던던트 셀에 대응되는 어드레스로 대체하는 동작을 리페어 동작이라 칭할 수 있다.
반도체 장치는 리페어 어드레스들을 저장하기 위해 어레이 퓨즈(Array Fuse) 블록을 포함할 수 있다.
현실적으로 어레이 퓨즈 블록의 모든 단위 퓨즈를 억세스(access)하여 정상적인 리페어 동작 여부를 확인하기 어려우므로 실제 제조된 반도체 장치의 동작 신뢰성을 확보하는 것이 어렵다.
본 발명의 실시예는 어레이 퓨즈의 모든 단위 퓨즈를 자동으로 억세스하여 정상적인 리페어 동작 여부를 검증할 수 있는 반도체 장치의 어레이 퓨즈 테스트 방법을 제공한다.
본 발명의 실시예는 테스트 프로그램이 실행됨에 따라 반도체 장치의 어레이 퓨즈 블록의 테스트를 위한 일련의 동작들이 수행되며, 상기 일련의 동작들은 상기 어레이 퓨즈 블록을 억세스하기 위한 정보를 포함하는 테스트 소스 파일을 생성하는 테스트 소스 파일 생성 단계; 상기 테스트 소스 파일을 이용하여 테스트 벡터를 생성하는 테스트 벡터 생성 단계; 상기 테스트 벡터를 이용하여 시뮬레이션을 수행하여 리페어 확인 정보를 추출하는 제 1 추출 단계; 상기 테스트 소스 파일로부터 리페어 확인 정보 기대값을 추출하는 제 2 추출 단계; 및 상기 리페어 확인 정보와 상기 리페어 확인 정보 기대값을 비교하여 패스(Pass)/패일(Fail) 여부를 판단하는 판단 단계를 포함할 수 있다.
본 발명의 실시예에서 상기 테스트 프로그램이 실행되는 시점부터 상기 제 1 추출 단계까지의 지연 시간과 상기 테스트 프로그램이 실행되는 시점부터 상기 제 2 추출 단계까지의 지연 시간이 동일하게 설정될 수 있다.
본 발명의 실시예에서 상기 시뮬레이션은 상기 테스트 벡터에 맞도록 붓업(Boot-up)을 수행하는 단계, 상기 어레이 퓨즈 블록 중에서 상기 테스트 벡터에 의해 순차적으로 지정되는 단위 퓨즈들 각각에 리페어 어드레스를 기록하는 럽쳐 동작을 수행하는 단계, 및 상기 럽쳐 동작 이후, 리붓업 및 노멀 액티브를 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에서 상기 판단 단계는 상기 리페어 확인 정보가 제 1 로직 레벨인 타이밍에 상기 리페어 확인 정보 기대 값이 상기 제 1 로직 레벨을 갖는 경우, 패스로 판단할 수 있다.
본 기술은 자동으로 어레이 퓨즈에 포함된 모든 단위 퓨즈를 억세스하여 정상적인 리페어 동작 여부를 검증할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 어레이 퓨즈 테스트 방법을 설명하기 위한 도면,
도 2는 도 1의 MRD 파일의 구성 예를 나타낸 도면이고,
도 3은 도 1의 테스트 벡터의 구성 예를 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
본원발명은 어레이 퓨즈 블록의 억세스 및 그에 따른 리페어 동작의 정상 여부를 자동으로 테스트하기 위한 테스트 방법을 제공한다.
어레이 퓨즈 블록은 메모리 블록과 마찬가지로 매트릭스 구조로 배열된 다수의 단위 퓨즈 및 다수의 단위 퓨즈와 연결된 워드 라인 및 비트 라인을 포함할 수 있다.
어레이 퓨즈 블록을 구성하는 단위 퓨즈로서 전자 퓨즈를 사용할 수 있다. 전자 퓨즈는 패키징 이후에도 억세스(access)에 의한 럽쳐(Rupture)를 통해 그 전기적 상태를 변환하여 로직 값을 저장할 수 있다.
도 1에 도시된 바와 같이, 소프트웨어의 테스트 프로그램이 실행(Start) 됨에 따라 어레이 퓨즈 블록의 테스트를 위한 일련의 동작들이 다음과 같이 수행될 수 있다.
어레이 퓨즈 블록의 모든 단위 퓨즈를 억세스하기 위한 정보를 포함하는 테스트 소스 파일(Test Source File) 즉, MRD 파일을 생성한다(S1).
단위 퓨즈는 메모리 셀과 동일한 방식으로 억세스될 수 있다. 즉, 어레이 퓨즈 블록의 워드 라인(WL: Word Line)과 비트 라인(BL: Bit Line)의 선택적 조합에 의해 억세스될 수 있다.
MRD 파일은 단위 퓨즈들 모두를 억세스하여 럽쳐하기 위한 정보를 포함할 수 있다.
실제 어레이 퓨즈 블록의 단위 퓨즈 억세스는 반도체 장치의 입/출력 패드(DQ)를 통해 이루어질 수 있다.
도 2와 같이, MRD 파일은 예를 들어, 4개의 입/출력 패드(DQ) 각각에 대하여 BL8(Burst Length 8)만큼의 어레이 퓨즈 억세스를 위한 32 비트의 정보를 포함할 수 있다.
MRD 파일을 이용하여 테스트 벡터(Test Vactor)를 생성한다(S2).
테스트 벡터는 도 3과 같은 형태로 구성될 수 있으며, 어레이 퓨즈 블록의 단위 퓨즈들 각각에 대하여 순차적으로 붓업(Boot-up) - 럽쳐(Rupture) - 리붓업(Reboot-up) - 노멀 액티브(Normal Active)를 수행하는 패턴을 가질 수 있다.
럽쳐 정보 즉, 럽쳐 과정에서 필요한 정보는 어레이 퓨즈 블록의 워드 라인(WL)을 선택하기 위한 로우 어드레스(이하, 퓨즈 로우 어드레스), 비트 라인(BL)을 선택하기 위한 컬럼 어드레스(이하, 퓨즈 컬럼 어드레스) 및 어레이 퓨즈 블록에 저장될 리페어 어드레스가 포함될 수 있다.
럽쳐 정보는 MRD 파일로부터 가져올 수 있다.
럽쳐 정보 중에서 퓨즈 로우 어드레스 및 퓨즈 컬럼 어드레스는 순차적으로 생성될 수 있으며, 리페어 어드레스는 무작위(Random)로 생성될 수 있다.
테스트 벡터를 이용하여 어레이 퓨즈 시뮬레이션을 수행한다(S3).
시뮬레이션은 베리로그(Verilog)를 이용하여 반도체 장치를 소프트웨어 형태로 구현한 넷리스트(Netlist)에 테스트 벡터를 입력하여 이루어질 수 있다.
이때 테스트 벡터의 입력은 넷리스트 상에 구현된 입/출력 패드(DQ)를 통해 이루어질 수 있다.
넷리스트는 테스트 벡터에 맞도록 붓업(Boot-up)을 수행하고, MRD 파일로부터 가져온 퓨즈 로우 어드레스 및 퓨즈 컬럼 어드레스에 해당하는 단위 퓨즈에 리페어 어드레스를 기록하는 럽쳐 동작을 수행한다.
넷리스트는 럽쳐 동작 이후, 리붓업 및 노멀 액티브 과정을 거쳐 시뮬레이션 결과 파일을 생성하고, 시뮬레이션 결과 파일에서 리페어 확인 정보를 추출한다(S4).
이때 시뮬레이션은 어레이 퓨즈 블록의 동작 여부 즉, 리페어 동작의 정상적인 진행 여부를 판단하기 위한 것이다.
따라서 시뮬레이션 결과 파일의 리페어 확인 정보로서, 리던던트 워드라인 선택 신호(RMWLB) 값이 사용될 수 있다.
노멀 액티브 과정에서 제공되는 노멀 어드레스는 럽쳐 과정에서 어레이 퓨즈 블록에 기 저장된 리페어 어드레스와 동일한 값을 가지게 된다.
따라서 넷리스트는 리붓업 이후 노멀 액티브 과정에서 리페어 동작 즉, 입력된 노멀 어드레스에 해당하는 노멀 워드라인을 리던던트 어드레스에 해당하는 리던던트 워드라인으로 리페어하는 동작을 수행한다.
리페어 동작에 의해 넷리스트의 리페어 확인 정보가 정해진 타이밍에 활성화될 수 있다.
상술한 단계들(S2 - S4)을 통해 리페어 확인 정보가 추출되는 동안, MRD 파일로부터 시뮬레이션 기대 값 파일이 생성되고(S5), 기대 값 파일에서 리페어 확인 정보 기대 값이 추출된다(S6).
이때 리페어 확인 정보 기대 값으로서, 리던던트 워드라인 선택 신호(RMWLB_EXPECT) 값이 사용될 수 있다.
기 설정된 타이밍에 S4 단계의 리페어 확인 정보와 S6 단계의 리페어 확인 정보 기대 값을 비교한다(S7).
리페어 확인 정보와 리페어 확인 정보 기대 값의 일치 여부에 따라 패스(Pass)/패일(Fail)을 판단한다(S8).
넷리스트는 반도체 회로를 소프트웨어 형태로 구현한 것으로서, 테스트 백터를 생성하는 단계(S2)에서 리페어 확인 정보를 추출하는 단계(S4)까지의 지연 시간(설명의 편의 상, D1이라 칭함)은 정해져 있다.
테스트 프로그램 상에서 기대 값 파일을 생성하는 단계(S5)로부터 리페어 확인 정보 기대 값을 추출하는 단계(S6)까지의 지연 시간(설명의 편의 상, D2라 칭함)을 상기 지연 시간(D1)과 동일하게 설정할 수 있다.
따라서 패스/패일을 판단하는 단계(S8)는 리페어 확인 정보에 해당하는 리던던트 워드라인 선택 신호(RMWLB) 값이 로직 로우인 타이밍에 리페어 확인 정보 기대 값에 해당하는 리던던트 워드라인 선택 신호(RMWLB_EXPECT) 값이 로직 로우인 경우 패스로 판단할 수 있다.
상술한 과정을 거쳐 어레이 퓨즈 블록의 임의의 단위 퓨즈에 대한 테스트가 이루어질 수 있다.
이후, 럽쳐 정보 중에서 퓨즈 로우 어드레스 및 퓨즈 컬럼 어드레스를 순차적으로 변경하고, 어드레스 값을 무작위로 변경하여 다른 단위 퓨즈들이 순차적으로 선택되도록 상술한 단계(S2 - S8)를 반복함으로써 모든 테스트가 완료될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 테스트 프로그램이 실행됨에 따라 반도체 장치의 어레이 퓨즈 블록의 테스트를 위한 일련의 동작들이 수행되며,
    상기 일련의 동작들은
    상기 어레이 퓨즈 블록을 억세스하기 위한 정보를 포함하는 테스트 소스 파일을 생성하는 테스트 소스 파일 생성 단계;
    상기 테스트 소스 파일을 이용하여 테스트 벡터를 생성하는 테스트 벡터 생생성 단계;
    상기 테스트 벡터를 이용하여 시뮬레이션을 수행하여 리페어 확인 정보를 추출하는 제 1 추출 단계;
    상기 테스트 소스 파일로부터 리페어 확인 정보 기대값을 추출하는 제 2 추출 단계; 및
    상기 리페어 확인 정보와 상기 리페어 확인 정보 기대값을 비교하여 패스(Pass)/패일(Fail) 여부를 판단하는 판단 단계를 포함하는 반도체 장치의 어레이 퓨즈 테스트 방법.
  2. 제 1 항에 있어서,
    상기 테스트 소스 파일은
    상기 어레이 퓨즈 블록의 모든 단위 퓨즈들을 억세스하기 위한 정보를 포함하는 반도체 장치의 어레이 퓨즈 테스트 방법.
  3. 제 1 항에 있어서,
    상기 테스트 벡터는
    상기 어레이 퓨즈 블록의 단위 퓨즈들 각각에 대하여 순차적으로 붓업(Boot-up) - 럽쳐(Rupture) - 리붓업(Reboot-up) - 노멀 액티브(Normal Active)를 수행하는 패턴을 가지는 반도체 장치의 어레이 퓨즈 테스트 방법.
  4. 제 3 항에 있어서,
    상기 럽쳐 과정에서 필요한 정보는
    상기 어레이 퓨즈 블록의 워드 라인을 선택하기 위한 로우 어드레스, 비트 라인을 선택하기 위한 컬럼 어드레스 및 상기 어레이 퓨즈 블록에 저장될 리페어 어드레스를 포함하는 반도체 장치의 어레이 퓨즈 테스트 방법.
  5. 제 4 항에 있어서,
    상기 로우 어드레스 및 상기 컬럼 어드레스는 순차적으로 생성되는 반도체 장치의 어레이 퓨즈 테스트 방법.
  6. 제 4 항에 있어서,
    상기 리페어 어드레스는 무작위로 생성되는 반도체 장치의 어레이 퓨즈 테스트 방법.
  7. 제 1 항에 있어서,
    상기 테스트 프로그램이 실행되는 시점부터 상기 제 1 추출 단계까지의 지연 시간과 상기 테스트 프로그램이 실행되는 시점부터 상기 제 2 추출 단계까지의 지연 시간이 동일하게 설정되는 반도체 장치의 어레이 퓨즈 테스트 방법.
  8. 제 1 항에 있어서,
    상기 제 1 추출 단계는
    반도체 장치를 소프트웨어 형태로 구현한 넷리스트(Netlist)에 상기 테스트 벡터를 입력하는 단계,
    상기 넷리스트가 상기 테스트 벡터에 따라 시뮬레이션을 수행하여 시뮬레이션 결과 파일을 생성하는 단계, 및
    상기 시뮬레이션 결과 파일에서 상기 리페어 확인 정보를 추출하는 단계를 포함하는 반도체 장치의 어레이 퓨즈 테스트 방법.
  9. 제 8 항에 있어서,
    상기 시뮬레이션은
    상기 테스트 벡터에 맞도록 붓업(Boot-up)을 수행하는 단계,
    상기 어레이 퓨즈 블록 중에서 상기 테스트 벡터에 의해 순차적으로 지정되는 단위 퓨즈들 각각에 리페어 어드레스를 기록하는 럽쳐 동작을 수행하는 단계, 및
    상기 럽쳐 동작 이후, 리붓업 및 노멀 액티브를 수행하는 단계를 포함하는 반도체 장치의 어레이 퓨즈 테스트 방법.
  10. 제 1 항에 있어서,
    상기 제 2 추출 단계는
    상기 테스트 소스 파일로부터 기대값 파일을 생성하는 단계, 및
    상기 기대값 파일에서 상기 리페어 확인 정보 기대값을 추출하는 단계를 포함하는 반도체 장치의 어레이 퓨즈 테스트 방법.
  11. 제 1 항에 있어서,
    상기 리페어 확인 정보로서 리던던트 워드라인 선택 신호 값이 사용되는 반도체 장치의 어레이 퓨즈 테스트 방법.
  12. 제 1 항에 있어서,
    상기 리페어 확인 정보 기대 값으로서 리던던트 워드라인 선택 신호 값이 사용되는 반도체 장치의 어레이 퓨즈 테스트 방법.
  13. 제 1 항에 있어서,
    상기 판단 단계는
    상기 리페어 확인 정보가 제 1 로직 레벨인 타이밍에 상기 리페어 확인 정보 기대 값이 상기 제 1 로직 레벨을 갖는 경우, 패스로 판단할 수 있는 반도체 장치의 어레이 퓨즈 테스트 방법.
KR1020140085216A 2014-07-08 2014-07-08 반도체 장치의 어레이 퓨즈 테스트 방법 KR20160005988A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140085216A KR20160005988A (ko) 2014-07-08 2014-07-08 반도체 장치의 어레이 퓨즈 테스트 방법
US14/514,477 US9543043B2 (en) 2014-07-08 2014-10-15 Method for testing array fuse of semiconductor apparatus
TW104105582A TWI645411B (zh) 2014-07-08 2015-02-17 半導體裝置之測試混合陣列的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140085216A KR20160005988A (ko) 2014-07-08 2014-07-08 반도체 장치의 어레이 퓨즈 테스트 방법

Publications (1)

Publication Number Publication Date
KR20160005988A true KR20160005988A (ko) 2016-01-18

Family

ID=55068066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140085216A KR20160005988A (ko) 2014-07-08 2014-07-08 반도체 장치의 어레이 퓨즈 테스트 방법

Country Status (3)

Country Link
US (1) US9543043B2 (ko)
KR (1) KR20160005988A (ko)
TW (1) TWI645411B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309483A (zh) * 2019-07-25 2021-02-02 美光科技公司 存储器验证

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164649B1 (en) * 2020-04-20 2021-11-02 Winbond Electronics Corp. Test method for memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659551A (en) * 1995-05-31 1997-08-19 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
US5805789A (en) * 1995-12-14 1998-09-08 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
KR100488582B1 (ko) 1997-10-14 2005-08-31 삼성전자주식회사 어드벤테스트를위한테스트프로그램을자동으로발생하는방법
US6327556B1 (en) * 1998-02-21 2001-12-04 Adaptec, Inc. AT-speed computer model testing methods
JP2002117697A (ja) * 2000-10-06 2002-04-19 Mitsubishi Electric Corp 半導体集積回路装置
US20040193979A1 (en) * 2003-03-31 2004-09-30 Koninklijke Philips Electronics N.V. Circuit configurator arrangement and approach therefor
JP4308637B2 (ja) * 2003-12-17 2009-08-05 株式会社日立製作所 半導体試験装置
JP2007066380A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 冗長回路及びその冗長回路を備えた半導体装置
US7573762B2 (en) * 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
US7885128B2 (en) * 2008-10-21 2011-02-08 Micron Technology, Inc. Redundant memory array for replacing memory sections of main memory
JP2010203937A (ja) * 2009-03-04 2010-09-16 Sony Corp テスト装置、テスト方法、およびプログラム
US8315117B2 (en) * 2009-03-31 2012-11-20 Freescale Semiconductor, Inc. Integrated circuit memory having assisted access and method therefor
KR20140078292A (ko) * 2012-12-17 2014-06-25 에스케이하이닉스 주식회사 퓨즈 리페어 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309483A (zh) * 2019-07-25 2021-02-02 美光科技公司 存储器验证

Also Published As

Publication number Publication date
TWI645411B (zh) 2018-12-21
US9543043B2 (en) 2017-01-10
TW201603034A (zh) 2016-01-16
US20160012917A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
KR102117633B1 (ko) 셀프 리페어 장치
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
TWI661430B (zh) 自我修復裝置及其方法
US7284166B2 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
US8913451B2 (en) Memory device and test method thereof
US20170365356A1 (en) Shared error detection and correction memory
CN108511029B (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
US9472308B1 (en) Semiconductor memory device and test method thereof
US20170133109A1 (en) Semiconductor apparatus and repair method thereof
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
KR100297709B1 (ko) 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비
KR20170016640A (ko) 반도체 장치 및 그 리페어 방법
KR20160005988A (ko) 반도체 장치의 어레이 퓨즈 테스트 방법
US9607718B2 (en) Semiconductor memory device and test operation method thereof
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
TWI579862B (zh) 記憶體裝置
CN114944185A (zh) 校验方法、测试机台及存储介质
KR20150006167A (ko) 반도체 시스템 및 그 리페어 방법
CN106710632B (zh) 存储器装置
KR20120095702A (ko) 반도체 테스트 장치 및 그의 동작 방법
US9761329B2 (en) Built-in self-test (BIST) circuit and associated BIST method for embedded memories
US20180011645A1 (en) Semiconductor apparatus, memory system and repair method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination