TWI579862B - 記憶體裝置 - Google Patents
記憶體裝置 Download PDFInfo
- Publication number
- TWI579862B TWI579862B TW104135408A TW104135408A TWI579862B TW I579862 B TWI579862 B TW I579862B TW 104135408 A TW104135408 A TW 104135408A TW 104135408 A TW104135408 A TW 104135408A TW I579862 B TWI579862 B TW I579862B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- detection program
- detection
- backup
- column
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本發明是有關於一種記憶體裝置,且特別是有關於一種具有受損修補功能的記憶體裝置。
隨著電路複雜度的提升,各種形式的記憶體裝置在製造上無可避免地容易產生不良或受損的記憶元件。因此,以晶圓的記憶體裝置來說,在測試過程中分別可透過在晶圓加工完成後的晶圓針測(Chip probing,CP),封裝完成後的成品測試(Final test,FT),以及在系統開機自我測試(System power up self test)來偵測出不良或受損的記憶元件。並且,可透過預先在記憶體裝置內設置的備援記憶元件來取代不良或受損的記憶元件,以維持記憶體裝置的正常功能。通常,當使用備援記憶元件進行取代動作,常可透過在記憶體裝置中記錄進行取代時所需的資料(例如受損記憶元件的位址等)來完成。在習知的技術領域中,一旦記憶體裝置的晶片僅能對應單一檢試程序來進行記憶胞的修補動作。而餘下來未使用的備援記憶胞將永遠無法被使用到,造成資源浪費。
本發明提供一種記憶體裝置,可兼具多種不同結構形態的記憶體修補機制,以提高修補效能。
本發明的記憶體裝置包括多數個備援記憶列、多數個備援狀態區塊以及邏輯運算單元。備援狀態區塊分別對應多數個檢測程序。各備援狀態區塊包括多數個記憶位元組。記憶位元組分別對應備援記憶列,並用以記憶對應的檢測程序所產生的對應的備援記憶列的使用狀態。邏輯運算單元依據檢測程序中相對早的至少一第一檢測程序所產生的對應的備援記憶列的使用狀態來產生至少一遮罩信號。遮罩信號用以遮罩檢測程序中相對晚的至少一第二檢測程序中所可以使用的備援記憶列。
在本發明的一實施例中,各記憶位元組包括索引位元。索引位元用以表示對應的檢測程序是否已使用對應的備援記憶列進行取代。
在本發明的另一實施例中記憶體裝置包括多數個備援記憶列以及多數個備援狀態區塊。備援狀態區塊分別對應多數個檢測程序。各備援狀態區塊包括多數個記憶位元組以及禁能位元。記憶位元組分別對應備援記憶列,並用以記憶對應的檢測程序所產生的對應的備援記憶列的使用狀態。禁能位元用以表示對應的檢測程序是否已禁能所對應的備援記憶列。
基於上述,本發明的記憶體裝置,可對應多個檢測程序
來進行記憶胞的修補動作。並且,透過邏輯運算單元所產生的遮罩信號,可對已使用在其他檢測程序中的備援記憶列進行遮罩。藉此,可避免在不同檢測程序中重覆使用相同的備援記憶列。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200、400、500、700‧‧‧記憶體裝置
110_1~110_3、210_1~210_3、410_1~410_3、510_1~510_3、710_1~710_3‧‧‧備援記憶列
120_1~120_2、220_1~220_3、420_1~420_2、520_1~520_3、720_1~720_2‧‧‧備援狀態區塊
130、230、430、530、730‧‧‧邏輯運算單元
140_1~140_3、150_1~150_3、240_1~240_3、250_1~250_3、260_1~260_3、440_1~440_3、450_1~450_3、540_1~540_3、550_1~550_3、560_1~560_3、740_1~740_3、750_1~750_3‧‧‧記憶位元組
300、320、340、600‧‧‧反或閘
310、330、350、610‧‧‧反閘
DB‧‧‧禁能位元
IB‧‧‧索引位元
SM1、SM2、SM3、SM4、SM5、SM6‧‧‧遮罩信號
S810~S870‧‧‧檢測程序的步驟
圖1繪示本發明一實施例的記憶體裝置的示意圖。
圖2繪示本發明另一實施例的記憶體裝置的示意圖。
圖3繪示本發明另一實施例的邏輯運算單元的部分示意圖。
圖4繪示本發明再一實施例的記憶體裝置的示意圖。
圖5繪示本發明又一實施例的記憶體裝置的示意圖。
圖6繪示本發明又一實施例的邏輯運算單元的部分示意圖。
圖7繪示本發明再又一實施例的記憶體裝置的示意圖。
圖8繪示本發明一實施例的檢測程序的流程圖。
首先請參照圖1,圖1繪示本發明一實施例的記憶體裝置的示意圖。在本實施例中,記憶體裝置100例如是以晶片型態的動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)或靜態隨機存取記憶體(Static Random Access Memory,SRAM)
或其他類似裝置或這些裝置的組合。記憶體裝置100包括備援記憶列110_1~110_3、備援狀態區塊120_1~120_2以及邏輯運算單元130。備援狀態區塊120_1~120_2可分別對應在測試過程中用以檢測記憶體裝置100的主記憶列(未繪示)的兩項第一及第二檢測程序,並提供所具有的記憶位元組作為第一及第二檢測程序所需的記憶空間。在本實施例中,第一檢測程序例如為晶圓針測程序,第二檢測程序例如為系統開機自我測試程序。備援狀態區塊120_1及120_2可分別為適用於第一檢測程序的非揮發性記憶元件以及適用於第二檢測程序的揮發性記憶元件。具體來說,備援狀態區塊120_1例如為非揮發性的雷射熔絲(Laser fuse)結構的記憶位元組140_1~140_3。備援狀態區塊120_2例如可以為揮發性的暫存器結構的記憶位元組150_1~150_3。其中,記憶位元組140_1及150_1皆對應備援記憶列110_1,並且分別用以記憶第一及第二檢測程序中所產生的備援記憶列110_1的使用狀態。記憶位元組140_2及150_2皆對應備援記憶列110_2,並且分別用以記憶第一及第二檢測程序中所產生的備援記憶列110_2的使用狀態。記憶位元組140_3及150_3皆對應備援記憶列110_3,並且分別用以記憶第一及第二檢測程序中所產生的備援記憶列110_3的使用狀態。
詳細來說,在對記憶體裝置100進行測試時,使用者可例如透過晶圓針測機來對記憶體裝置100進行第一檢測程序。在作為封裝前的晶圓測試程序的第一檢測程序中,使用者可將晶圓針測機(Prober)上探測卡(Probe Card)的測針與記憶體裝置100
的記憶元件(主記憶列)上各晶粒的銲墊相連接。並且,晶圓針測機可將所引出的測試資料進行分析與判斷,以偵測出不良或受損的主記憶列。接著,晶圓針測機可將在第一檢測程序中所偵測到的結果例如傳送至雷射修補機(Laser repairing equipment)。據此,記憶體裝置100可透過雷射修補機對雷射熔絲結構的備援狀態區塊120_1的記憶位元組140_1~140_3進行編程(例如以雷射光束切斷熔絲),以依據第一檢測程序記憶已用於替換主記憶列的備援記憶列110_1~110_3。
而在系統開機自我測試程序的第二檢測程序中,使系統可藉由預設的程式在記憶體裝置100中偵測出不良或受損的主記憶列。並且,系統可對記憶體裝置100透過對暫存器編程來對備援狀態區塊120_2的記憶位元組150_1~150_3進行編程(例如寫入資料至暫存器中),以依據第二檢測程序記憶已用於替換主記憶列的備援記憶列110_1~110_3。
邏輯運算單元130耦接備援狀態區塊120_1~120_2。為避免相同的備援記憶列在不同的第一及第二檢測程序中重覆使用的問題,邏輯運算單元130可依據上述檢測程序中相對早的第一檢測程序所產生的對應的備援記憶列的使用狀態來產生遮罩信號SM1。遮罩信號SM1可用以遮罩上述檢測程序中相對晚的第二檢測程序中所可以使用的備援記憶列。
舉例來說,假設在第一檢測程序中偵測到受損的第一主記憶列時,在第一檢測程序中晶圓針測機可選擇目前未使用的備
援記憶列110_1來取代受損的第一主記憶列,並將受損的第一主記憶列的位,址透過雷射熔絲的方式記憶於備援狀態區塊120_1中對應備援記憶列110_1的記憶位元組140_1。從而之後當記憶體裝置100接受到對受損的第一主記憶列進行存取的命令時,可依據記憶位元組140_1的記錄轉為存取備援記憶列110_1來取代受損的第一主記憶列。
在此情況下,邏輯運算單元130可偵測到記憶位元組140_1的部分記憶位元因受編程而例如變為高邏輯準位,並可據以產生例如為高邏輯準位的遮罩信號SM1至備援狀態區塊120_2。據此,接受到遮罩信號SM1的備援狀態區塊120_2可遮罩本身對應備援記憶列110_1的記憶位元組150_1(即禁止記憶位元組150_1受到編程),進而可對第二檢測程序遮罩已被第一檢測程序使用的備援記憶列110_1。因此,若在之後的第二檢測程序中偵測到其他受損的第二主記憶列,在第二檢測程序中系統開機自我測試則無法選擇備援記憶列110_1(因記憶位元組150_1已被遮罩),而需選擇未被使用的備援記憶列110_2來取代受損的第二主記憶列,並將受損的第二主記憶列的位址以暫存寫入的方式記憶於對應備援記憶列110_2的記憶位元組150_2。
此外,假設在第一檢測程序中未偵測到受損的第一主記憶列時,若在之後的第二檢測程序中偵測到受損的第二主記憶列,在第二檢測程序中系統開機自我測試即可選擇未被使用的備援記憶列110_1取代受損的第二主記憶列,並將受損的第二主記
憶列的位址以暫存寫入的方式記憶於備援狀態區塊120_2中對應備援記憶列110_1的記憶位元組150_1。之後當記憶體裝置100接受到對受損的第二主記憶列進行存取的命令時,可轉為存取備援記憶列110_1來取代受損的第二主記憶列。因此,本實施例的記憶體裝置100可兼具雷射熔絲以及暫存器等記錄手段的優點,藉此提高修補受損記憶體的效能。
以下請參照圖2,圖2繪示本發明另一實施例的記憶體裝置的示意圖。記憶體裝置200包括備援記憶列210_1~210_3、備援狀態區塊220_1~220_3以及邏輯運算單元230。備援狀態區塊220_1~220_3可分別對應在測試過程中用以檢測記憶體裝置200的主記憶列(未繪示)的第一檢測程序及第三及第四檢測程序,並提供所具有的記憶位元組作為第一、第三及第四檢測程序所需的記憶空間。在本實施例中,第一檢測程序例如為晶圓針測程序,第三檢測程序例如為成品測試程序,第四檢測程序例如為系統開機自我測試程序。其中部分元件的功能係與前述實施例中對應元件的功能相同或相似,故其詳細內容在此不再贅述。
與前述實施例不同的是,在本實施例中,備援狀態區塊220_1及220_2可分別為適用於第一及第三檢測程序的非揮發性記憶元件。備援狀態區塊220_3可為適用於第四檢測程序的揮發性記憶元件。具體來說,備援狀態區塊220_1例如為非揮發性的雷射熔絲結構的記憶位元組240_1~240_3。備援狀態區塊220_2例如為非揮發性的電子熔絲(Electrical fuse,E-fuse)結構的記憶
位元組250_1~250_3。備援狀態區塊220_3例如為揮發性的暫存器結構的記憶位元組260_1~260_3。其中,記憶位元組240_1、250_1以及260_1對應備援記憶列210_1,並且分別用以記憶第一、第三及第四檢測程序中所產生的備援記憶列210_1的使用狀態。記憶位元組240_2、250_2以及260_2對應備援記憶列210_2,並且分別用以記憶第一、第三及第四檢測程序中所產生的備援記憶列210_2的使用狀態。記憶位元組240_3、250_3以及260_3對應備援記憶列210_3,並且分別用以記憶第一、第三及第四檢測程序中所產生的備援記憶列210_3的使用狀態。
此外,除了與前述實施例的第一及第二檢測程序相同的第一及第四檢測程序之外,在作為封裝後測試程序的第三檢測程序中,使用者可透過成品測試機對電子熔絲結構的備援狀態區塊220_2的記憶位元組250_1~250_3進行編程(例如以高壓燒斷熔絲),以依據第三檢測程序記憶已用於替換主記憶列的備援記憶列210_1~210_3。
圖3繪示本發明另一實施例的邏輯運算單元的部分示意圖。如圖3所示,邏輯運算單元230包括反或閘300、反閘310、反或閘320、反閘330、反或閘340以及反閘350。請同時參照圖2及圖3,反或閘300的輸入端分別耦接對應第一檢測程序的記憶位元組240_1的所有記憶位元。反閘310的輸入端耦接反或閘300的輸出端。反閘310的輸出端可產生遮罩信號SM2。反或閘320的多個輸入端分別耦接對應第三檢測程序的記憶位元組250_1的
所有記憶位元。反閘330的輸入端耦接反或閘320的輸出端。反或閘340的一輸入端耦接遮罩信號SM2。反或閘340的另一輸入端耦接反閘330的輸出端。反閘350的輸入端耦接反或閘340的輸出端。反閘350的輸出端可產生遮罩信號SM3。
以下對邏輯運算單元230的動作進行說明,請繼續參考圖2及圖3。舉例來說,在對記憶體裝置200進行測試時,使用者可例如透過晶圓針測機以及成品測試機來對記憶體裝置200依序在晶圓針測階段進行第一檢測程序,在成品測試階段進行第三檢測程序,以及在系統開機自我測試階段進行第四檢測程序。假設在第一檢測程序中偵測到受損的第一主記憶列時,在第一檢測程序中晶圓針測機可選擇目前未使用的備援記憶列210_1來取代受損的第一主記憶列,並將受損的第一主記憶列的位址透過雷射熔絲的方式記憶於備援狀態區塊220_1中對應備援記憶列210_1的記憶位元組240_1。
在此情況下,如圖3所示,邏輯運算單元230可透過反或閘300偵測到記憶位元組240_1的部分記憶位元因受編程而變為高邏輯準位。並且,經由反或閘300、反閘310、反或閘340以及反閘350的邏輯轉換,邏輯運算單元230可在反閘310以及反閘350的輸出端分別產生高邏輯準位的遮罩信號SM2及SM3,並分別傳送至備援狀態區塊220_2及220_3。據此,接受到遮罩信號SM2的備援狀態區塊220_2可遮罩本身對應備援記憶列210_1的記憶位元組250_1(即禁止記憶位元組250_1受到編程),進而可
對第三檢測程序遮罩已被第一檢測程序使用的備援記憶列210_1。接受到遮罩信號SM3的備援狀態區塊220_3可遮罩本身對應備援記憶列210_1的記憶位元組260_1(即禁止記憶位元組260_1受到編程),進而可對第四檢測程序遮罩已被第一檢測程序使用的備援記憶列210_1。
此外,假設在第一檢測程序中未偵測到受損的第一主記憶列時,若在之後的第三檢測程序中偵測到受損的第三主記憶列,在第三檢測程序中成品測試機即可選擇未被使用的備援記憶列210_1取代受損的第三主記憶列,並將受損的第三主記憶列的位址以電子熔絲的方式記憶於備援狀態區塊220_2中對應備援記憶列210_1的記憶位元組250_1。在此情況下,如圖3所示,邏輯運算單元230可透過反或閘320偵測到記憶位元組250_1的部分記憶位元因受編程而變為高邏輯準位。並且,經由反或閘320、反閘330、反或閘340以及反閘350的邏輯轉換,邏輯運算單元230可僅在反閘350的輸出端產生高邏輯準位的遮罩信號SM3,並傳送至備援狀態區塊220_3。據此,接受到遮罩信號SM3的備援狀態區塊220_3可遮罩對應備援記憶列210_1的記憶位元組260_1(即禁止記憶位元組260_1受到編程),進而可對第四檢測程序遮罩已被第三檢測程序使用的備援記憶列210_1。
此外,假設在第一及第三檢測程序中皆未偵測到受損的主記憶列時,若在之後的第四檢測程序中偵測到受損的第四主記憶列,在第四檢測程序中系統仍可選擇未被使用的備援記憶列
210_1取代受損的第四主記憶列,並將受損的第四主記憶列的位址以暫存寫入的方式記憶於記憶位元組260_1中。因此,本實施例的記憶體裝置200可兼具雷射熔絲、電子熔絲以及暫存器等記錄手段的優點,藉此提高修補受損記憶體的效能。
以下請參照圖4,圖4繪示本發明再一實施例的記憶體裝置的示意圖。記憶體裝置400包括備援記憶列410_1~410_3、備援狀態區塊420_1~420_2以及邏輯運算單元430。備援狀態區塊420_1~420_2可分別對應在測試過程中用以檢測記憶體裝置400的主記憶列(未繪示)的兩項第一及第二檢測程序,並分別提供所具有的記憶位元組440_1~440_3以及450_1~450_3作為第一及第二檢測程序所需的記憶空間。在本實施例中,第一檢測程序例如為晶圓針測程序。第二檢測程序例如為系統開機自我測試程序。備援狀態區塊420_1可為適用於第一檢測程序的非揮發性的雷射熔絲結構。備援狀態區塊420_2可為適用於第二檢測程序的揮發性的暫存器結構。其中部分元件的功能係與前述實施例中對應元件的功能相同或相似,故其詳細內容在此不再贅述。
與前述實施例不同的是,在本實施例中,在每個記憶位元組440_1~440_3以及450_1~450_3中各自具有一個索引位元IB。索引位元IB用以表示對應的檢測程序是否已使用對應的備援記憶列取代主記憶列。
舉例來說,在對記憶體裝置400進行測試時,使用者可例如透過晶圓針測機以及成品測試機來對記憶體裝置400依序在
晶圓針測階段進行第一檢測程序,以及在系統開機自我測試階段進行第二檢測程序。假設在第一檢測程序中偵測到受損的第一主記憶列時,在第一檢測程序中晶圓針測機可選擇目前未使用的備援記憶列410_1來取代受損的第一主記憶列,並將受損的第一主記憶列的位址透過雷射熔絲的方式記憶於備援狀態區塊420_1中對應備援記憶列410_1的記憶位元組440_1。同時,晶圓針測機亦可編程記憶位元組440_1的索引位元IB(例如編程為高邏輯準位),使其表示第一檢測程序已使用對應的備援記憶列410_1取代第一主記憶列。
在此情況下,邏輯運算單元430可偵測到記憶位元組440_1的索引位元IB因受編程而例如變為高邏輯準位,並可據以產生例如為高邏輯準位的遮罩信號SM4至備援狀態區塊420_2。據此,接受到遮罩信號SM4的備援狀態區塊420_2可遮罩本身對應備援記憶列410_1的記憶位元組450_1(即禁止記憶位元組450_1受到編程),進而可對第二檢測程序遮罩已被第一檢測程序使用的備援記憶列410_1。
以下請參照圖5,圖5繪示本發明又一實施例的記憶體裝置的示意圖。記憶體裝置500包括備援記憶列510_1~510_3、備援狀態區塊520_1~520_3以及邏輯運算單元530。備援狀態區塊520_1~520_3可分別對應在測試過程中用以檢測記憶體裝置500的主記憶列(未繪示)的第一檢測程序及第三及第四檢測程序,並分別提供所具有的記憶位元組540_1~540_3、550_1~550_3以及
560_1~560_3作為第一、第三及第四檢測程序所需的記憶空間。在本實施例中,第一檢測程序例如為晶圓針測程序,第三檢測程序例如為成品測試程序,第四檢測程序例如為系統開機自我測試程序。備援狀態區塊520_1可為適用於第一檢測程序的非揮發性的雷射熔絲結構。備援狀態區塊520_2可為適用於第三檢測程序的非揮發性的電子熔絲結構。備援狀態區塊520_3可為適用於第四檢測程序的揮發性的暫存器結構。並且,在每個記憶位元組540_1~540_3、550_1~550_3以及560_1~560_3中各自具有一個索引位元IB。其中部分元件的功能係與前述實施例中對應元件的功能相同或相似,故其詳細內容在此不再贅述。
圖6繪示本發明又一實施例的邏輯運算單元的部分示意圖。如圖6所示,邏輯運算單元530包括反或閘600以及反閘610。請同時參照圖5及圖6,反或閘600的第一輸入端耦接對應第一檢測程序的備援狀態區塊520_1中記憶位元組540_1的索引位元IB。並且,可由反或閘600的第一輸入端直接產生遮罩信號SM5。反或閘600的第二輸入端耦接對應第三檢測程序的備援狀態區塊520_2中記憶位元組550_1的索引位元IB。反閘610的輸入端耦接反或閘600的輸出端。反閘610的輸出端可產生遮罩信號SM6。
以下對邏輯運算單元530的動作進行說明,請繼續參考圖5及圖6。舉例來說,在對記憶體裝置500進行測試時,使用者可例如透過晶圓針測機以及成品測試機來對記憶體裝置500依序在晶圓針測階段進行第一檢測程序,在成品測試階段進行第三檢
測程序,以及在系統開機自我測試階段進行第四檢測程序。假設在第一檢測程序中偵測到受損的第一主記憶列時,晶圓針測機可選擇目前未使用的備援記憶列510_1來取代受損的第一主記憶列,並將受損的第一主記憶列的位址透過雷射熔絲的方式記憶於備援狀態區塊520_1中對應備援記憶列510_1的記憶位元組540_1。同時,記憶體裝置500可編程記憶位元組540_1的索引位元IB(例如編程為高邏輯準位),使其表示第一檢測程序已使用對應的備援記憶列510_1取代第一主記憶列。
在此情況下,如圖6所示,邏輯運算單元530可透過反或閘600偵測到記憶位元組540_1的索引位元IB因受編程而變為高邏輯準位,並可據以產生高邏輯準位的遮罩信號SM5至備援狀態區塊520_2。並且,經由反或閘600及反閘610的邏輯轉換,邏輯運算單元530可在反閘610的輸出端產生高邏輯準位的遮罩信號SM6至備援狀態區塊520_3。據此,接受到遮罩信號SM5的備援狀態區塊520_2可遮罩本身對應備援記憶列510_1的記憶位元組550_1(即禁止記憶位元組550_1受到編程),進而可對第三檢測程序遮罩已被第一檢測程序使用的備援記憶列510_1。接受到遮罩信號SM6的備援狀態區塊520_3可遮罩本身對應備援記憶列510_1的記憶位元組560_1(即禁止記憶位元組560_1受到編程),進而可對第四檢測程序遮罩已被第一檢測程序使用的備援記憶列510_1。
此外,假設在第一檢測程序中未偵測到受損的第一主記
憶列時,若在之後的第三檢測程序中偵測到受損的第三主記憶列,在第三檢測程序中成品測試機即可選擇未被使用的備援記憶列510_1取代受損的第三主記憶列,並將受損的第三主記憶列的位址以電子熔絲的方式記憶於備援狀態區塊520_2中對應備援記憶列510_1的記憶位元組550_1。
在此情況下,如圖6所示,邏輯運算單元530可透過反或閘600偵測到記憶位元組550_1的索引位元IB因受編程而變為高邏輯準位。並且,經由反或閘600及反閘610的邏輯轉換,邏輯運算單元530可僅在反閘610的輸出端產生高邏輯準位的遮罩信號SM6,並傳送至備援狀態區塊520_3。據此,接受到遮罩信號SM6的備援狀態區塊520_3可遮罩對應備援記憶列510_1的記憶位元組560_1(即禁止記憶位元組560_1受到編程),進而可對第四檢測程序遮罩已被第三檢測程序使用的備援記憶列510_1。
以下請參照圖7,圖7繪示本發明又再一實施例的記憶體裝置的示意圖。記憶體裝置700包括備援記憶列710_1~710_3、備援狀態區塊720_1~720_2以及邏輯運算單元730。備援狀態區塊720_1~720_2可分別對應在測試過程中用以檢測記憶體裝置700的主記憶列(未繪示)的兩項第一及第二檢測程序,並分別提供所具有的記憶位元組740_1~740_3以及750_1~750_3作為第一及第二檢測程序所需的記憶空間。在本實施例中,第一檢測程序例如為晶圓針測程序,第二檢測程序例如為系統開機自我測試程序。備援狀態區塊720_1可為適用於第一檢測程序的非揮發性的
雷射熔絲結構。備援狀態區塊720_2可為適用於第二檢測程序的揮發性的暫存器結構。其中部分元件的功能係與前述實施例中對應元件的功能相同或相似,故其詳細內容在此不再贅述。
與前述實施例不同的是,在本實施例中,在每個記憶位元組750_1~750_3中具有一個禁能位元DB。禁能位元DB可用以表示對應的檢測程序是否已禁能所對應的備援記憶列。舉例來說,當在第二檢測程序中獲知記憶體裝置700的備援記憶列710_1不良或受損時,成品測試機可在對應的檢測程序中編程在備援狀態區塊720_2中對應備援記憶列710_1的記憶位元組750_1的禁能位元DB。據此,可防止受損的備援記憶列710_1繼續被使用。
需說明的是,雖然在前述實施例是以特定個數的備援記憶列、備援狀態區塊以及記憶位元組來對本發明實施例加以說明,但上述構件的個數在本發明並不依此為限。並且針對本發明所揭露不同結構形態的備援狀態區塊以及不同形式的記憶位元組(包括具有索引位元及禁能位元),本領域技術人員應可以視其實際需求,並參照本發明實施例之教示,而可任意進行組合並加以類推。
以下請參照圖8,圖8繪示本發明一實施例的檢測程序的流程圖。本實施例的檢測程序適用於對前述實施例中的記憶體裝置進行檢測。在步驟S810中,判斷記憶體裝置的主記憶列是否不良。當記憶體裝置的主記憶列沒有不良時,在步驟S820中,完成檢測程序。當記憶體裝置的主記憶列具有不良時,在步驟S830中,
選擇備援記憶列來取代不良的主記憶列,並編程對應檢測程序的備援狀態區塊中的對應所選擇的備援記憶列的記憶位元組。在步驟S840中,判斷編程是否成功。具體來說,當對應此備援記憶列的記憶位元組被遮罩時無法編程成功,當對應此備援記憶列的記憶位元組未被遮罩時則可編程成功。當編程成功時,在步驟S820中,完成檢測程序。當編程未成功時,在步驟S850中,判斷是否已選擇過全部的備援記憶列。當已選擇過全部的備援記憶列時,在步驟S860中,確認記憶體裝置為具有缺陷。當未選擇過全部的備援記憶列時,在步驟S870中,選擇其他的備援記憶列來取代不良的主記憶列,並編程對應檢測程序的備援狀態區塊中的對應所選擇的備援記憶列的記憶位元組。並在步驟S870之後,回到步驟S840來判斷編程是否成功。此檢測程序可以用在成品的測試之中或是用在系統開機時的自我檢測修復中。
綜上所述,本發明可對應多個檢測程序來進行記憶胞的修補動作,並且透過邏輯運算單元所產生的遮罩信號,可對已使用在其他檢測程序中的備援記憶列進行遮罩。藉此,可克服重覆使用相同的備援記憶列的問題,以達到合併使用雷射熔絲、電子熔絲或暫存器等不同結構形態的備援狀態區塊的功效,並兼具其優點。
100‧‧‧記憶體裝置
110_1~110_3‧‧‧備援記憶列
120_1~120_2‧‧‧備援狀態區塊
130‧‧‧邏輯運算單元
140_1~140_3、150_1~150_3‧‧‧記憶位元組
SM1‧‧‧遮罩信號
Claims (12)
- 一種記憶體裝置,包括:多數個備援記憶列;多數個備援狀態區塊,分別對應多數個檢測程序,各該備援狀態區塊包括:多數個記憶位元組,分別對應該些備援記憶列,並用以記憶對應的檢測程序所產生的對應的備援記憶列的使用狀態;以及一邏輯運算單元,耦接該些備援狀態區塊,依據該些檢測程序中相對早的至少一第一檢測程序所產生的對應的備援記憶列的使用狀態來產生至少一遮罩信號,其中,所述遮罩信號用以遮罩該些檢測程序中相對晚的至少一第二檢測程序中所可以使用的備援記憶列。
- 如申請專利範圍第1項所述之記憶體裝置,其中所述至少一遮罩信號包括一第一遮罩信號以及一第二遮罩信號,所述至少一第二檢測程序包括一第三檢測程序以及一第四檢測程序,該第四檢測程序晚於該第三檢測程序,且該第一遮罩信號用以對該第三檢測程序遮罩已被該第一檢測程序使用的備援記憶列,該第二遮罩信號用以對該第四檢測程序遮罩已被該第一檢測程序或該第三檢測程序使用的備援記憶列。
- 如申請專利範圍第2項所述之記憶體裝置,其中該邏輯運算單元包括: 一第一反或閘,其多個輸入端分別耦接對應所述第一檢測程序的該記憶位元組的多個記憶位元;一第一反閘,其輸入端耦接該第一反或閘的輸出端,其輸出端產生該第一遮罩信號;一第二反或閘,其多個輸入端分別耦接對應該第三檢測程序的該記憶位元組的多個記憶位元;一第二反閘,其輸入端耦接該第二反或閘的輸出端;一第三反或閘,其第一輸入端耦接該第一遮罩信號,其第二輸入端耦接該第二反閘的輸出端;以及一第三反閘,其輸入端耦接該第三反或閘的輸出端,其輸出端產生該第二遮罩信號。
- 如申請專利範圍第2項所述之記憶體裝置,其中對應所述第一檢測程序的該記憶位元組與對應該第三檢測程序的該記憶位元組是非揮發性的,對應該第四檢測程序的該記憶位元組是揮發性的。
- 如申請專利範圍第1項所述之記憶體裝置,其中各該記憶位元組包括:一索引位元,用以表示對應的檢測程序是否已使用對應的備援記憶列進行取代。
- 如申請專利範圍第5項所述之記憶體裝置,其中所述至少一遮罩信號包括一第一遮罩信號以及一第二遮罩信號,所述至少一第二檢測程序包括一第三檢測程序以及一第四檢測程序,該第 四檢測程序晚於該第三檢測程序,且該第一遮罩信號依據對應的該索引位元對該第三檢測程序遮罩所已被該第一檢測程序使用的備援記憶列,該第二遮罩信號依據對應的該索引位元用以對該第四檢測程序遮罩已被該第一檢測程序或該第三檢測程序使用的備援記憶列。
- 如申請專利範圍第6項所述之記憶體裝置,其中該邏輯運算單元包括:一反或閘,其第一輸入端耦接對應所述第一檢測程序的該索引位元,其第一輸入端直接產生該第一遮罩信號,該反或閘的第二輸入端耦接對應該第三檢測程序的該索引位元;以及一反閘,其輸入端耦接該反或閘的輸出端,其輸出端產生該第二遮罩信號。
- 如申請專利範圍第1項所述之記憶體裝置,其中各該記憶位元組包括:一禁能位元,用以表示對應的檢測程序是否已禁能所對應的該備援記憶列。
- 如申請專利範圍第1項所述之記憶體裝置,其中對應所述第二檢測程序的各該記憶位元組包括:一禁能位元,用以表示對應的檢測程序是否已禁能所對應的該備援記憶列。
- 一種記憶體裝置,包括:多數個備援記憶列;以及 多數個備援狀態區塊,分別對應多數個檢測程序,各該備援狀態區塊包括:多數個記憶位元組,分別對應該些備援記憶列,並用以記憶對應的檢測程序所產生的對應的備援記憶列的使用狀態;以及一禁能位元,用以表示對應的檢測程序是否已禁能所對應的該備援記憶列。
- 如申請專利範圍第10項所述之記憶體裝置,其中該禁能位元是揮發性的。
- 如申請專利範圍第10項所述之記憶體裝置,其中該禁能位元為揮發性的電子熔絲。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104135408A TWI579862B (zh) | 2015-10-28 | 2015-10-28 | 記憶體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104135408A TWI579862B (zh) | 2015-10-28 | 2015-10-28 | 記憶體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI579862B true TWI579862B (zh) | 2017-04-21 |
TW201715522A TW201715522A (zh) | 2017-05-01 |
Family
ID=59241068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104135408A TWI579862B (zh) | 2015-10-28 | 2015-10-28 | 記憶體裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI579862B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11600356B1 (en) | 2021-09-16 | 2023-03-07 | Winbond Electronics Corp. | Memory device capable of repairing defective word lines |
US11682470B2 (en) | 2020-11-03 | 2023-06-20 | Winbond Electronics Corp. | Memory device and operating method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751755B1 (en) * | 2000-09-13 | 2004-06-15 | Cypress Semiconductor Corporation | Content addressable memory having redundancy capabilities |
US7925626B2 (en) * | 2006-12-20 | 2011-04-12 | International Business Machines Corporation | Immediate copy target pull of volume data |
US8311697B2 (en) * | 2004-07-27 | 2012-11-13 | Honeywell International Inc. | Impact assessment system and method for determining emergent criticality |
US8706981B2 (en) * | 2009-02-03 | 2014-04-22 | Continental Teves Ag & Co. Ohg | Configurable status processing unit for sensor-actuator systems |
US8730744B2 (en) * | 2011-06-27 | 2014-05-20 | Fujitsu Semiconductor Limited | Semiconductor memory with redundant word lines, system, and method of manufacturing semiconductor memory |
-
2015
- 2015-10-28 TW TW104135408A patent/TWI579862B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751755B1 (en) * | 2000-09-13 | 2004-06-15 | Cypress Semiconductor Corporation | Content addressable memory having redundancy capabilities |
US8311697B2 (en) * | 2004-07-27 | 2012-11-13 | Honeywell International Inc. | Impact assessment system and method for determining emergent criticality |
US7925626B2 (en) * | 2006-12-20 | 2011-04-12 | International Business Machines Corporation | Immediate copy target pull of volume data |
US8706981B2 (en) * | 2009-02-03 | 2014-04-22 | Continental Teves Ag & Co. Ohg | Configurable status processing unit for sensor-actuator systems |
US8730744B2 (en) * | 2011-06-27 | 2014-05-20 | Fujitsu Semiconductor Limited | Semiconductor memory with redundant word lines, system, and method of manufacturing semiconductor memory |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11682470B2 (en) | 2020-11-03 | 2023-06-20 | Winbond Electronics Corp. | Memory device and operating method thereof |
US11600356B1 (en) | 2021-09-16 | 2023-03-07 | Winbond Electronics Corp. | Memory device capable of repairing defective word lines |
Also Published As
Publication number | Publication date |
---|---|
TW201715522A (zh) | 2017-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI661430B (zh) | 自我修復裝置及其方法 | |
KR102117633B1 (ko) | 셀프 리페어 장치 | |
US7284166B2 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
TWI390541B (zh) | 在封裝之後聯合測試工作組之受控自我修復 | |
US5577050A (en) | Method and apparatus for configurable build-in self-repairing of ASIC memories design | |
EP1389315B1 (en) | Hierarchical built-in self-test | |
KR100314362B1 (ko) | 반도체메모리 | |
US9870837B1 (en) | Semiconductor memory device for performing a post package repair operation and operating method thereof | |
US8913451B2 (en) | Memory device and test method thereof | |
JP2005182866A (ja) | 半導体試験装置、半導体試験方法、半導体製造方法、ならびに半導体メモリ | |
US9472308B1 (en) | Semiconductor memory device and test method thereof | |
US8867288B2 (en) | Memory device and test method thereof | |
KR101877818B1 (ko) | 리페어 제어 회로 및 이를 이용한 반도체 집적회로 | |
KR100297709B1 (ko) | 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비 | |
US20050066226A1 (en) | Redundant memory self-test | |
TWI579862B (zh) | 記憶體裝置 | |
KR20170016640A (ko) | 반도체 장치 및 그 리페어 방법 | |
KR20130104732A (ko) | 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법 | |
CN106710632B (zh) | 存储器装置 | |
KR20160005988A (ko) | 반도체 장치의 어레이 퓨즈 테스트 방법 | |
KR20020068768A (ko) | 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치 | |
JP2011034642A (ja) | メモリテスト回路、半導体集積回路、及びメモリテスト方法 | |
JP2930037B2 (ja) | 半導体メモリ及びそのテスト方法 | |
TWI724937B (zh) | 記憶體測試電路 | |
KR20180088553A (ko) | 리페어 정보 처리 회로 및 이를 포함하는 반도체 장치 |