CN106710632B - 存储器装置 - Google Patents
存储器装置 Download PDFInfo
- Publication number
- CN106710632B CN106710632B CN201510788365.XA CN201510788365A CN106710632B CN 106710632 B CN106710632 B CN 106710632B CN 201510788365 A CN201510788365 A CN 201510788365A CN 106710632 B CN106710632 B CN 106710632B
- Authority
- CN
- China
- Prior art keywords
- memory
- detection
- redundant
- detection procedure
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器装置,包括多个备援存储列、多个备援状态区块以及逻辑运算单元。备援状态区块分别对应多个检测程序。各备援状态区块包括多个存储字节。存储字节分别对应备援存储列,并用以存储对应的检测程序所产生的对应的备援存储列的使用状态。逻辑运算单元依据检测程序中相对早的至少一第一检测程序所产生的对应的备援存储列的使用状态来产生至少一遮罩信号。遮罩信号用以遮罩检测程序中相对晚的至少一第二检测程序中所不能使用的备援存储列,该存储器装置,可兼具多种不同结构形态的存储器修补机制,以提高修补效能。
Description
技术领域
本发明是有关于一种存储器装置,且特别是有关于一种具有受损修补功能的存储器装置。
背景技术
随着电路复杂度的提升,各种形式的存储器装置在制造上无可避免地容易产生不良或受损的存储元件。因此,以晶圆的存储器装置来说,在测试过程中分别可通过在晶圆加工完成后的晶圆针测(Chip probing,简称CP),封装完成后的成品测试(Final test,简称FT),以及在系统开机自我测试(System power up self test)来检测出不良或受损的存储元件。并且,可通过预先在存储器装置内设置的备援存储元件来取代不良或受损的存储元件,以维持存储器装置的正常功能。通常,当使用备援存储元件进行取代动作,常可通过在存储器装置中记录进行取代时所需的数据(例如受损存储元件的地址等)来完成。在现有的技术领域中,一旦存储器装置的芯片仅能对应单一检试程序来进行存储单元的修补动作。而余下来未使用的备援存储单元将永远无法被使用到,造成资源浪费。
发明内容
本发明提供一种存储器装置,可兼具多种不同结构形态的存储器修补机制,以提高修补效能。
本发明的存储器装置包括多个备援存储列、多个备援状态区块以及逻辑运算单元。备援状态区块分别对应多个检测程序。各备援状态区块包括多个存储字节。存储字节分别对应备援存储列,并用以存储对应的检测程序所产生的对应的备援存储列的使用状态。逻辑运算单元依据检测程序中相对早的至少一第一检测程序所产生的对应的备援存储列的使用状态来产生至少一遮罩信号。遮罩信号用以遮罩检测程序中相对晚的至少一第二检测程序中所不能使用的备援存储列。
在本发明的一实施例中,各存储字节包括索引位。索引位用以表示对应的检测程序是否已使用对应的备援存储列进行取代。
在本发明的另一实施例中存储器装置包括多个备援存储列以及多个备援状态区块。备援状态区块分别对应多个检测程序。各备援状态区块包括多个存储字节以及禁能位。存储字节分别对应备援存储列,并用以存储对应的检测程序所产生的对应的备援存储列的使用状态。禁能位用以表示对应的检测程序是否已禁能所对应的备援存储列。
基于上述,本发明的存储器装置,可对应多个检测程序来进行存储单元的修补动作。并且,通过逻辑运算单元所产生的遮罩信号,可对已使用在其他检测程序中的备援存储列进行遮罩。藉此,可避免在不同检测程序中重复使用相同的备援存储列。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的存储器装置的示意图;
图2示出本发明另一实施例的存储器装置的示意图;
图3示出本发明另一实施例的逻辑运算单元的部分示意图;
图4示出本发明再一实施例的存储器装置的示意图;
图5示出本发明又一实施例的存储器装置的示意图;
图6示出本发明又一实施例的逻辑运算单元的部分示意图;
图7示出本发明再又一实施例的存储器装置的示意图;
图8示出本发明一实施例的检测程序的流程图。
附图标记说明:
100、200、400、500、700:存储器装置;
110_1~110_3、210_1~210_3、410_1~410_3、510_1~510_3、710_1~710_3:备援存储列;
120_1~120_2、220_1~220_3、420_1~420_2、520_1~520_3、720_1~720_2:备援状态区块;
130、230、430、530、730:逻辑运算单元;
140_1~140_3、150_1~150_3、240_1~240_3、250_1~250_3、260_1~260_3、440_1~440_3、450_1~450_3、540_1~540_3、550_1~550_3、560_1~560_3、740_1~740_3、750_1~750_3:存储字节;
300、320、340、600:反或闸;
310、330、350、610:反闸;
DB:禁能位;
IB:索引位;
SM1、SM2、SM3、SM4、SM5、SM6:遮罩信号;
S810~S870:检测程序的步骤。
具体实施方式
首先请参照图1,图1示出本发明一实施例的存储器装置的示意图。在本实施例中,存储器装置100例如是以芯片型态的动态随机存取存储器(Dynamic Random AccessMemory,简称DRAM)或静态随机存取存储器(Static Random Access Memory,简称SRAM)或其他类似装置或这些装置的组合。存储器装置100包括备援存储列110_1~110_3、备援状态区块120_1~120_2以及逻辑运算单元130。备援状态区块120_1~120_2可分别对应在测试过程中用以检测存储器装置100的主存储列(未示出)的两项第一及第二检测程序,并提供所具有的存储字节作为第一及第二检测程序所需的存储空间。在本实施例中,第一检测程序例如为晶圆针测程序,第二检测程序例如为系统开机自我测试程序。备援状态区块120_1及120_2可分别为适用于第一检测程序的非易失性存储元件以及适用于第二检测程序的易失性存储元件。具体来说,备援状态区块120_1例如为非易失性的雷射熔丝(Laser fuse)结构的存储字节140_1~140_3。备援状态区块120_2例如可以为易失性的暂存器结构的存储字节150_1~150_3。其中,存储字节140_1及150_1皆对应备援存储列110_1,并且分别用以存储第一及第二检测程序中所产生的备援存储列110_1的使用状态。存储字节140_2及150_2皆对应备援存储列110_2,并且分别用以存储第一及第二检测程序中所产生的备援存储列110_2的使用状态。存储字节140_3及150_3皆对应备援存储列110_3,并且分别用以存储第一及第二检测程序中所产生的备援存储列110_3的使用状态。
详细来说,在对存储器装置100进行测试时,使用者可例如通过晶圆针测机来对存储器装置100进行第一检测程序。在作为封装前的晶圆测试程序的第一检测程序中,使用者可将晶圆针测机(Prober)上探测卡(Probe Card)的测针与存储器装置100的存储元件(主存储列)上各晶粒的焊垫相连接。并且,晶圆针测机可将所引出的测试数据进行分析与判断,以检测出不良或受损的主存储列。接着,晶圆针测机可将在第一检测程序中所检测到的结果例如传送至雷射修补机(Laser repairing equipment)。据此,存储器装置100可通过雷射修补机对雷射熔丝结构的备援状态区块120_1的存储字节140_1~140_3进行编程(例如以雷射光束切断熔丝),以依据第一检测程序存储已用于替换主存储列的备援存储列110_1~110_3。
而在系统开机自我测试程序的第二检测程序中,使系统可通过预设的程式在存储器装置100中检测出不良或受损的主存储列。并且,系统可对存储器装置100通过对暂存器编程来对备援状态区块120_2的存储字节150_1~150_3进行编程(例如写入数据至暂存器中),以依据第二检测程序存储已用于替换主存储列的备援存储列110_1~110_3。
逻辑运算单元130耦接备援状态区块120_1~120_2。为避免相同的备援存储列在不同的第一及第二检测程序中重复使用的问题,逻辑运算单元130可依据上述检测程序中相对早的第一检测程序所产生的对应的备援存储列的使用状态来产生遮罩信号SM1。遮罩信号SM1可用以遮罩上述检测程序中相对晚的第二检测程序中所不能使用的备援存储列。
举例来说,假设在第一检测程序中检测到受损的第一主存储列时,在第一检测程序中晶圆针测机可选择目前未使用的备援存储列110_1来取代受损的第一主存储列,并将受损的第一主存储列的地址通过雷射熔丝的方式存储于备援状态区块120_1中对应备援存储列110_1的存储字节140_1。从而之后当存储器装置100接受到对受损的第一主存储列进行存取的命令时,可依据存储字节140_1的记录转为存取备援存储列110_1来取代受损的第一主存储列。
在此情况下,逻辑运算单元130可检测到存储字节140_1的部分存储位因受编程而例如变为高逻辑准位,并可据以产生例如为高逻辑准位的遮罩信号SM1至备援状态区块120_2。据此,接受到遮罩信号SM1的备援状态区块120_2可遮罩本身对应备援存储列110_1的存储字节150_1(即禁止存储字节150_1受到编程),进而可对第二检测程序遮罩已被第一检测程序使用的备援存储列110_1。因此,若在之后的第二检测程序中检测到其他受损的第二主存储列,在第二检测程序中系统开机自我测试则无法选择备援存储列110_1(因存储字节150_1已被遮罩),而需选择未被使用的备援存储列110_2来取代受损的第二主存储列,并将受损的第二主存储列的地址以暂存写入的方式存储于对应备援存储列110_2的存储字节150_2。
此外,假设在第一检测程序中未检测到受损的第一存储列时,若在之后的第二检测程序中检测到受损的第二主存储列,在第二检测程序中系统开机自我测试即可选择未被使用的备援存储列110_1取代受损的第二主存储列,并将受损的第二主存储列的地址以暂存写入的方式存储于备援状态区块120_2中对应备援存储列110_1的存储字节150_1。之后当存储器装置100接受到对受损的第二主存储列进行存取的命令时,可转为存取备援存储列110_1来取代受损的第二主存储列。因此,本实施例的存储器装置100可兼具雷射熔丝以及暂存器等记录手段的优点,藉此提高修补受损存储器的效能。
以下请参照图2,图2示出本发明另一实施例的存储器装置的示意图。存储器装置200包括备援存储列210_1~210_3、备援状态区块220_1~220_3以及逻辑运算单元230。备援状态区块220_1~220_3可分别对应在测试过程中用以检测存储器装置200的主存储列(未示出)的第一检测程序及第三及第四检测程序,并提供所具有的存储字节作为第一、第三及第四检测程序所需的存储空间。在本实施例中,第一检测程序例如为晶圆针测程序,第三检测程序例如为成品测试程序,第四检测程序例如为系统开机自我测试程序。其中部分元件的功能系与前述实施例中对应元件的功能相同或相似,故其详细内容在此不再赘述。
与前述实施例不同的是,在本实施例中,备援状态区块220_1及220_2可分别为适用于第一及第三检测程序的非易失性存储元件。备援状态区块220_3可为适用于第四检测程序的易失性存储元件。具体来说,备援状态区块220_1例如为非易失性的雷射熔丝结构的存储字节240_1~240_3。备援状态区块220_2例如为非易失性的电子熔丝(Electricalfuse,简称E-fuse)结构的存储字节250_1~250_3。备援状态区块220_3例如为易失性的暂存器结构的存储字节260_1~260_3。其中,存储字节240_1、250_1以及260_1对应备援存储列210_1,并且分别用以存储第一、第三及第四检测程序中所产生的备援存储列210_1的使用状态。存储字节240_2、250_2以及260_2对应备援存储列210_2,并且分别用以存储第一、第三及第四检测程序中所产生的备援存储列210_2的使用状态。存储字节240_3、250_3以及260_3对应备援存储列210_3,并且分别用以存储第一、第三及第四检测程序中所产生的备援存储列210_3的使用状态。
此外,除了与前述实施例的第一及第二检测程序相同的第一及第四检测程序之外,在作为封装后测试程序的第三检测程序中,使用者可通过成品测试机对电子熔丝结构的备援状态区块220_2的存储字节250_1~250_3进行编程(例如以高压烧断熔丝),以依据第三检测程序存储已用于替换主存储列的备援存储列210_1~210_3。
图3示出本发明另一实施例的逻辑运算单元的部分示意图。如图3所示,逻辑运算单元230包括反或闸300、反闸310、反或闸320、反闸330、反或闸340以及反闸350。请同时参照图2及图3,反或闸300的输入端分别耦接对应第一检测程序的存储字节240_1的所有存储位。反闸310的输入端耦接反或闸300的输出端。反闸310的输出端可产生遮罩信号SM2。反或闸320的多个输入端分别耦接对应第三检测程序的存储字节250_1的所有存储位。反闸330的输入端耦接反或闸320的输出端。反或闸340的一输入端耦接遮罩信号SM2。反或闸340的另一输入端耦接反闸330的输出端。反闸350的输入端耦接反或闸340的输出端。反闸350的输出端可产生遮罩信号SM3。
以下对逻辑运算单元230的动作进行说明,请继续参考图2及图3。举例来说,在对存储器装置200进行测试时,使用者可例如通过晶圆针测机以及成品测试机来对存储器装置200依序在晶圆针测阶段进行第一检测程序,在成品测试阶段进行第三检测程序,以及在系统开机自我测试阶段进行第四检测程序。假设在第一检测程序中检测到受损的第一主存储列时,在第一检测程序中晶圆针测机可选择目前未使用的备援存储列210_1来取代受损的第一主存储列,并将受损的第一主存储列的地址通过雷射熔丝的方式存储于备援状态区块220_1中对应备援存储列210_1的存储字节240_1。
在此情况下,如图3所示,逻辑运算单元230可通过反或闸300检测到存储字节240_1的部分存储位因受编程而变为高逻辑准位。并且,通过反或闸300、反闸310、反或闸340以及反闸350的逻辑转换,逻辑运算单元230可在反闸310以及反闸350的输出端分别产生高逻辑准位的遮罩信号SM2及SM3,并分别传送至备援状态区块220_2及220_3。据此,接受到遮罩信号SM2的备援状态区块220_2可遮罩本身对应备援存储列210_1的存储字节250_1(即禁止存储字节250_1受到编程),进而可对第三检测程序遮罩已被第一检测程序使用的备援存储列210_1。接受到遮罩信号SM3的备援状态区块220_3可遮罩本身对应备援存储列210_1的存储字节260_1(即禁止存储字节260_1受到编程),进而可对第四检测程序遮罩已被第一检测程序使用的备援存储列210_1。
此外,假设在第一检测程序中未检测到受损的第一主存储列时,若在之后的第三检测程序中检测到受损的第三主存储列,在第三检测程序中成品测试机即可选择未被使用的备援存储列210_1取代受损的第三主存储列,并将受损的第三主存储列的地址以电子熔丝的方式存储于备援状态区块220_2中对应备援存储列210_1的存储字节250_1。在此情况下,如图3所示,逻辑运算单元230可通过反或闸320检测到存储字节250_1的部分存储位因受编程而变为高逻辑准位。并且,通过反或闸320、反闸330、反或闸340以及反闸350的逻辑转换,逻辑运算单元230可仅在反闸350的输出端产生高逻辑准位的遮罩信号SM3,并传送至备援状态区块220_3。据此,接受到遮罩信号SM3的备援状态区块220_3可遮罩对应备援存储列210_1的存储字节260_1(即禁止存储字节260_1受到编程),进而可对第四检测程序遮罩已被第三检测程序使用的备援存储列210_1。
此外,假设在第一及第三检测程序中皆未检测到受损的主存储列时,若在之后的第四检测程序中检测到受损的第四主存储列,在第四检测程序中系统仍可选择未被使用的备援存储列210_1取代受损的第四主存储列,并将受损的第四主存储列的地址以暂存写入的方式存储于存储字节260_1中。因此,本实施例的存储器装置200可兼具雷射熔丝、电子熔丝以及暂存器等记录手段的优点,藉此提高修补受损存储器的效能。
以下请参照图4,图4示出本发明再一实施例的存储器装置的示意图。存储器装置400包括备援存储列410_1~410_3、备援状态区块420_1~420_2以及逻辑运算单元430。备援状态区块420_1~420_2可分别对应在测试过程中用以检测存储器装置400的主存储列(未示出)的两项第一及第二检测程序,并分别提供所具有的存储字节440_1~440_3以及450_1~450_3作为第一及第二检测程序所需的存储空间。在本实施例中,第一检测程序例如为晶圆针测程序。第二检测程序例如为系统开机自我测试程序。备援状态区块420_1可为适用于第一检测程序的非易失性的雷射熔丝结构。备援状态区块420_2可为适用于第二检测程序的易失性的暂存器结构。其中部分元件的功能系与前述实施例中对应元件的功能相同或相似,故其详细内容在此不再赘述。
与前述实施例不同的是,在本实施例中,在每个存储字节440_1~440_3以及450_1~450_3中各自具有一个索引位IB。索引位IB用以表示对应的检测程序是否已使用对应的备援存储列取代主存储列。
举例来说,在对存储器装置400进行测试时,使用者可例如通过晶圆针测机以及成品测试机来对存储器装置400依序在晶圆针测阶段进行第一检测程序,以及在系统开机自我测试阶段进行第二检测程序。假设在第一检测程序中检测到受损的第一主存储列时,在第一检测程序中晶圆针测机可选择目前未使用的备援存储列410_1来取代受损的第一主存储列,并将受损的第一主存储列的地址通过雷射熔丝的方式存储于备援状态区块420_1中对应备援存储列410_1的存储字节440_1。同时,晶圆针测机亦可编程存储字节440_1的索引位IB(例如编程为高逻辑准位),使其表示第一检测程序已使用对应的备援存储列410_1取代第一主存储列。
在此情况下,逻辑运算单元430可检测到存储字节440_1的索引位IB因受编程而例如变为高逻辑准位,并可据以产生例如为高逻辑准位的遮罩信号SM4至备援状态区块420_2。据此,接受到遮罩信号SM4的备援状态区块420_2可遮罩本身对应备援存储列410_1的存储字节450_1(即禁止存储字节450_1受到编程),进而可对第二检测程序遮罩已被第一检测程序使用的备援存储列410_1。
以下请参照图5,图5示出本发明又一实施例的存储器装置的示意图。存储器装置500包括备援存储列510_1~510_3、备援状态区块520_1~520_3以及逻辑运算单元530。备援状态区块520_1~520_3可分别对应在测试过程中用以检测存储器装置500的主存储列(未示出)的第一检测程序及第三及第四检测程序,并分别提供所具有的存储字节540_1~540_3、550_1~550_3以及560_1~560_3作为第一、第三及第四检测程序所需的存储空间。在本实施例中,第一检测程序例如为晶圆针测程序,第三检测程序例如为成品测试程序,第四检测程序例如为系统开机自我测试程序。备援状态区块520_1可为适用于第一检测程序的非易失性的雷射熔丝结构。备援状态区块520_2可为适用于第三检测程序的非易失性的电子熔丝结构。备援状态区块520_3可为适用于第四检测程序的易失性的暂存器结构。并且,在每个存储字节540_1~540_3、550_1~550_3以及560_1~560_3中各自具有一个索引位IB。其中部分元件的功能与前述实施例中对应元件的功能相同或相似,故其详细内容在此不再赘述。
图6示出本发明又一实施例的逻辑运算单元的部分示意图。如图6所示,逻辑运算单元530包括反或闸600以及反闸610。请同时参照图5及图6,反或闸600的第一输入端耦接对应第一检测程序的备援状态区块520_1中存储字节540_1的索引位IB。并且,可由反或闸600的第一输入端直接产生遮罩信号SM5。反或闸600的第二输入端耦接对应第三检测程序的备援状态区块520_2中存储字节550_1的索引位IB。反闸610的输入端耦接反或闸600的输出端。反闸610的输出端可产生遮罩信号SM6。
以下对逻辑运算单元530的动作进行说明,请继续参考图5及图6。举例来说,在对存储器装置500进行测试时,使用者可例如通过晶圆针测机以及成品测试机来对存储器装置500依序在晶圆针测阶段进行第一检测程序,在成品测试阶段进行第三检测程序,以及在系统开机自我测试阶段进行第四检测程序。假设在第一检测程序中检测到受损的第一主存储列时,晶圆针测机可选择目前未使用的备援存储列510_1来取代受损的第一主存储列,并将受损的第一主存储列的地址通过雷射熔丝的方式存储于备援状态区块520_1中对应备援存储列510_1的存储字节540_1。同时,存储器装置500可编程存储字节540_1的索引位IB(例如编程为高逻辑准位),使其表示第一检测程序已使用对应的备援存储列510_1取代第一主存储列。
在此情况下,如图6所示,逻辑运算单元530可通过反或闸600检测到存储字节540_1的索引位IB因受编程而变为高逻辑准位,并可据以产生高逻辑准位的遮罩信号SM5至备援状态区块520_2。并且,通过反或闸600及反闸610的逻辑转换,逻辑运算单元530可在反闸610的输出端产生高逻辑准位的遮罩信号SM6至备援状态区块520_3。据此,接受到遮罩信号SM5的备援状态区块520_2可遮罩本身对应备援存储列510_1的存储字节550_1(即禁止存储字节550_1受到编程),进而可对第三检测程序遮罩已被第一检测程序使用的备援存储列510_1。接受到遮罩信号SM6的备援状态区块520_3可遮罩本身对应备援存储列510_1的存储字节560_1(即禁止存储字节560_1受到编程),进而可对第四检测程序遮罩已被第一检测程序使用的备援存储列510_1。
此外,假设在第一检测程序中未检测到受损的第一主存储列时,若在之后的第三检测程序中检测到受损的第三主存储列,在第三检测程序中成品测试机即可选择未被使用的备援存储列510_1取代受损的第三主存储列,并将受损的第三主存储列的地址以电子熔丝的方式存储于备援状态区块520_2中对应备援存储列510_1的存储字节550_1。
在此情况下,如图6所示,逻辑运算单元530可通过反或闸600检测到存储字节550_1的索引位IB因受编程而变为高逻辑准位。并且,通过反或闸600及反闸610的逻辑转换,逻辑运算单元530可仅在反闸610的输出端产生高逻辑准位的遮罩信号SM6,并传送至备援状态区块520_3。据此,接受到遮罩信号SM6的备援状态区块520_3可遮罩对应备援存储列510_1的存储字节560_1(即禁止存储字节560_1受到编程),进而可对第四检测程序遮罩已被第三检测程序使用的备援存储列510_1。
以下请参照图7,图7示出本发明又再一实施例的存储器装置的示意图。存储器装置700包括备援存储列710_1~710_3、备援状态区块720_1~720_2以及逻辑运算单元730。备援状态区块720_1~720_2可分别对应在测试过程中用以检测存储器装置700的主存储列(未示出)的两项第一及第二检测程序,并分别提供所具有的存储字节740_1~740_3以及750_1~750_3作为第一及第二检测程序所需的存储空间。在本实施例中,第一检测程序例如为晶圆针测程序,第二检测程序例如为系统开机自我测试程序。备援状态区块720_1可为适用于第一检测程序的非易失性的雷射熔丝结构。备援状态区块720_2可为适用于第二检测程序的易失性的暂存器结构。其中部分元件的功能与前述实施例中对应元件的功能相同或相似,故其详细内容在此不再赘述。
与前述实施例不同的是,在本实施例中,在每个存储字节750_1~750_3中具有一个禁能位DB。禁能位DB可用以表示对应的检测程序是否已禁能所对应的备援存储列。举例来说,当在第二检测程序中获知存储器装置700的备援存储列710_1不良或受损时,成品测试机可在对应的检测程序中编程在备援状态区块720_2中对应备援存储列710_1的存储字节750_1的禁能位DB。据此,可防止受损的备援存储列710_1继续被使用。
需说明的是,虽然在前述实施例是以特定个数的备援存储列、备援状态区块以及存储字节来对本发明实施例加以说明,但上述构件的个数在本发明并不依此为限。并且针对本发明所揭露不同结构形态的备援状态区块以及不同形式的存储字节(包括具有索引位及禁能位),本领域技术人员应可以视其实际需求,并参照本发明实施例的教示,而可任意进行组合并加以类推。
以下请参照图8,图8示出本发明一实施例的检测程序的流程图。本实施例的检测程序适用于对前述实施例中的存储器装置进行检测。在步骤S810中,判断存储器装置的主存储列是否不良。当存储器装置的主存储列没有不良时,在步骤S820中,完成检测程序。当存储器装置的主存储列具有不良时,在步骤S830中,选择备援存储列来取代不良的主存储列,并编程对应检测程序的备援状态区块中的对应所选择的备援存储列的存储字节。在步骤S840中,判断编程是否成功。具体来说,当对应此备援存储列的存储字节被遮罩时无法编程成功,当对应此备援存储列的存储字节未被遮罩时则可编程成功。当编程成功时,在步骤S820中,完成检测程序。当编程未成功时,在步骤S850中,判断是否已选择过全部的备援存储列。当已选择过全部的备援存储列时,在步骤S860中,确认存储器装置具有缺陷。当未选择过全部的备援存储列时,在步骤S870中,选择其他的备援存储列来取代不良的主存储列,并编程对应检测程序的备援状态区块中的对应所选择的备援存储列的存储字节。并在步骤S870之后,回到步骤S840来判断编程是否成功。此检测程序可以用在成品的测试之中或是用在系统开机时的自我检测修复中。
综上所述,本发明可对应多个检测程序来进行存储单元的修补动作,并且通过逻辑运算单元所产生的遮罩信号,可对已使用在其他检测程序中的备援存储列进行遮罩。藉此,可克服重复使用相同的备援存储列的问题,以达到合并使用雷射熔丝、电子熔丝或暂存器等不同结构形态的备援状态区块的功效,并兼具其优点。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种存储器装置,其特征在于,包括:
多个备援存储列;
多个备援状态区块,分别对应多个检测程序,各所述备援状态区块包括:
多个存储字节,分别对应该些备援存储列,并用以存储对应的检测程序所产生的对应的备援存储列的使用状态;以及
一逻辑运算单元,耦接该些备援状态区块,当在该些检测程序中相对早的至少一第一检测程序中检测到受损的主存储列时,依据所述第一检测程序所产生的对应的备援存储列的使用状态来产生至少一遮罩信号,
其中,所述遮罩信号用以遮罩该些检测程序中相对晚的至少一第二检测程序中所对应的该些存储字节的至少一者,以对所述第二检测程序遮罩已被所述第一检测程序使用的备援存储列。
2.根据权利要求1所述的存储器装置,其特征在于,所述至少一遮罩信号包括一第一遮罩信号以及一第二遮罩信号,所述至少一第二检测程序包括一第三检测程序以及一第四检测程序,所述第四检测程序晚于所述第三检测程序,且所述第一遮罩信号用以对所述第三检测程序遮罩已被所述第一检测程序使用的备援存储列,所述第二遮罩信号用以对所述第四检测程序遮罩已被所述第一检测程序或所述第三检测程序使用的备援存储列。
3.根据权利要求2所述的存储器装置,其特征在于,所述逻辑运算单元包括:
一第一反或闸,其多个输入端分别耦接对应所述第一检测程序的所述存储字节的多个存储位;
一第一反闸,其输入端耦接所述第一反或闸的输出端,其输出端产生所述第一遮罩信号;
一第二反或闸,其多个输入端分别耦接对应所述第三检测程序的所述存储字节的多个存储位;
一第二反闸,其输入端耦接所述第二反或闸的输出端;
一第三反或闸,其第一输入端耦接所述第一遮罩信号,其第二输入端耦接所述第二反闸的输出端;以及
一第三反闸,其输入端耦接所述第三反或闸的输出端,其输出端产生所述第二遮罩信号。
4.根据权利要求2所述的存储器装置,其特征在于,对应所述第一检测程序的所述存储字节与对应所述第三检测程序的所述存储字节是非易失性的,对应所述第四检测程序的所述存储字节是易失性的。
5.根据权利要求1所述的存储器装置,其特征在于,各所述存储字节包括:
一索引位,用以表示对应的检测程序是否已使用对应的备援存储列进行取代。
6.根据权利要求5所述的存储器装置,其特征在于,所述至少一遮罩信号包括一第一遮罩信号以及一第二遮罩信号,所述至少一第二检测程序包括一第三检测程序以及一第四检测程序,所述第四检测程序晚于所述第三检测程序,且所述第一遮罩信号依据对应的所述索引位对所述第三检测程序遮罩所已被所述第一检测程序使用的备援存储列,所述第二遮罩信号依据对应的所述索引位用以对所述第四检测程序遮罩已被所述第一检测程序或所述第三检测程序使用的备援存储列。
7.根据权利要求6所述的存储器装置,其特征在于,所述逻辑运算单元包括:
一反或闸,其第一输入端耦接对应所述第一检测程序的所述索引位,其第一输入端直接产生所述第一遮罩信号,所述反或闸的第二输入端耦接对应所述第三检测程序的所述索引位;以及
一反闸,其输入端耦接所述反或闸的输出端,其输出端产生所述第二遮罩信号。
8.根据权利要求1所述的存储器装置,其特征在于,各所述存储字节包括:
一禁能位,用以表示对应的检测程序是否已禁能所对应的所述备援存储列。
9.根据权利要求1所述的存储器装置,其特征在于,对应所述第二检测程序的各所述存储字节包括:
一禁能位,用以表示对应的检测程序是否已禁能所对应的所述备援存储列。
10.一种存储器装置,其特征在于,包括:
多个备援存储列;以及
多个备援状态区块,分别对应多个检测程序,各所述备援状态区块包括:
多个存储字节,分别对应该些备援存储列,并用以存储对应的检测程序所产生的对应的备援存储列的使用状态,各所述存储字节包括:一禁能位,用以表示对应的检测程序是否已禁能所对应的所述备援存储列,
其中,当在各检测程序中检测到受损的备援存储列时,对应所述受损的备援存储列的存储字节的所述禁能位被编程,以在所述检测程序中禁用所述受损的备援存储列。
11.根据权利要求10所述的存储器装置,其特征在于,所述禁能位是易失性的。
12.根据权利要求10所述的存储器装置,其特征在于,所述禁能位为易失性的电子熔丝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510788365.XA CN106710632B (zh) | 2015-11-17 | 2015-11-17 | 存储器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510788365.XA CN106710632B (zh) | 2015-11-17 | 2015-11-17 | 存储器装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106710632A CN106710632A (zh) | 2017-05-24 |
CN106710632B true CN106710632B (zh) | 2020-01-07 |
Family
ID=58932093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510788365.XA Active CN106710632B (zh) | 2015-11-17 | 2015-11-17 | 存储器装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106710632B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517018B (zh) * | 2020-04-10 | 2024-04-12 | 华邦电子股份有限公司 | 存储器装置的测试方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1434458A (zh) * | 2002-01-23 | 2003-08-06 | 旺宏电子股份有限公司 | 动态地隐藏存储器缺陷的方法及装置 |
US6829176B2 (en) * | 2002-07-18 | 2004-12-07 | Micron Technology, Inc. | Apparatus and method for dynamically repairing a semiconductor memory |
TW200525549A (en) * | 2003-09-09 | 2005-08-01 | Ibm | Self-test architecture to implement data column redundancy in a RAM |
CN1954390A (zh) * | 2004-05-20 | 2007-04-25 | 美国模拟器件公司 | 存储器单元的修复 |
CN101086898A (zh) * | 1999-03-19 | 2007-12-12 | 株式会社东芝 | 半导体存储装置 |
CN101086899A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 用以提升存储器装置的可靠度的系统及其方法 |
TW201535382A (zh) * | 2014-03-03 | 2015-09-16 | Hewlett Packard Development Co | 動態隨機存取記憶體(dram)列備用技術 |
CN204695788U (zh) * | 2013-03-01 | 2015-10-07 | 颖飞公司 | 存储器接口装置以及集成电路装置 |
CN105022682A (zh) * | 2014-04-15 | 2015-11-04 | 英飞凌科技股份有限公司 | 处理目标存储器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5737003B2 (ja) * | 2011-06-27 | 2015-06-17 | 富士通セミコンダクター株式会社 | 半導体メモリ、システムおよび半導体メモリの製造方法 |
US9548137B2 (en) * | 2013-12-26 | 2017-01-17 | Intel Corporation | Integrated circuit defect detection and repair |
-
2015
- 2015-11-17 CN CN201510788365.XA patent/CN106710632B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101086898A (zh) * | 1999-03-19 | 2007-12-12 | 株式会社东芝 | 半导体存储装置 |
CN1434458A (zh) * | 2002-01-23 | 2003-08-06 | 旺宏电子股份有限公司 | 动态地隐藏存储器缺陷的方法及装置 |
US6829176B2 (en) * | 2002-07-18 | 2004-12-07 | Micron Technology, Inc. | Apparatus and method for dynamically repairing a semiconductor memory |
TW200525549A (en) * | 2003-09-09 | 2005-08-01 | Ibm | Self-test architecture to implement data column redundancy in a RAM |
CN1954390A (zh) * | 2004-05-20 | 2007-04-25 | 美国模拟器件公司 | 存储器单元的修复 |
CN101086899A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 用以提升存储器装置的可靠度的系统及其方法 |
CN204695788U (zh) * | 2013-03-01 | 2015-10-07 | 颖飞公司 | 存储器接口装置以及集成电路装置 |
TW201535382A (zh) * | 2014-03-03 | 2015-09-16 | Hewlett Packard Development Co | 動態隨機存取記憶體(dram)列備用技術 |
CN105022682A (zh) * | 2014-04-15 | 2015-11-04 | 英飞凌科技股份有限公司 | 处理目标存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN106710632A (zh) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508456B1 (en) | Self repair device and method thereof | |
KR102117633B1 (ko) | 셀프 리페어 장치 | |
KR100745403B1 (ko) | 반도체 메모리 장치 및 그 셀프 테스트 방법 | |
US9870837B1 (en) | Semiconductor memory device for performing a post package repair operation and operating method thereof | |
US8913451B2 (en) | Memory device and test method thereof | |
KR20110121184A (ko) | 반도체 메모리 장치의 리페어 회로 및 리페어 방법 | |
CN108511029B (zh) | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 | |
US10032525B2 (en) | Fuse circuit, repair control circuit, and semiconductor apparatus including the same | |
KR20120115854A (ko) | 리페어 방법과 이를 이용한 집적회로 | |
US7137049B2 (en) | Method and apparatus for masking known fails during memory tests readouts | |
KR20170011449A (ko) | 집적 회로의 리페어 정보 제공 장치 | |
US20140126301A1 (en) | Memory device and test method thereof | |
US9847142B2 (en) | Semiconductor apparatus and repair method thereof | |
KR101877818B1 (ko) | 리페어 제어 회로 및 이를 이용한 반도체 집적회로 | |
JP2008071407A (ja) | 半導体記憶装置 | |
KR101877939B1 (ko) | 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법 | |
CN106710632B (zh) | 存储器装置 | |
TWI579862B (zh) | 記憶體裝置 | |
KR20010030543A (ko) | 리던던트 메모리 셀 유닛을 포함하는 집적 다이내믹반도체 메모리 및 자기 복구 방법 | |
US9589668B2 (en) | Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof | |
KR20160005988A (ko) | 반도체 장치의 어레이 퓨즈 테스트 방법 | |
KR20120095702A (ko) | 반도체 테스트 장치 및 그의 동작 방법 | |
GB2366890A (en) | Testing a memory with redundant cells | |
Li et al. | Reliability-enhancement and self-repair schemes for SRAMs with static and dynamic faults | |
JP2013161509A (ja) | 半導体装置の冗長救済方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |