CN113517018B - 存储器装置的测试方法 - Google Patents
存储器装置的测试方法 Download PDFInfo
- Publication number
- CN113517018B CN113517018B CN202010279779.0A CN202010279779A CN113517018B CN 113517018 B CN113517018 B CN 113517018B CN 202010279779 A CN202010279779 A CN 202010279779A CN 113517018 B CN113517018 B CN 113517018B
- Authority
- CN
- China
- Prior art keywords
- data
- cell array
- reading
- memory cell
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims description 13
- 230000006870 function Effects 0.000 claims abstract description 25
- 230000000295 complement effect Effects 0.000 claims abstract description 4
- 238000010998 test method Methods 0.000 claims abstract 6
- 230000003213 activating effect Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器装置的测试方法，可降低测试的错误覆盖率。内存装置的测试方法包括：关闭存储器装置的备援功能，并对第一存储单元数组写入第一数据；启动存储器装置的备援功能，并对第二存储单元数组写入第二数据，其中第一数据与第二数据互补；依据边界条件，对非易失存储区块读取备援信息，基于备援信息，读取第二存储单元数组以获得第一读取数据；以及依据比较第二数据与第一读取数据以产生第一测试结果。其中，第二存储单元数组包括第一存储单元数组的部分存储单元以及至少一备援存储单元。
Description
技术领域
本发明涉及一种存储器装置的测试方法，尤其涉及一种动态随机存取存储器的存储器装置的测试方法。
背景技术
在动态随机存取存储器装置中，为了提升制作上的良率，常设置多个备援存储单元以置代在制造过程中损坏的主存储单元。相关于上述置代状态的备援信息，常通过一次性可编程存储器来储存，这个一次性可编程存储器可内嵌于存储器装置中。
一次性可编程存储器的测试动作通常由供应厂商执行。供应厂商会针对一次性可编程存储器进行正常条件以及边界条件等多种测试动作。然而，当一次性可编程存储器被内嵌入动态随机存取存储器的存储器装置中时，可能因为加工过程产生变异。而在现有的技术中，当执行存储器装置的测试动作时，并不会针对一次性可编程存储器再次执行多种条件的测试动作，而仅会通过正常条件来读取一次性可编程存储器中的备援信息。如此一来，存储器装置的测试动作中的错误覆盖率将会被降低。
发明内容
本发明是针对一种存储器装置的测试方法，可有效提升测试的错误覆盖率(faultcoverage)。
根据本发明的实施例，存储器装置的测试方法包括：关闭存储器装置的备援功能，并对第一存储单元数组写入第一数据；启动存储器装置的备援功能，并对第二存储单元数组写入第二数据，其中第一数据与第二数据互补；依据边界条件，对非易失存储区块读取备援信息，基于备援信息，读取第二存储单元数组以获得第一读取数据；以及依据比较第二数据与第一读取数据以产生第一测试结果。其中，第二存储单元数组包括第一存储单元数组的部分存储单元以及至少一备援存储单元。
在根据本发明的实施例的存储器装置的测试方法中，通过在正常条件以及边界条件中，使存储器装置中的非易失存储区块分别提供不同的备援信息，基于不同的备援信息来执行存储单元数组的读写动作，藉以检测出非易失存储区块在边界条件中是否可维持正常用运作。基于不大幅增加存储器装置的测试时间的前提下，提升存储器装置测试的错误覆盖率，提升存储器装置的可靠度。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为本发明一实施例的存储器装置及测试设备的示意图；
图2为本发明实施例的存储器测试动作的流程图；
图3为本发明第一实施例的存储器装置的测试动作的流程图；
图4A至图4C为本发明一实施例的实施方式的示意图；
图5为本发明第二实施例的存储器装置的测试动作的流程图；
图6为本发明第三实施例的存储器装置的测试动作的流程图；
图7为本发明实施例的存储器装置的完整测试动作的流程图。
附图标号说明
100：存储器装置；
110：存储器；
120：非易失存储区块；
LC：缓存器链；
TE：测试设备；
FI：备援信息；
MA：存储单元数组；
MC1～MC5：存储单元；
RC1～RC3：备援存储单元；
S210～S240、S310～S350、S510～S5110、S610～S660、S710～S760：测试方法的步骤。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
请参照图1，图1为本发明一实施例的存储器装置及测试设备的示意图。存储器装置100包括存储器110、非易失存储区块120以及缓存器链LC。存储器装置100与测试设备TE相耦接，测试设备TE并发送命令以执行对存储器110和/或非易失存储区块120的测试动作。在本实施例中，存储器110、非易失存储区块120以及缓存器链LC可以设置在相同的集成电路中。也即，非易失存储区块120可内嵌在集成电路中。非易失存储区块120可以是电子熔丝电路或其他的一次性可编程存储器。此外，存储器110可以为动态随机存取存储器。测试设备TE可以为集成电路外的测试机台，或是设置在集成电路中用以执行内建自我测试(Built-In Self-Test,BIST)的电路。
在本实施例中，非易失存储区块120可记录备援信息FI。当存储器110中部分主要存储单元发生损坏时，可通过存储器110中的备援存储单元来置代，并维持存储器装置100的正常运作。备援信息FI用以记录上述的备援状态。
在执行测试动作时，测试设备TE可使非易失存储区块120中的备援信息FI被读出，并使备援信息FI被加载至缓存器链LC。缓存器链LC由多个缓存器所构成。并且，在执行存储器110的读写测试动作的过程中，当备援功能被启动时，存储器110可依据备援信息FI来提供可正常工作的存储单元以执行测试动作。
关于测试动作的流程，请参照图2的本发明实施例的存储器测试动作的流程图。其中，在步骤S210中，关闭存储器装置的备援功能，并对第一存储单元数组写入第一数据。在此，基于备援功能为被关闭的状态，第一存储单元数组所包括的存储单元皆为主存储单元，并不包括备援存储单元。
接着，步骤S220中，启动存储器装置的备援功能，并对第二存储单元数组写入第二数据。在此，第一存储单元数组与第二存储单元数组的逻辑地址是相同的。基于备援功能被启动的前提下，第二存储单元数组包括第一存储单元数组的部分存储单元以及一个或多个备援存储单元。并且，上述的第一数据与第二数据为互补的状态。以八个位的数据为范例，第一数据可以为11111111，第二数据则可以为00000000。或者，也可以设定第一数据可以为00000000，第二数据则可以为11111111。
值得一提的，在步骤S220中，存储器装置的备援功能，是依据在正常条件下，对非易失存储区块进行读取的备援信息来进行的。也即，第二存储单元数组中的存储单元的组成，是对应正常条件的备援信息。
在步骤S230中，则依据边界(margin)条件，来进行存储器装置中的非易失存储区块的读取动作，并读出非易失存储区块的备援信息。再基于备援信息，读取第二存储单元数组以获得读取数据。
在步骤S240中，则进行第二数据与读取数据的比较动作，并藉以产生测试结果。在此请注意，由于读取数据是基于边界条件的备援信息来读出的，若边界条件的备援信息是正确的，那边界条件的备援信息与正常条件的备援信息将会相同，而第二数据与读取数据则应该是相同的。相对的，若边界条件的备援信息是错误的，那边界条件的备援信息与正常条件的备援信息将会不同，而第二数据与读取数据则应该是不同的。所以，依据第二数据与读取数据的比较动作，可得知非易失存储区块在边界条件下使否仍可正常运作，并藉以判定存储器装置是否可正常出货。
请参照图3，图3为本发明第一实施例的存储器装置的测试动作的流程图。其中，步骤S310中，关闭存储器装置的备援功能，并针对第一存储单元数组的每个位进行数据1(第一数据)的写入动作。接着，基于正常状态下的备援信息，在步骤S320中，开启备援功能，并针对第二存储单元数组的每个位进行数据0(第二数据)的写入动作。在此，第一存储单元数组与第二存储单元数组对应相同的逻辑地址。且第二存储单元数组包括第一存储单元数组中部分的存储单元，并包括一个或多个备援存储单元。
在步骤S330中，依据边界条件来读取存储器装置中的非易失存储区块中的备援信息。在第一实施例中，相对的边界条件的正常条件，为依据正常读取电压来对非易失存储区块进行读取，并藉以获得备援信息。而在边界条件下，则是通过提高或降低正常读取电压以产生边界读取电压，并依据边界读取电压对非易失存储区块进行读取，来获得备援信息。也即，对应正常读取电压的备援信息，与对应边界读取电压的备援信息，可能相同的或是不相同的。
步骤S340中，则基于对应边界读取电压的备援信息，来读取第二存储单元数组，并藉以获得读取数据。通过针对读取数据进行判断，可以产生测试结果。其中，若读取数据与第二数据相同，表示非易失存储区块在边界条件下仍可提供正确的备援信息，测试结果为测试通过。相对的，若对读取数据与第二数据不同，表示非易失存储区块在边界条件下无法提供正确的备援信息，测试结果为测试不通过。其中，测试通过的存储器装置可正常出货，而测试不通过的存储器装置则须被检出(步骤S350)。
请参照图4A至图4C，图4A至图4C为本发明一实施例的实施方式的示意图。对应图3的流程，图4A对应步骤S310，在备援功能被关闭的情况下，对第一存储单元数组MA进行数据1的写入动作。并且，图4B对应步骤S320，在备援功能被开启的情况下，对第二存储单元数组进行数据0的写入动作。此时第一存储单元数组MA中具有两个位的存储单元MC2、MC4经判断是损坏的存储单元，并依据备援信息以分别由备援存储单元RC1、RC2所置换。因此，基于正常条件的备援信息，第二存储单元数组包括第一存储单元数组MA的部分存储单元MC1、MC3以及MC5以及备援存储单元RC1以及RC2。而通过步骤S320的写入动作，存储单元MC1、MC3以及MC5以及备援存储单元RC1以及RC2中的数据，皆被写为等于数据0。
图4C则对应步骤S330以及S340，依据边界条件以读取备援信息，并在对应边界条件下的备援信息有错误时，第二存储单元数组中所包括的存储单元可能产生改变，其中，原本用以置换存储单元MC2的备援存储单元RC1未被选中，而变更选中备援存储单元RC3。且备援存储单元RC3并非用以置换存储单元MC2。如此一来，由第二存储单元数组中读取的读取数据中，会变更为0100000000000，与步骤S320写入的0000000000000不相同。由此可以得知，在边界条件下所获得的备援信息是不正确的。
请参照图5，图5为本发明第二实施例的存储器装置的测试动作的流程图。请注意，在本实施例中，非易失存储区块可提供多个数据位对以分别对应备援信息中的多个备援信息位。也即，对应备援信息中的一个位，非易失存储区块可提供两个数据位来表示。举例来说，对应备援信息的第一位为非易失存储区块的第一数据位及第二数据位。其中，当第一数据位及第二数据位中的至少其中之一发生被程序化动作时，对应产生的备援信息的所述第一位等同是被程序化的状态。
在本发明第二实施例中，步骤S510中，关闭备援功能，并针对第一存储单元数组进行数据1(第一数据)的写入动作。步骤S520中，开启备援功能，并针对第二存储单元数组进行数据0(第二数据)的写入动作。接着，在步骤S530中，则读取非易失存储区块中，数据位对中的第一数据位，并依据第一数据位来产生备援信息。在此请注意，有别于一般状况，在本实施例中，备援信息的一个位仅依据数据位对中的单个位来产生，并藉以作为边界条件。
接着，步骤S540中，读取第二存储单元数组以获得第一读取数据针对第一读取数据进行判断，并藉以获得测试结果。在此，可通过比较第一读取数据与第二数据来得知测试结果。在当测试不通过时，执行步骤S550并检出此存储器装置。在当测试通过后，则执行步骤S560。
步骤S560中，依据正常条件以读取非易失存储区块来更新备援信息(以非易失存储区块中的数据位对来表示备援信息的单一位)。步骤S570中则重新关闭备援功能对第一存储单元数组写入1，步骤S580则开启备援功能对第二存储单元数组写入0。
接着，步骤S590中读取非易失存储区块的数据位对中的第二数据位，并藉以重新产生备援信息。基于更新后的备援信息，步骤S5100中读取第二存储单元数组以获得第二读取数据，并针对第二读取数据进行判断，以产生测试结果。在此，可通过比较第二读取数据与第二数据来得知测试结果。在当测试不通过时，执行步骤S5110并检出此存储器装置。在当测试通过后，则表示受测的存储器装置是可出货的。
请参照图6，图6为本发明第三实施例的存储器装置的测试动作的流程图。步骤S610中，关闭备援功能，并针对第一存储单元数组进行数据1(第一数据)的写入动作。步骤S620中，读取存储器区块中的非易失存储区块的数据位对中的第一数据位以产生备援信息。步骤S630中，开启备援功能，并对第二存储单元数组写入0(第二数据)。步骤S640中，则读取非易失存储区块的数据位对中的第二数据位以产生备援信息。步骤S650中，则读取第二存储单元数组以获得读取数据针对读取数据进行判断，并据以产生测试结果。其中，若读取数据与第二数据相同，表示第一数据位与第二数据位对应的备援信息相同，则测试结果为测试通过，存储器装置可以正常出货。相对的，若对读取数据与第二数据不相同，表示第一数据位与第二数据位对应的备援信息并不相同，故测试结果为测试不通过，存储器装置须被检出(步骤S660)。
参照图7，图7为本发明实施例的存储器装置的完整测试动作的流程图。在本实施例中，为强化存储器装置测试的可靠度，步骤S710至步骤S730可依序执行如上所述的第一实施例、第二实施例以及第三实施例的测试流程。并在当步骤S710至步骤S730的其中之一发生测试失败(不通过)的情况，执行存储器装置的检出步骤(步骤S711、S721、S731)。
在当步骤S710、步骤S720以及步骤S730的测试皆通过时，则可执行步骤S740，并依据正常条件以读取备援信息，并依据备援信息来执行存储器的读写测试。若步骤S740的读写测试失败，可以执行步骤S750的第二次的存储器的读写测试。其中，步骤S740、S750的存储器的读写测试中，若其中之一的测试通过时，受测的存储器装置可以进行出货的动作，而若步骤S740、S750的存储器的读写测试皆失败，则可判定受测的存储器装置为不良品，并执行检出的步骤(步骤S760)。
综上所述，本发明依据正常条件的备援信息以针对存储单元数组进行写入动作，再依据边界条件的备援信息以针对存储单元数组进行读出动作。通过比较写入的数据与读取数据相比较，可以判断出非易失存储区块在边界条件中是否可提供正确的备援信息，并藉以测试出存储器装置是否可正常动作。在不大幅增加测试时间的条件下，有效提升存储器装置测试的错误覆盖率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种存储器装置的测试方法，其特征在于，包括：
关闭所述存储器装置的备援功能，并对第一存储单元数组写入第一数据；
启动所述存储器装置的所述备援功能，并对第二存储单元数组写入第二数据，其中所述第一数据与所述第二数据互补；
依据边界条件，提高或降低正常读取电压以产生边界读取电压，依据所述边界读取电压对非易失存储区块读取备援信息，基于所述备援信息，读取所述第二存储单元数组以获得第一读取数据；以及
依据比较所述第二数据与所述第一读取数据以产生第一测试结果，
其中，所述第二存储单元数组包括所述第一存储单元数组的部分存储单元以及至少一备援存储单元。
2.根据权利要求1所述的测试方法，其特征在于，在启动存储器装置的所述备援功能，并对所述第二存储单元数组写入所述第二数据的步骤之前还包括：
依据正常条件，对所述非易失存储区块读取所述备援信息。
3.根据权利要求2所述的测试方法，其特征在于，依据所述正常条件，对所述非易失存储区块读取所述备援信息的步骤包括：
依据所述正常读取电压对所述非易失存储区块进行读取以获得所述备援信息。
4.根据权利要求1所述的测试方法，其特征在于，所述非易失存储区块提供多个数据位对以分别对应备援信息中的多个备援信息位。
5.根据权利要求4所述的测试方法，其特征在于，依据所述边界条件，对所述非易失存储区块读取所述备援信息，基于所述备援信息，读取所述第二存储单元数组以获得所述第一读取数据的步骤包括：
读取所述非易失存储区块的所述多个数据位对中的多个第一数据位，并依据所述多个第一数据位分别产生所述多个备援信息位。
6.根据权利要求5所述的测试方法，其特征在于，在依据比较所述第二数据与所述第一读取数据以产生所述第一测试结果的步骤之后还包括：
依据正常条件，读取所述非易失存储区块以更新所述备援信息。
7.根据权利要求6所述的测试方法，其特征在于，还包括：
再次关闭所述存储器装置的所述备援功能，并对所述第一存储单元数组写入所述第一数据；
再次启动存储器装置的所述备援功能，并对所述第二存储单元数组写入所述第二数据；
读取所述非易失存储区块的所述多个数据位对中的多个第二数据位，并依据所述多个第二数据位分别更新所述多个备援信息位；
基于更新后的所述多个备援信息位，读取所述第二存储单元数组以获得第二读取数据；以及
依据比较所述第二数据与所述第二读取数据以产生第二测试结果。
8.根据权利要求4所述的测试方法，其特征在于，在并对所述第二存储单元数组写入所述第二数据的步骤之前包括：
读取所述非易失存储区块的所述多个数据位对中的多个第一数据位，并依据所述多个第一数据位分别产生所述多个备援信息位。
9.根据权利要求8所述的测试方法，其特征在于，在对所述第二存储单元数组写入所述第二数据的步骤之后包括：
读取所述非易失存储区块的所述多个数据位对中的多个第二数据位，并依据所述多个第二数据位分别调整所述多个备援信息位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010279779.0A CN113517018B (zh) | 2020-04-10 | 2020-04-10 | 存储器装置的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010279779.0A CN113517018B (zh) | 2020-04-10 | 2020-04-10 | 存储器装置的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517018A CN113517018A (zh) | 2021-10-19 |
| CN113517018B true CN113517018B (zh) | 2024-04-12 |
Family
ID=78061092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010279779.0A Active CN113517018B (zh) | 2020-04-10 | 2020-04-10 | 存储器装置的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517018B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809231A (en) * | 1987-11-12 | 1989-02-28 | Motorola, Inc. | Method and apparatus for post-packaging testing of one-time programmable memories |
| CN101329914A (zh) * | 2007-06-22 | 2008-12-24 | 三星电子株式会社 | 半导体装置、存储器读取方法和存储器编程方法 |
| CN101529522A (zh) * | 2005-10-25 | 2009-09-09 | 晟碟以色列有限公司 | 从闪速存储器中的错误恢复的方法 |
| CN102456414A (zh) * | 2010-10-20 | 2012-05-16 | 旺宏电子股份有限公司 | 具有备援行的存储器装置及其修复方法 |
| CN103377697A (zh) * | 2012-04-27 | 2013-10-30 | 旺宏电子股份有限公司 | 阻挡漏电流通过存储阵列中瑕疵存储单元的方法 |
| CN103811080A (zh) * | 2012-11-01 | 2014-05-21 | 南亚科技股份有限公司 | 存储器测试系统以及存储器测试方法 |
| CN106710632A (zh) * | 2015-11-17 | 2017-05-24 | 华邦电子股份有限公司 | 存储器装置 |
| CN109285582A (zh) * | 2017-07-19 | 2019-01-29 | 三星电子株式会社 | 存储器系统、非暂时性计算机可读介质及错误校验与校正的方法 |
| CN110827878A (zh) * | 2018-08-08 | 2020-02-21 | 华邦电子股份有限公司 | 存储器装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542973B2 (en) * | 2001-07-03 | 2003-04-01 | Ibm Corporation | Integrated redundancy architecture system for an embedded DRAM |
| US7219271B2 (en) * | 2001-12-14 | 2007-05-15 | Sandisk 3D Llc | Memory device and method for redundancy/self-repair |
| US7757135B2 (en) * | 2006-09-11 | 2010-07-13 | Mentor Graphics Corporation | Method and apparatus for storing and distributing memory repair information |
-
2020
- 2020-04-10 CN CN202010279779.0A patent/CN113517018B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809231A (en) * | 1987-11-12 | 1989-02-28 | Motorola, Inc. | Method and apparatus for post-packaging testing of one-time programmable memories |
| CN101529522A (zh) * | 2005-10-25 | 2009-09-09 | 晟碟以色列有限公司 | 从闪速存储器中的错误恢复的方法 |
| CN101329914A (zh) * | 2007-06-22 | 2008-12-24 | 三星电子株式会社 | 半导体装置、存储器读取方法和存储器编程方法 |
| CN102456414A (zh) * | 2010-10-20 | 2012-05-16 | 旺宏电子股份有限公司 | 具有备援行的存储器装置及其修复方法 |
| CN103377697A (zh) * | 2012-04-27 | 2013-10-30 | 旺宏电子股份有限公司 | 阻挡漏电流通过存储阵列中瑕疵存储单元的方法 |
| CN103811080A (zh) * | 2012-11-01 | 2014-05-21 | 南亚科技股份有限公司 | 存储器测试系统以及存储器测试方法 |
| CN106710632A (zh) * | 2015-11-17 | 2017-05-24 | 华邦电子股份有限公司 | 存储器装置 |
| CN109285582A (zh) * | 2017-07-19 | 2019-01-29 | 三星电子株式会社 | 存储器系统、非暂时性计算机可读介质及错误校验与校正的方法 |
| CN110827878A (zh) * | 2018-08-08 | 2020-02-21 | 华邦电子股份有限公司 | 存储器装置 |
Non-Patent Citations (2)
| Title |
|---|
| 双端口静态存储器测试方法研究;李盛杰;张碚;顾颖;;计算机与数字工程(第01期);全文 * |
| 李盛杰 ; 张碚 ; 顾颖 ; .双端口静态存储器测试方法研究.计算机与数字工程.2015,(第01期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517018A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6085334A (en) | Method and apparatus for testing an integrated memory device | |
| US7949908B2 (en) | Memory repair system and method | |
| US8015438B2 (en) | Memory circuit | |
| CN110277130B (zh) | 涉及冗余区域的修复的半导体装置 | |
| US8315116B2 (en) | Repair circuit and repair method of semiconductor memory apparatus | |
| JP2010225239A (ja) | 半導体集積回路およびメモリの機能検証方法 | |
| US7298658B2 (en) | Semiconductor memory device using row redundancy and I/O redundancy scheme based on a preset order and a defect order | |
| TWI726514B (zh) | 記憶體修復電路、方法與使用其的記憶體模組 | |
| US11804278B2 (en) | Memory systems including simplified BISR logic circuit | |
| US20080165599A1 (en) | Design structure used for repairing embedded memory in an integrated circuit | |
| US7518918B2 (en) | Method and apparatus for repairing embedded memory in an integrated circuit | |
| US20230178172A1 (en) | Reference bits test and repair using memory built-in self-test | |
| CN113517018B (zh) | 存储器装置的测试方法 | |
| US9165686B2 (en) | Test mediation device, system for testing memory device and method for testing memory device | |
| US11901031B2 (en) | Memory device performing repair operation | |
| TWI723822B (zh) | 記憶體裝置的測試方法 | |
| CN115810388A (zh) | 存储器的检测方法及检测装置 | |
| CN110827878B (zh) | 存储器装置 | |
| KR100331281B1 (ko) | 메모리장치의 리던던시 셀 리페어 회로 | |
| CN112908401A (zh) | 内存修复电路、内存模块及内存修复方法 | |
| JPWO2006090440A1 (ja) | 記憶装置の試験方法、および記憶装置 | |
| US11574699B2 (en) | Semiconductor device equipped with global column redundancy | |
| TWI724937B (zh) | 記憶體測試電路 | |
| KR100924579B1 (ko) | 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법 | |
| CN114203244A (zh) | 存储器测试电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |