CN110827878A - 存储器装置 - Google Patents

Abstract

本发明提供一种存储器装置，包括自我测试电路与备援地址替换电路。自我测试电路耦接主存储单元数组，用以对主存储单元数组进行自我测试程序以提供自我测试信号。备援地址替换电路包括第一备援电路与第二备援电路。第一备援电路根据第一测试程序所产生的第一备援数据信号，将主存储单元数组的部分字线地址替换成备援存储区块的部分字线地址。第二备援电路耦接第一备援电路，根据自我测试信号将主存储单元数组中被检测出错误的字线地址替换成备援存储区块的另一部分字线地址。

Description

存储器装置

技术领域

本发明涉及一种半导体装置，尤其涉及一种具有自我测试功能的存储器装置。

背景技术

随着电路复杂度的提升，各种形式的存储器装置在制造上无可避免地容易产生不良或受损的存储元件。其中一种常见的改善存储器装置可靠度的方法就是使用修正错误存储器(Error-correcting code memory，ECC memory)，然而使用ECC技术的存储器却伴随尺寸难以缩小以及生产成本升高的问题。

发明内容

本发明提供一种存储器装置，具有自我测试功能，能够在开机载入电子熔丝的备援数据后执行自我测试程序，将自我测试程序中检测到的不良字线地址替换掉，以加强存储器装置的可靠度。

本发明的存储器装置的备援地址替换电路包括第一备援电路与第二备援电路，分别适用将第一测试程序与自我测试程序检测到的不良字线地址替换成备援存储区块的字线地址，其中第一备援电路还根据第二备援电路提供的自我测试备援禁能信号来决定是否进行部分字线地址的替换。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出本发明一实施例的存储器装置示意图。

图2示出本发明一实施例的列地址缓冲器与选择器示意图。

图3示出本发明一实施例的备援地址替换电路示意图。

图4示出本发明一实施例的第一备援地址替换电路示意图。

图5示出本发明一实施例的自我测试地址闩锁电路示意图。

图6示出本发明一实施例的第二备援地址替换电路示意图。

图7示出本发明一实施例的自我测试程序的波形动作图。

附图标记说明：

100：存储器装置；

110：存储器控制电路；

120：列地址缓冲器与选择器；

122：列地址缓冲器；

124：列地址选择器；

130：X备援地址替换电路；

132：第一备援电路；

134：第二备援电路；

136：第一备援地址判断电路；

138：第二备援地址判断电路；

140：备援数据与负载时脉区域；

150：自我测试电路；

160：周边电路(区域地址缓冲器与行地址缓冲器、X解码器、Y解码器与Y备援地址替换电路)；

MA：存储单元数组；

MA1：主存储单元数组；

REB：备援存储区块；

DC：延迟电路；

XRED_0～XRED_3：第一备援地址替换电路；

BISTXR_0、BISTXR_1：第二备援地址替换电路；

BFLAT：自我测试地址闩锁电路；

RWLD：备援字线替换电路；

LG1：第一逻辑门；

LG2：第二逻辑门

LG3：逻辑门；

LG4：第四逻辑门；

LG5：第五逻辑门；

LA：闩锁器；

LAC：闩锁电路；

XNOR：反互斥或门；

TG1、TG2：传输门；

DFF、LFF：触发器；

FF：第一触发器电路；

BISTFF：第二触发器电路；

DC：延迟电路；

BISTAD：自我测试地址判断电路；

BISTXA：自我测试字线地址；

BISTFAIL：自我测试信号；

BFLATm：自我测试地址闩锁信号；

BFLANm：反相自我测试地址闩锁信号；

BISTXRR：自我测试备援禁能信号；

BISTXRm：第二备援地址选择信号；

BRXEm：第二触发器电路的输出信号；

CXA：用于存取的字线地址；

SHI：串行的eFuse数据输入信号；

IRCLKT：eFuse数据内部时脉信号；

IRCLKN：eFuse数据内部反相时脉信号；

IntCLK：时脉信号；

RRXj：第一备援地址选择信号；

RASD：列作动信号；

RWLq：备援存储区块字线；

TBIST：自我测试模式信号；

XADi：字线地址；

1stFAIL、2ndFAIL：存取失败。

具体实施方式

请参考图1，图1示出本发明一实施例的存储器装置示意图。存储器装置100具有存储单元数组MA、存储器控制电路110、列地址缓冲器与选择器120、X备援地址替换电路130、备援数据与负载时脉区域140、自我测试电路150与周边电路160(例如包括区域地址缓冲器与行地址缓冲器、X解码器、Y解码器与Y备援地址替换电路)。

存储单元数组MA包括主存储单元数组MA1与备援存储区块REB，备援存储区块REB内配置冗余列(redundancy memory rows)及冗余行(redundancy memory columns)，冗余列及冗余行具有预备性存储单元，可在电路上取代主存储单元数组MA1中不良或受损的存储单元，例如通过电子熔丝(eFuse)元件来切换非易失地存储冗余地址(address)，以维持存储器装置100的正常功能。

在图1，存储器装置100例如是以晶片型态的动态随机存取存储器(DynamicRandom Access Memory，DRAM)或静态随机存取存储器(Static Random Access Memory，SRAM)或其他类似装置或这些装置的组合。备援数据与负载时脉区域140可记录第一测试程序所产生的备援数据，例如为一次编程非易失性(One Time programming Non-volatileMemory)的存储器。在此的第一测试程序例如可以是晶圆针测(Prober)程序，本发明并不限制。

在本实施例中，当配备存储器装置100的电子装置开机后，备援数据与负载时脉区域140可以提供第一测试程序所产生的第一备援数据信号，包括例如串行的eFuse数据输入信号SHI、eFuse数据内部时脉信号IRCLKT与其eFuse数据内部反相时脉信号IRCLKN，备援地址替换电路(包括X备援地址替换电路130与Y备援地址替换电路160)可以根据第一备援数据信号，将第一测试程序检测主存储单元数组MA1所得到的不良存储单元的地址替换成备援存储区块REB的存储单元地址。

接着，在根据第一备援数据信号将不良存储单元的地址由备援存储单元地址替换后，系统可继续执行自我测试(Built-In Self-Test,BIST)程序检验是否有其他的不良存储单元。

存储器装置100的自我测试电路150耦接存储单元数组MA，可以对主存储单元数组MA1进行自我测试程序。自我测试电路150接收时脉信号IntCLK，并提供表示通过(PASS)或失败(FAIL)的自我测试信号BISTFAIL。X备援地址替换电路130可以根据自我测试信号BISTFAIL将主存储单元数组MA1中被检测出错误的字线地址替换成备援存储区块REB的另一部分字线地址。

简而言之，本实施例的存储器装置100可以通过第一测试程序的第一备援数据信号将主存储单元数组MA1中不良或损坏的存储单元的对应地址替换成备援存储区块REB的存储单元地址，还可以通过开机后执行的自我测试程序，将第一测试程序中检测正常但日后发生损坏的存储单元也替换成备援存储区块REB的存储单元，因此可提高存储器装置100可靠度。

以下将搭配其他实施例更进一步说明本发明的实施方式。图2至图6的电路架构可适用于图1的存储器装置100。图7的波形动作图可适用于图1至图6的电路。

图2示出本发明一实施例的列地址缓冲器与选择器示意图，请搭配图1参考图2，在本实施例中，列地址缓冲器与选择器120具有列地址缓冲器122与列地址选择器124。在图2中的列地址选择器124的电路架构为示例，本发明不限制列地址缓冲器122与列地址选择器124的电路架构，本领域技术人员可作适当设计。

列地址缓冲器122从模态寄存器(mode resister，在此未示出)接收用以进行存取的字线地址CXA，而列地址选择器124用以在不同模式，例如存取(access)模式或是自我测试模式，选择要输入字线地址，例如在自我测试模式时，可选择对X备援地址替换电路130输入自我测试字线地址BISTXA。

图3示出本发明一实施例的备援地址替换电路示意图，请继续搭配图1参考图3，图3中的备援地址替换电路可适用于图1的X备援地址替换电路130，包括第一备援电路132与耦接第一备援电路132的第二备援电路134。第一备援电路132可以根据第一备援数据信号，将主存储单元数组MA1的部分字线地址(即列地址)替换成备援存储区块REB的部分字线地址。第二备援电路134根据自我测试信号BISTFAIL将主存储单元数组MA1中被检测出错误的字线地址替换成备援存储区块REB的另一部分字线地址。第一备援电路132包括多个第一备援地址替换电路，第二备援电路134包括多个第二备援地址替换电路。

图7示出本发明一实施例的自我测试程序的波形动作图。在图7中，自我检测程序检测出2条位元线上的存储单元具有异常，以自我测试信号BISTFAIL的逻辑电平从低电平改变成高电平表示，因此在本实施例中，以4个第一备援地址替换电路XRED_0～XRED_3来处理第一备援数据信号的不良字线地址，2个第二备援地址替换电路BISTXR_0与BISTXR_1来处理自我测试信号BISTFAIL发现的2条不良字线地址作为示例，但不限制。

具体来说，第二备援电路134还包括自我测试地址闩锁电路BFLAT与逻辑门LG3。自我测试地址闩锁电路BFLAT接收自我测试信号BISTFAIL，并产生自我测试地址闩锁信号BFLATm与其反相信号BFLANm(m＝0或1)以分别提供给第二备援地址替换电路BISTXR_0与BISTXR_1。

逻辑门LG3耦接上述的第二备援地址判替换电路BISTXR_0与BISTXR_1，分别接收第二备援地址选择信号BISTXR0与BISTXR1，并输出自我测试备援禁能信号BISTXRR。在本实施例中，逻辑门LG3以反或门(NOR)为例，自我测试备援禁能信号BISTXRR的电平高低状态可以表示自我测试程序中有没有发现不良的存储单元，是否需要替换字线。

第一备援电路132中的这些第一备援地址替换电路XRED_0～XRED_3除了接收第一备援数据信号外，还接收自我测试备援禁能信号BISTXRR，并根据自我测试备援禁能信号BISTXRR与第一备援数据信号判断主存储单元数组MA1中的部分字线地址是否要被禁能，输出第一备援地址选择信号RRXj，j＝0～3，给对应的备援字线替换电路RWLD。备援字线替换电路RWLD根据第一备援地址选择信号RRXj将主存储单元数组MA1中不良的部分字线地址替换成备援存储区块REB的部分字线地址，例如备援存储区块字线RWLq，在此q＝0～3。

也就是说，当自我测试程序没有发现需要替换的字线地址时，第一备援电路132根据第一备援数据信号来禁能主存储单元数组MA1中不良的存储单元，并以备援存储区块REB的存储单元取代，当自我测试程序发现经过第一备援数据信号的字线地址替换后，存取过程中仍遭遇其他不良的存储单元时，如图7的BISTFAIL两处变为高电平状态的变化，如1stFAIL、2ndFAIL，表示检测存取失败，第一备援电路132可根据自我测试备援禁能信号BISTXRR与第一备援数据信号来判断是否将主存储单元数组MA1的部分字线地址替换成备援存储区块REB的部分字线地址。

图4示出本发明一实施例的第一备援地址替换电路示意图，请进一步参考图4，第一备援地址替换电路XRED_j(j＝0～3)包括第一备援地址判断电路136、第一逻辑门LG1与闩锁电路LAC。第一备援地址判断电路136接收第一备援数据信号(例如串行的eFuse数据输入信号SHI、eFuse数据内部时脉信号IRCLKT与其反相信号IRCLKN)，并根据第一备援数据信号判断主存储单元数组MA1的字线地址是否要被替换。

具体而言，第一备援地址判断电路136包括多个串联的触发器DFF与多个反互斥或门XNOR，触发器DFF与反互斥或门XNOR的数目相关于主存储单元数组MA1的字线数目。在本实施例中，以主存储单元数组MA1具有n条字线，第一备援地址判断电路136具有n个反互斥或门XNOR与n+1个触发器DFF为例。触发器DFF的电路结构可参考图4，但不限制。

触发器DFF的时脉输入端接收第一备援数据信号中的eFuse数据内部时脉信号IRCLKT与其反相信号IRCLKN，其中第一个触发器DFF的输入端接收第一备援数据信号中的串行的eFuse数据输入信号SHI。前n个触发器DFF的输出端分别耦接反互斥或门XNOR的一输入端，反互斥或门XNOR的另一输入端接收对应的主存储单元数组MA1的字线地址XADi(i＝1～n)，反互斥或门XNOR可比对字线地址XADi与触发器DFF的输出信号以决定此字线地址XADi是否具有不良存储单元，其输出端耦接第一逻辑门LG1的输入端。第n+1个触发器DFF的输出端直接耦接第一逻辑门LG1的输入端。

第一逻辑门LG1接收第一备援地址判断电路136的输出信号与来自第二备援电路134的自我测试备援禁能信号BISTXRR，以产生输出信号。闩锁电路LAC耦接第一逻辑门LG1，以闩锁第一逻辑门LG1的输出信号。

进一步来说，闩锁电路LAC可以包括传输门TG1与闩锁器LA。传输门TG1耦接于第一逻辑门LG1的输出端与闩锁器LA之间，且受控于列作动信号(Row active signal)RASD。闩锁器LA通过传输门TG1接收第一逻辑门LG1的输出信号且输出第一备援地址选择信号RRXj至备援字线替换电路RWLD以进行替换动作。

此外，图5示出本发明一实施例的自我测试地址闩锁电路示意图，请搭配图3参考图5，自我测试地址闩锁电路BFLAT包括多个串联的第一触发器电路FF、延迟电路DC、第四逻辑门LG4与多个第五逻辑门LG5。第四逻辑门LG4与多个第五逻辑门LG5例如是反及门。

第一触发器电路FF以及第五逻辑门LG5的数目与第二备援地址替换电路BISTXR_m的数目对应，在此m为整数。举例来说，本实施例具有2个第二备援地址替换电路，BISTXR_0与BISTXR_1，因此第一触发器电路FF以及第五逻辑门LG5也是2个。第一触发器电路FF的电路结构可参考图5，与图4的触发器DFF相似，但本发明不限制于此。

这些第一触发器电路FF的时脉输入端接收自我测试信号BISTFAIL，输出端耦接第五逻辑门LG5的输入端。这些第一触发器电路FF彼此串联，其中，第一个第一触发器电路FF，如图5中最上方的第一触发器电路FF1，其输出信号被反馈至其输入端。

这些第五逻辑门LG5的一输入端接收对应的第一触发器电路FF的输出信号，另一输入端接收第四逻辑门LG4的输出信号，其中第四逻辑门LG4的一输入端接收自我测试信号BISTFAIL，另一输入端接收通过延迟电路DC延迟后的自我测试信号BISTFAIL。第五逻辑门LG5的输出端输出自我测试地址闩锁信号BFLATm与其反相信号BFLANm至对应的第二备援地址替换电路BISTXR_m，在此m＝0或1。

图6示出本发明一实施例的第二备援地址替换电路示意图，请搭配图3参考图6，第二备援地址替换电路BISTXR_m包括第二备援地址判断电路138、第二逻辑门LG2与另一闩锁电路LAC。第二备援地址判断电路138用以判断主存储单元数组MA1中是否还有字线地址需要被替换，包括多个并联的自我测试地址判断电路BISTAD与第二触发器电路BISTFF，其中，每个自我测试地址判断电路BISTAD包括另外的第二触发器电路BISTFF与第六逻辑门，在此，第六逻辑门例如是反互斥或门XNOR。

第二触发器电路BISTFF与反互斥或门XNOR的数目相关于主存储单元数组MA1的字线数目。在本实施例中，当主存储单元数组MA1具有n条字线时，第二备援地址判断电路138包括n个自我测试地址判断电路BISTAD，亦即共有n个反互斥或门XNOR与n+1个第二触发器电路BISTFF。

这些第二触发器电路BISTFF的时脉输入端从自我测试地址闩锁电路BFLAT接收对应的自我测试地址闩锁信号BFLATm与其反相信号BFLANm(m＝0或1)，其中，自我测试地址判断电路BISTAD中的第二触发器电路BISTFF的输入端接收对应的字线地址XADi(i＝1～n)，输出端耦接反互斥或门XNOR的一输入端，其中反互斥或门XNOR的另一输入端接收对应的字线地址XADi。反互斥或门XNOR会比较字线地址XADi与第二触发器电路BISTFF的输出信号以决定此字线地址XADi是否具有不良存储单元。而反互斥或门XNOR的输出端耦接第二逻辑门LG2。

更具体而言，本实施例的第二触发器电路BISTFF包括传输门TG2与触发器LFF。传输门TG2受控于对应的自我测试地址闩锁信号BFLATm与其反相信号BFLANm，其中，自我测试地址判断电路BISTAD中的传输门TG2接收要检测的字线地址XADi，且自我测试地址判断电路BISTAD中的触发器LFF通过传输门TG2接收要检测的字线地址XADi，触发器LFF的输出端耦接反互斥或门XNOR；自我测试地址判断电路BISTAD外的第二触发器电路BISTFF的传输门TG2则接收自我测试信号BISTFAIL，对应的触发器LFF通过传输门TG2接收自我测试信号BISTFAIL，其输出端直接耦接第二逻辑门LG2。

自我测试地址判断电路BISTAD外的第二触发器电路BISTFF的输入端则接收自我测试信号BISTFAIL，输出端直接耦接第二逻辑门LG2。此第二触发器电路BISTFF的输出信号为BRXEm，逻辑电平可表示是否替换了不良存储单元的地址，例如当输出信号BRXEm处于高电平状态时，代表自我检测过程中发现有不良的存储单元需替换，反之，当输出信号BRXEm处于低电平状态时，代表没有检测出新的不良存储单元。

第二逻辑门LG2接收第二备援地址判断电路138的输出信号与从自我测试电路150发出的自我测试模式信号TBIST。闩锁电路LAC耦接第二逻辑门LG2，以闩锁第二逻辑门LG2的输出信号，并输出第二备援地址选择信号BISTXRm至备援字线替换电路RWLD以进行替换动作。备援字线替换电路RWLD根据第二备援地址选择信号BISTXRm将不良的字线地址由备援存储区块REB的字线地址取代，例如备援存储区块字线RWLqk的其一，在此q＝4～5为例。

简而言之，第二备援地址替换电路BISTXR_m用以根据自我测试信号BISTFAIL来判断主存储单元数组MA1中的字线地址是否需要被替换，并输出判断结果第二备援地址选择信号BISTXRm至备援字线替换电路RWLD。

综上所述，本发明的存储器装置可以对应多个检测程序来进行修补动作，先执行第一测试程序以取得第一备援数据信号，在开机后且负载第一备援数据信号后，存储器装置可以执行自我测试程序以取得自我测试信号，第二备援电路可以根据自我测试信号将主存储单元数组中被检测出错误的字线地址替换成备援记忆区块的另一部分字线地址，第一备援电路可以根据第一备援数据信号以及第二备援电路产生自我测试备援禁能信号来禁能主存储单元数组中不良的存储单元。因此可以提升存储器装置的可靠度。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附权利要求所界定者为准。

Claims (8)

1.一种存储器装置，其特征在于，包括：

自我测试电路，耦接主存储单元数组，用以对所述主存储单元数组进行自我测试程序以提供自我测试信号；以及

备援地址替换电路，包括：

第一备援电路，根据第一测试程序所产生的第一备援数据信号，将所述主存储单元数组的部分字线地址替换成备援存储区块的部分字线地址；以及第二备援电路，耦接所述第一备援电路，根据所述自我测试信号将所述主存储单元数组中被检测出错误的字线地址替换成所述备援存储区块的另一部分字线地址。

2.根据权利要求1所述的存储器装置，其特征在于，所述第二备援电路产生自我测试备援禁能信号，且所述第一备援电路还根据所述自我测试备援禁能信号判断是否将所述主存储单元数组的部分字线地址替换成所述备援存储区块的部分字线地址。

3.根据权利要求2所述的存储器装置，其特征在于，所述第一备援电路包括多个第一备援地址替换电路，其中每个所述第一备援地址替换电路包括：

第一备援地址判断电路，用以根据所述第一备援数据信号判断所述主存储单元数组的字线地址是否要被替换；

第一逻辑门，耦接所述第一备援地址判断电路，接收所述第一备援地址判断电路的输出信号与所述自我测试备援禁能信号；以及

第一闩锁电路，耦接所述第一逻辑门，用以闩锁所述第一逻辑门的输出信号，并输出第一备援地址选择信号，

其中所述备援地址替换电路根据所述第一备援地址选择信号将所述主存储单元数组的部分字线地址替换成所述备援存储区块的部分字线地址。

4.根据权利要求3所述的存储器装置，其特征在于，所述第一闩锁电路包括：

第一传输门，耦接所述第一逻辑门，且受控于列作动信号；以及

第一闩锁器，通过所述第一传输门接收所述第一逻辑门的输出信号且输出所述第一备援地址选择信号。

5.根据权利要求2-4任一项所述的存储器装置，其特征在于，所述第二备援电路包括：

多个第二备援地址替换电路，且每个所述第二备援地址替换电路包括：

第二备援地址判断电路，用以判断所述主存储单元数组中的字线地址是否要被替换；

第二逻辑门，耦接所述第二备援地址判断电路，接收所述第二备援地址判断电路的输出信号与自我测试模式信号；以及

第二闩锁电路，耦接所述第二逻辑门，用以闩锁所述第二逻辑门的输出信号，并输出第二备援地址选择信号；以及

第三逻辑门，耦接所述多个第二备援地址判替换电路，以接收多个所述第二备援地址选择信号，且输出所述自我测试备援禁能信号，

其中所述备援地址替换电路根据所述第二备援地址选择信号将所述主存储单元数组的部分字线地址替换成所述备援存储区块的部分字线地址。

6.根据权利要求5所述的存储器装置，其特征在于，所述第二备援电路还包括：

多个第一触发器电路，与所述多个第二备援地址替换电路对应，所述多个第一触发器电路串联，且其时脉输入端都接收所述自我测试信号，其中，所述多个第一触发器电路中的第一个触发器电路的输出信号被反馈至其输入端；

第四逻辑门，其一端接收所述自我测试信号，另一端接收经延迟后的所述自我测试信号；以及

多个第五逻辑门，分别耦接所述多个第一触发器电路与所述第四逻辑门，其中每个所述第五逻辑门接收对应的所述第一触发器电路的输出信号与所述第四逻辑门的输出信号，且输出自我测试地址闩锁信号至对应的所述第二备援地址替换电路。

7.根据权利要求6所述的存储器装置，其特征在于，所述第二备援地址判断电路包括：

多个自我测试地址判断电路，所述多个自我测试地址判断电路并联，其中每个所述自我测试地址判断电路包括：

第二触发器电路，其时脉输入端接收对应的自我测试地址闩锁信号，其输入端接收要检测的字线地址；以及

第六逻辑门，接收所述第二触发器电路的输出信号以及所述要检测的字线地址，其输出端的输出信号被馈送至所述第二逻辑门；以及

另一第二触发器电路，与所述多个自我测试地址判断电路并联，其时脉输入端接收对应的自我测试地址闩锁信号，其输入端接收所述自我测试信号，其输出端耦接所述第二逻辑门。

8.根据权利要求7所述的存储器装置，其特征在于，所述第二触发器电路包括：

第二传输门，接收所述要检测的字线地址或所述自我测试信号，且受控于所述对应的自我测试地址闩锁信号；以及

触发器，通过所述第二传输门接收所述要检测的字线地址或所述自我测试信号，其输出端耦接所述第六逻辑门或所述第二逻辑门。

Images