CN101329914A - 半导体装置、存储器读取方法和存储器编程方法 - Google Patents
半导体装置、存储器读取方法和存储器编程方法 Download PDFInfo
- Publication number
- CN101329914A CN101329914A CNA200810110170XA CN200810110170A CN101329914A CN 101329914 A CN101329914 A CN 101329914A CN A200810110170X A CNA200810110170X A CN A200810110170XA CN 200810110170 A CN200810110170 A CN 200810110170A CN 101329914 A CN101329914 A CN 101329914A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- data bit
- unit
- state confirmation
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
Abstract
本发明提供了一种具有可存储指示被写到多个存储单元的数据位的数目的信息的块状态确认单元的半导体装置、一种基于被写入的数据位的数目读取存储器数据的方法和/或一种存储指示被写入的数据位的数目的信息的存储器编程方法。该半导体装置可包括控制器和一个或多个存储块。每个存储块可包括块状态确认单元和多个存储单元,块状态确认单元存储指示被写到存储单元的数据位的数目的信息,每个存储单元存储数据。控制器可基于块状态确认单元中的信息中指示的数据位的数目来从存储块读取该数据位。
Description
技术领域
本发明涉及一种半导体装置及其操作方法。
背景技术
即使提供的功率被中断,可被电擦除且可被电编程的非易失性存储装置仍可以保持数据。非易失性存储装置的代表性示例是闪存。
构成闪存的存储单元(memory cell)可包括单元晶体管,所述单元晶体管具有控制栅极、浮置栅极、源极和漏极。闪存的单元晶体管可根据Fowler-Nordheim(F-N)隧穿机理被编程或擦除。
可通过将地电压施加到单元晶体管的控制栅极并将高于电源电压的电压施加到半导体基底(或体(bulk)),来擦除单元晶体管中的数据。在这样的擦除偏压条件下,因为在浮置栅极和半导体体之间存在大的电压差,所以在浮置栅极和半导体体之间会形成强电场。因此,根据F-N隧穿机理,浮置栅极中存在的电子会被释放到半导体体。在这种情况下,被擦除的单元晶体管的阈值电压会减小。
可通过将高于电源电压的电压施加到控制栅极并将地电压施加到漏极和半导体体,来对单元晶体管进行编程。在这样的偏压条件下,根据F-N隧穿机理,电子可被注入到单元晶体管的浮置栅极中。在这种情况下,被编程的单元晶体管的阈值电压会增大。电子被注入到浮置栅极中的状态可被称作“编程状态”,在浮置栅极中不存在电子的状态可被称作“擦除状态”。编程状态中的阈值电压可大于零,擦除状态中的阈值电压可小于零。
近来,已经对开发能够在一个存储单元中存储两个或更多的数据位以提高闪存的密集程度的多级闪存进行了研究。可存储多个数据位的存储单元可被称作多级单元(MLC),可存储单个数据位的存储单元可被称作单级单元(SLC)。
MLC可具有四个或更多的阈值电压分布以及与这些分布对应的四个或更多的数据存储状态,以存储两个或更多的数据位。然而,因为更多的数据被存储在MLC中,所以MLC会需要更多的阈值电压分布,从而延长了从MLC读取数据所需的时间。
发明内容
示例实施例可以提供一种具有块状态确认单元的半导体装置,所述块状态确认单元存储指示被写到多个存储单元的数据位的数目的信息。
示例实施例还可以提供一种存储指示被写到多个存储单元的数据位的数目的信息的方法和/或一种基于该信息从存储单元读取数据的方法。
示例实施例还可以提供一种存储指示被写到多个存储单元的数据位的数目的信息的存储器数据编程方法。
根据示例实施例,可以提供一种半导体装置,该半导体装置包括:一个或多个存储块,每个存储块包括块状态确认单元和一个或多个存储单元,块状态确认单元用于存储指示被写到所述一个或多个存储单元的数据位的数目的信息;和/或控制器,基于存储在块状态确认单元中的信息从相应的一个或多个存储块仅读取被存储的数据位。
将被存储在每个块状态确认单元中的位的数目可以比将被存储在与每个块状态确认单元对应的每个相应的存储块的存储单元中的数据位的数目少一位。
根据示例实施例,可以提供一种从一个或多个存储单元读取数据的存储器数据读取方法,该方法包括以下步骤:检测被写到所述一个或多个存储单元的数据位的数目;和/或从所述一个或多个存储单元仅读取被检测到的数据位。
根据示例实施例,可以提供一种存储器编程方法,该方法包括以下步骤:将数据写到多个存储单元;存储指示被写到所述多个存储单元的数据位的数目的信息;和/或仅检验所述存储的信息中指示的被写入的数据位。
附图说明
通过参照附图详细描述本发明的示例实施例,本发明的以上和其它特征及优点将变得更加清楚,在附图中:
图1是根据示例实施例的具有多个存储块的半导体装置的框图;
图2是更详细地示出根据示例实施例的图1中示出的存储块中的具有块状态确认单元的一个存储块的框图;
图3是示出根据示例实施例的基于被存储在图2中示出的块状态确认单元中的信息来确定被写到存储单元的数据位的数目的方法的图示。
图4是根据示例实施例的具有图2中示出的块状态确认单元的半导体装置的框图。
具体实施方式
将参照附图详细地描述示例实施例。因此,尽管示例实施例能够具有各种修改和选择性的形式,但是在附图中以示例的方式示出示例实施例的实施例,并将在这里对这些实施例进行详细描述。然而,应该理解,没有意图将示例实施例限制为公开的具体形式,而是相反,示例实施例将覆盖落入示例实施例的范围内的所有修改、等同物和替换物。在整个附图的描述中,相同的标号表示相同的元件。
应该理解,虽然在这里可以使用术语第一、第二等来描述不同的元件,但是这些元件不应该受这些术语的限制。这些术语仅是用来区别一个元件与另一个元件。例如,在不脱离示例实施例的范围的情况下,第一元件可被称作第二元件,类似地,第二元件可被称作第一元件。如这里所使用的,术语“和/或”包括一个或多个相关所列项目的任意组合和全部组合。
应该理解的是,当元件被称作“连接”到或“结合”到另一元件时,它可以直接连接到或直接结合到该另一元件,或者可存在中间元件。相反,当元件被称作“直接连接”到或“直接结合”到另一元件时,不存在中间元件。应当以同样的方式解释用于描述元件之间的关系的其它词语(例如,“在...之间”与“直接在...之间”以及“与...相邻”与“直接与...相邻”等)。
在这里使用的术语仅是出于描述具体实施例的目的,而不意图限制示例实施例。如这里所使用的,除非上下文另外清楚地指出,否则单数形式也意图包括复数形式。还将理解的是,当在这里使用术语“包括”和/或“包含”时,表示存在所述特征、整体、步骤、操作、元件和/或组件,但是不排除存在或添加一个或多个其它的特征、整体、步骤、操作、元件、组件和/或它们的组。
还应该注意的是,在一些选择性的实施方式中,标出的功能/动作可以不按照图中标出的顺序出现。例如,根据所涉及的功能/动作,连续示出的两张图事实上可以基本同时地执行,或者有时可以按照相反的顺序执行。
图1是根据示例实施例的具有多个存储块MB11至MB4n的半导体装置的框图。图1的半导体装置可被划分成均具有n个存储块(例如,存储块MB11至MB1n)的多个平面(plane)PLANE1至PLANE4。虽然图1可以示出半导体装置包括四个平面PLANE1至PLANE4,但是对本领域普通技术人员清楚的是,平面的数目不限于四,因此平面的数目可以变化。
行解码器RD1和RD2可位于平面PLANE1至PLANE4之间。然而,对本领域普通技术人员清楚的是,行解码器RD1和RD2可位于与在平面PLANE1至PLANE4之间不同的各种其它位置。例如,行解码器RD1可以不在平面PLANE1和平面PLANE2之间,而是可位于平面PLANE1的左侧。
图1的半导体装置还可包括多个页缓冲器PB1和PB2。页缓冲器PB1和PB2可以从外部接收写数据且随后将写数据传输到存储块MB11至MB4n,或者可从存储块MB11至MB4n接收读数据并将读数据传输到外部。图1的半导体装置可包括控制器CTRL。控制器CTRL可以控制将要对存储块MB11至MB4n执行的写操作和读操作。
图2是详细地示出图1中示出的存储块中的具有块状态确认单元BSCC的存储块MB11的框图。参照图2,存储块MB11可包括多个存储单元MC1至MCn和块状态确认单元BSCC。存储单元MC1至MCn中的每个存储单元可以存储数据,并且可以是NAND闪存单元。存储单元MC1至MCn中的每个存储单元可以是能够存储多个数据位的多级闪存单元。块状态确认单元BSCC可以存储指示被写到存储单元MC1至MCn中的每个存储单元的数据位的数目的信息。该信息可以指示存储单元的位中已经写入数据的位的数目。图2示出了图1中示出的存储块MB11至MB4n中的存储块MB11,而其它存储块MB12至MB4n中的全部或者一些可以具有与图2中示出的存储块MB11的构造相同的构造。
图1中示出的控制器CTRL可以基于存储在块状态确认单元BSCC中的信息中指示的位的数目来从存储块MB11至MB4n读取数据。更具体地讲,控制器CTRL可以从块状态确认单元BSCC读取所述信息,以确定被写到存储单元MC1至MCn的数据位的数目。因此,根据示例实施例,半导体装置可以不需要对存储单元MC1至MCn的所有数据位执行读操作,而可以仅对被写到存储单元MC1至MCn的数据位执行读操作。因此,能够提高半导体装置执行读操作的速度。
根据示例实施例,为检验被写到存储单元的数据而执行的读操作可以利用块状态确认单元BSCC。更具体地讲,对于数据检验,根据示例实施例,半导体装置可以利用存储在块状态确认单元BSCC中的信息中指示的位的数目。即,可以基于存储在块状态确认单元BSCC中的信息中指示的位的数目来检验被写到存储单元MC1至MCn的数据。例如,第一数据位可被写到存储单元MC1至MCn,然后指示第一数据位已经被写入的信息可被存储在块状态确认单元BSCC中。随后,基于存储在块状态确认单元BSCC中并且可指示第一数据位已经被写入的信息,可以检验被写到存储单元MC1至MCn的第一数据位。接着,第二数据位可被写到存储单元MC1至MCn,然后指示第二数据位已经被写入的信息可被存储在块状态确认单元BSCC中。随后,可以检验被写到存储单元MC1至MCn的第二数据位。即,在检验已经被写入的第一数据位的过程中,可以仅检验第一数据位,而无需检验第二数据位;在检验已经被写入的第二数据位的过程中,可以仅检验第二数据位,而无需检验第二数据位之后的其它数据位。
此外,根据示例实施例,为读取被写到存储单元的数据而执行的通常的读操作可以利用块状态确认单元BSCC。
可被存储在块状态确认单元BSCC中的位的数目可以比被存储在块状态确认单元BSCC所属的存储块MB11的存储单元MC1至MCn中的数据位的数目少一位。例如,假定n个数据位可被存储在存储单元MC1中,那么n-1个数据位可被存储在块状态确认单元BSCC中。
图3是示出根据示例实施例的基于被存储在图2中示出的块状态确认单元BSCC中的信息来确定被写到存储单元的数据位的数目的方法的图示。
如图3所示,如果块状态确认单元BSCC的所有位checkbit1至checkbit(n-1)为“off”,则可以确定仅有单个数据位已经被写到图2中示出的存储单元MC1至MCn。因此,可以仅从存储单元MC1至MCn读取1个数据位。此外,如图3所示,如果只有块状态确认单元BSCC的第一位checkbit1为“on”,并且其它位checkbit2至checkbit(n-1)为“off”,则可以确定已经有2个数据位被写到存储单元MC1至MCn。因此,可以从存储单元MC1至MCn读取2个数据位。在示例实施例中,块状态确认单元BSCC的位为“on”可以表示该位被编程为“0”,块状态确认单元BSCC的位为“off”可以表示该位被编程为“1”。
此外,如果块状态确认单元BSCC的第一位checkbit1和第二位checkbit2为“on”,并且其它位为“off”,则可以确定已经有3个数据位被写到存储单元MC1至MCn。因此,可以从存储单元MC1至MCn读取3个数据位。如果块状态确认单元BSCC的所有位为“on”,则可以确定已经有n个数据位被写到存储单元MC1至MCn。因此,可以从存储单元MC1至MCn读取n个数据位。
参照图2,块状态确认单元BSCC可以属于对应的存储块MB11的第一数据页。块状态确认单元BSCC可以连接到与对应的存储块MB11连接的多条字线中的第一字线WL1。可选择地,块状态确认单元BSCC可以属于除了第一数据页之外的数据页,并可以连接到除了第一字线WL1之外的字线,例如,字线WL2至WL32。
存储块MB11还可包括一个或多个备用单元SC2至SCn,所述一个或多个备用单元SC2至SCn可替换存储单元MC1至MCn中有缺陷的单元。一行中备用单元SC2至SCn和块状态确认单元BSCC的总数可以等于该行中存储单元MC1至MCn的总数。即,根据示例实施例的备用单元中的一个备用单元可以用作块状态确认单元BSCC。
图4是根据示例实施例的具有图2中示出的块状态确认单元BSCC的半导体装置的框图。参照图4,控制逻辑460可以读取存储在存储单元阵列410的块状态确认单元BSCC中的信息,以确定存储单元阵列的当前写状态。即,控制逻辑460可以确定被写到每个存储单元的数据位的数目。然后,指令寄存器450可以基于所确定的结果来选择读取方式。即,指令寄存器450可以确定将要从存储单元读取的数据位的数目。随后,可以利用控制逻辑460、输入/输出缓冲器/锁存器470、Y门电路430、数据寄存器/读出放大器420、输出驱动器490和/或全局缓冲器480从存储单元阵列410读取数据。
如上所述,在半导体装置中,可以执行根据示例实施例的从存储器读取数据的方法和存储器编程方法,其中,仅对被写到存储单元的数据位执行读操作,而不是对存储单元的所有位执行读操作,从而提高了执行读操作的速度。
虽然已经参照本发明的示例实施例具体示出和描述了示例实施例,但是本领域普通技术人员应该理解,在不脱离由权利要求限定的示例实施例的精神和范围的情况下,可以对示例实施例做出形式上和细节上的各种变化。
Claims (20)
1、一种半导体装置,包括:
一个或多个存储块,每个存储块包括块状态确认单元和一个或多个存储单元,块状态确认单元用于存储指示被写到所述一个或多个存储单元的数据位的数目的信息;
控制器,基于存储在块状态确认单元中的信息从所述一个或多个存储块仅读取被存储的数据位。
2、如权利要求1所述的半导体装置,其中,被存储在每个块状态确认单元中的位的数目比被存储在每个对应的存储块的存储单元中的数据位的数目少一位。
3、如权利要求1所述的半导体装置,其中,每个块状态确认单元属于对应的存储块的第一数据页。
4、如权利要求1所述的半导体装置,其中,每个块状态确认单元连接到与对应的存储块连接的多条字线中的第一字线。
5、如权利要求1所述的半导体装置,其中,所述一个或多个存储块中的每个存储块还包括至少一个备用单元,所述至少一个备用单元替换所述一个或多个存储单元中有缺陷的存储单元,
一行中备用单元和块状态确认单元的总数等于所述行中存储单元的总数。
6、如权利要求1所述的半导体装置,其中,控制器基于在对应的块状态确认单元中存储的信息来检验被写到所述一个或多个存储单元的数据位。
7、如权利要求1所述的半导体装置,其中,所述一个或多个存储单元包括NAND闪存单元。
8、一种从一个或多个存储单元读取数据的存储器读取方法,包括以下步骤:
检测被写到一个或多个存储单元的数据位的数目;
从所述一个或多个存储单元仅读取被检测到的数据位。
9、如权利要求8所述的方法,其中,检测被写入的数据位的数目的步骤包括检测由块状态确认单元指示的位的数目。
10、如权利要求9所述的方法,其中,块状态确认单元中指示的位的数目比被存储在所述一个或多个存储单元中的一个存储单元中的数据位的数目少一位。
11、如权利要求10所述的方法,其中,至少一个存储块包括所述块状态确认单元和所述一个或多个存储单元。
12、如权利要求8所述的方法,其中,所述一个或多个存储单元包括能够存储多个数据位的多级闪存单元。
13、如权利要求8所述的方法,其中,使用被读取的数据位来检验被写到所述一个或多个存储单元的数据,
基于被检测到的数据位的数目,仅对被写到存储单元的数据位执行检验。
14、如权利要求13所述的方法,其中,所述检验的过程包括由控制器读取块状态确认单元中存储的信息。
15、一种存储器编程方法,包括以下步骤:
将数据写到多个存储单元;
存储指示被写到所述多个存储单元的数据位的数目的信息;
仅检验由所述存储的信息指示的被写入的数据位。
16、如权利要求15所述的方法,其中,存储指示被写入的数据位的数目的信息的步骤包括:将位的数目存储到块状态确认单元。
17、如权利要求15所述的方法,其中,所述多个存储单元包括能够存储多个数据位的多级闪存单元。
18、如权利要求16所述的方法,其中,在存储所述信息的过程中,被存储的信息的位的数目比在所述多个存储单元中的每个存储单元中存储的数据位的数目少一位。
19、如权利要求18所述的方法,其中,至少一个存储块包括所述块状态确认单元和所述多个存储单元。
20、如权利要求18所述的方法,其中,所述检验的步骤包括:基于在对应的块状态确认单元中存储的所述信息,通过控制器检验被写到所述多个存储单元的数据位。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061874A KR101303177B1 (ko) | 2007-06-22 | 2007-06-22 | 불휘발성 메모리 소자 및 그 동작 방법 |
KR1020070061874 | 2007-06-22 | ||
KR10-2007-0061874 | 2007-06-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101329914A true CN101329914A (zh) | 2008-12-24 |
CN101329914B CN101329914B (zh) | 2014-10-08 |
Family
ID=40136316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810110170.XA Active CN101329914B (zh) | 2007-06-22 | 2008-06-13 | 半导体装置、存储器读取方法和存储器编程方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8050087B2 (zh) |
JP (1) | JP2009004077A (zh) |
KR (1) | KR101303177B1 (zh) |
CN (1) | CN101329914B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517018A (zh) * | 2020-04-10 | 2021-10-19 | 华邦电子股份有限公司 | 存储器装置的测试方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8737125B2 (en) | 2012-08-07 | 2014-05-27 | Sandisk Technologies Inc. | Aggregating data latches for program level determination |
US8730724B2 (en) * | 2012-08-07 | 2014-05-20 | Sandisk Technologies Inc. | Common line current for program level determination in flash memory |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1202262A (zh) * | 1995-09-29 | 1998-12-16 | 英特尔公司 | 对非易失存储器的每单次擦除的多重写入 |
US6297988B1 (en) * | 2000-02-25 | 2001-10-02 | Advanced Micro Devices, Inc. | Mode indicator for multi-level memory |
US6353553B1 (en) * | 2000-01-24 | 2002-03-05 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device having structure storing multivalued data and data storage system comprising the nonvolatile semiconductor memory device |
CN1677573A (zh) * | 2004-03-30 | 2005-10-05 | 恩益禧电子股份有限公司 | 半导体存储器及其制造方法 |
WO2005119695A2 (en) * | 2004-06-04 | 2005-12-15 | Micron Technology, Inc. | Memory device with user configurable density/performance |
US20060004952A1 (en) * | 2004-02-15 | 2006-01-05 | M-Systems Flash Disk Pioneers, Ltd. | Method of managing a multi-bit-cell flash memory |
CN1770312A (zh) * | 2004-09-30 | 2006-05-10 | 三星电子株式会社 | 可检测在电源故障期间发生写入错误的存储器件及其方法 |
CN1856839A (zh) * | 2003-09-29 | 2006-11-01 | 株式会社东芝 | 使用多进制存储器中的一些存储块作为二进制存储块的非易失性半导体存储器件 |
CN1905070A (zh) * | 2005-07-28 | 2007-01-31 | 三星电子株式会社 | 能够存储多比特数据和单比特数据的闪存设备 |
WO2007035284A2 (en) * | 2005-09-20 | 2007-03-29 | Spansion Llc | High performance flash memory device using a programming window for predetermination of bits to be programmed and dc-to-dc converter |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4170952B2 (ja) * | 2004-01-30 | 2008-10-22 | 株式会社東芝 | 半導体記憶装置 |
EP1624463A1 (en) * | 2004-07-14 | 2006-02-08 | STMicroelectronics S.r.l. | A Programmable memory device with an improved redundancy structure |
JP4410188B2 (ja) * | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
US7586789B2 (en) * | 2005-03-24 | 2009-09-08 | Beedar Technology Inc. | Method for adjusting programming/erasing time in memory system |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
CN100454302C (zh) * | 2005-10-24 | 2009-01-21 | 中兴通讯股份有限公司 | 一种文件管理系统及管理方法 |
JP4843336B2 (ja) * | 2006-03-06 | 2011-12-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100784867B1 (ko) * | 2006-12-13 | 2007-12-14 | 삼성전자주식회사 | 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치 |
-
2007
- 2007-06-22 KR KR1020070061874A patent/KR101303177B1/ko active IP Right Grant
-
2008
- 2008-02-20 US US12/071,349 patent/US8050087B2/en active Active
- 2008-06-13 CN CN200810110170.XA patent/CN101329914B/zh active Active
- 2008-06-16 JP JP2008157151A patent/JP2009004077A/ja active Pending
-
2011
- 2011-09-01 US US13/137,668 patent/US20120026790A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1202262A (zh) * | 1995-09-29 | 1998-12-16 | 英特尔公司 | 对非易失存储器的每单次擦除的多重写入 |
US6353553B1 (en) * | 2000-01-24 | 2002-03-05 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device having structure storing multivalued data and data storage system comprising the nonvolatile semiconductor memory device |
US6297988B1 (en) * | 2000-02-25 | 2001-10-02 | Advanced Micro Devices, Inc. | Mode indicator for multi-level memory |
CN1856839A (zh) * | 2003-09-29 | 2006-11-01 | 株式会社东芝 | 使用多进制存储器中的一些存储块作为二进制存储块的非易失性半导体存储器件 |
US20060004952A1 (en) * | 2004-02-15 | 2006-01-05 | M-Systems Flash Disk Pioneers, Ltd. | Method of managing a multi-bit-cell flash memory |
CN1677573A (zh) * | 2004-03-30 | 2005-10-05 | 恩益禧电子股份有限公司 | 半导体存储器及其制造方法 |
WO2005119695A2 (en) * | 2004-06-04 | 2005-12-15 | Micron Technology, Inc. | Memory device with user configurable density/performance |
CN1770312A (zh) * | 2004-09-30 | 2006-05-10 | 三星电子株式会社 | 可检测在电源故障期间发生写入错误的存储器件及其方法 |
WO2006048874A2 (en) * | 2004-11-04 | 2006-05-11 | M-Systems Flash Disk Pioneers Ltd. | Method of managing a multi-bit-cell flash memory |
CN1905070A (zh) * | 2005-07-28 | 2007-01-31 | 三星电子株式会社 | 能够存储多比特数据和单比特数据的闪存设备 |
WO2007035284A2 (en) * | 2005-09-20 | 2007-03-29 | Spansion Llc | High performance flash memory device using a programming window for predetermination of bits to be programmed and dc-to-dc converter |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517018A (zh) * | 2020-04-10 | 2021-10-19 | 华邦电子股份有限公司 | 存储器装置的测试方法 |
CN113517018B (zh) * | 2020-04-10 | 2024-04-12 | 华邦电子股份有限公司 | 存储器装置的测试方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20080112876A (ko) | 2008-12-26 |
US20080316824A1 (en) | 2008-12-25 |
CN101329914B (zh) | 2014-10-08 |
KR101303177B1 (ko) | 2013-09-17 |
JP2009004077A (ja) | 2009-01-08 |
US8050087B2 (en) | 2011-11-01 |
US20120026790A1 (en) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1855304B (zh) | 集成电路器件、闪存阵列和操作闪存器件的方法 | |
US6026014A (en) | Nonvolatile semiconductor memory and read method | |
KR100926195B1 (ko) | 불휘발성 반도체 기억 장치 | |
EP2158593B1 (en) | Programming rate identification and control in a solid state memory | |
US8019933B2 (en) | Memory system, multi-bit flash memory device, and associated methods | |
EP2171722B1 (en) | Refresh of non-volatile memory cells based on fatigue conditions | |
Cooke | The inconvenient truths of NAND flash memory | |
US7911842B2 (en) | Memory cell programming method and semiconductor device for simultaneously programming a plurality of memory block groups | |
US20120106247A1 (en) | Flash memory device including flag cells and method of programming the same | |
KR20090055314A (ko) | 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 | |
US8134868B2 (en) | Memory device biasing method and apparatus | |
KR20100104840A (ko) | 셀 패턴에 따라 추가 ecc가 가능한 반도체 메모리 장치,상기 장치를 포함하는 전자 시스템 | |
US6661709B2 (en) | Nonvolatile semiconductor memory device | |
KR20120118764A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US8270219B2 (en) | Method of operating nonvolatile memory device capable of reading two planes | |
US8036034B2 (en) | Semiconductor storage device equipped with a sense amplifier for reading data and threshold-voltage-information data | |
US7782680B2 (en) | Flash memory device having a verify data buffer capable of being employed as a program data buffer, and a method thereof | |
JP5112086B2 (ja) | 半導体記憶装置 | |
CN101329914B (zh) | 半导体装置、存储器读取方法和存储器编程方法 | |
KR20100004771A (ko) | 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 | |
US7826276B2 (en) | Non-volatile memory device reducing data programming and verification time, and method of driving the same | |
US20230031193A1 (en) | Memory system and operating method thereof | |
US20230197163A1 (en) | Concurrent programming of retired wordline cells with dummy data | |
KR19990065224A (ko) | 내부적으로 프로그램 패스/페일이 검출 가능한 플래시 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |