CN1855304B - 集成电路器件、闪存阵列和操作闪存器件的方法 - Google Patents

集成电路器件、闪存阵列和操作闪存器件的方法 Download PDF

Info

Publication number
CN1855304B
CN1855304B CN2006100595135A CN200610059513A CN1855304B CN 1855304 B CN1855304 B CN 1855304B CN 2006100595135 A CN2006100595135 A CN 2006100595135A CN 200610059513 A CN200610059513 A CN 200610059513A CN 1855304 B CN1855304 B CN 1855304B
Authority
CN
China
Prior art keywords
storage unit
eeprom
data
memory cell
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100595135A
Other languages
English (en)
Other versions
CN1855304A (zh
Inventor
黄相元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1855304A publication Critical patent/CN1855304A/zh
Application granted granted Critical
Publication of CN1855304B publication Critical patent/CN1855304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00—Table-ware
    • A47G21/10—Sugar tongs; Asparagus tongs; Other food tongs
    • A47G21/103—Chop-sticks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失性存储器阵列其中包括第一和第二块三态存储单元。这些第一和第二块被配置来分别作为第一和第二块物理存储单元独立运行，并且整体作为另一块虚拟存储单元运行。可以独立地读取第一和第二块存储单元和另一块虚拟存储单元来提供总共三块读取数据。

Description

集成电路器件、闪存阵列和操作闪存器件的方法
本发明要求于2005年4月27日提交的韩国申请No.2005-34825的优先权，其全部内容援引于此以供参考。
技术领域
本发明涉及集成电路存储器件，尤其涉及非易失性存储器件和编程非易失性存储器件的方法。
背景技术
一类非易失性存储器件包括电可擦除可编程只读存储器(EEPROM)，它可以用于许多应用中(包括嵌入式应用和大容量存储应用中)。在典型的嵌入式应用中，例如在可能需要快速随机存取读取时间的个人计算机或移动电话中，EEPROM器件可以用于提供代码存储。典型的大容量存贮器应用包括需要大容量和低成本的存储卡应用。
一类EEPROM器件包括NAND型闪存，它可以提供替代其它形式非易失性存储器的高容量和低成本。图1图解其中具有多个NAND型串的常规闪存阵列10。这些NAND型串中的每一个包括多个EEPROM单元，它们与相应偶和奇位线(BL0_e、BL0_o、...、BLn_e、BLn_o)相关联。这些位线连接到其中具有多个缓冲器电路(PB0、...、PBn)的页缓冲器12。每个EEPROM单元包括浮动栅电极和控制栅电极，其电连接到相应字线(WL0、WL1、...WLn)。通过在读取和编程操作期间驱动串选择线(SSL)到逻辑1电压来存取每个NAND串。每个NAND串还包括相应的地选择晶体管，它电连接到地选择线(GSL)。
如图1B所示，在图1A中的闪存阵列10中的EEPROM单元可以是支持单个编程状态的单元。仅支持单个编程状态的EEPROM单元通常称为单级单元(SLC)。特别地，SLC可以支持擦除状态(可以当作逻辑1存储值)和编程状态(可以当作逻辑0存储值)。当擦除时，SLC可以具有负阈值(Vth)(如-3V＜Vth＜-1V)，并且当编程时，具有正阈值(如1V＜Vth＜3V)。如图1C所示，通过设置位线BL到逻辑0值(如，0伏)，将编程电压(Vpgm)施加到所选择的EEPROM单元，并且将通过电压(Vpass)施加到串中未选择的EEPROM来获得编程状态。此外，在编程期间通过将正电压(如电源电压Vdd)施加到串选择线(SSL)并将地电压(如，0伏)施加到地选择线(GSL)可以使NAND串有效。
此外，通过对选择的单元执行读取操作可以检测EEPROM单元的编程状态或擦除状态。如图1D所示，当选择的单元处于擦除状态，并且选择的字线电压(如，0伏)大于所选单元的阈值电压时，NAND串将操作来放电预充电的位线BL。然而，当所选单元处于编程状态时，由于所选字线电压(如，0伏)小于所选单元的阈值电压，并且所选单元保持“关”，因此对应的NAND串将向预充电的位线B2提供开路。在Jung et al.名为A 3.3 Volt Single PowerSupply 16-Mb Nonvolatile Virtual DRAM Using a NAND Flash MemoryTechnology，@IEEE Journal of Solid-State Circuits，Vol.32，No.11，pp.1748-1757，November(1997)的文章中公开了NAND型闪存的其它方面，其公开援引于此以供参考。
支持多编程状态的EEPROM单元通常称为多级单元(MLC)。如图2所示，支持擦除状态和三个不同编程状态的MLC操作来每单元存储两个数据位。在Takeuchi et al.名为A Multipage Cell Architecture for High-SpeedProgramming Multilevel NAND Flash Memories，@IEEE Journal of Solid StateCircuits，Vol.33No.8，pp.1228-1238，August(1998)的文章中公开了每单元具有两个数据位的MLC的这些和其它方面。美国专利No.5862074和5768188还公开了在NAND型配置中布置的多级EEPROM的方面，它们的公开援引于此以供参考。
图3A-3B图解三态EEPROM单元对如何可以支持3位编程。在图3A中，MLC图解为支持擦除状态和两个可能的编程状态。本领域技术人员将理解，通过在读取操作期间将第一参考电压VR1施加到所选择的EEPROM单元的控制电极可以将擦除状态与两个可能的编程状态区分开。该第一参考电压VR1应该设置到在擦除的单元的最大可接受阈值电压(示为V0)和编程为状态1的单元的最小可接受阈值电压(示为V1)之间的电平上。相似地，通过在读取操作期间将第二参考电压VR2施加到所选择的EEPROM单元，可以将第二编程状态(状态2)与擦除状态和第一编程状态区分开。该第二参考电压VR2应该设置到在编程为状态1的单元的最大可接受阈值电压(示为V0)和编程为状态2的单元的最小可接受阈值电压(示为V2)之间的电平上。如图3B所示，存储器的同一物理行中的两个相邻的3级EEPROM单元可以编程为8个可能状态之一((111)、(110)、...、(001)、(000))来支持每单元对3位数据。在Tanaka et al.名为A 3.4-Mbyte/sec Programming 3-LevelNAND Flash Memory Saving 40％Die Size Per Bit，@1997Symposium onVLSI Circuits Digest of Technical Papers，Section 9.3，pp.65-66(1997)的文章中中公开了3状态EEPROM单元的附加方面。然而，由于单个单元故障通常导致在对应对中的两个单元的3位数据出现差错，因此在图3B的对配置中使用3状态EEPROM单元可能需要复杂的差错检测和校正电路。
发明内容
本发明的实施例包括使用奇态存储单元支持虚拟页存储的非易失性存储器件及编程非易失性存储器件的方法。在某些实施例中，提供在其中具有非易失性存储器阵列的集成电路器件。该存储器阵列包括至少两个非易失性奇态存储单元，它们作为相应物理存储单元独立运行，并且整体作为单个的虚拟存储单元运行。还配置该存储器阵列，使得对于包含在虚拟存储单元中的数据的所有值，仅以单个参考电压来验证虚拟存储单元的编程。存储器阵列还可以配置为闪存阵列，并且通过评估与虚拟存储单元相关的任何物理存储单元是否编程为高过单个参考电压的阈值来进行虚拟存储单元的读取操作。
本发明其它实施例包括其中具有至少一个第一和第二块三态存储单元的闪存阵列。这些存储单元块中的每个可以包含多页存储单元。这些第一和第二块三态存储单元分别作为第一和第二块物理存储单元独立运行，并且整体作为虚拟存储单元块运行。第一块存储单元可以包括EEPROM单元的多个NAND串。在某些实施例中，EEPROM单元的多个NAND串中的每一个包括不支持虚拟单元编程的至少一个SLC EEPROM单元。
本发明的另一些实施例包括操作闪存器件的方法。这些方法包括通过从NAND型EEPROM阵列初始读取第一和第二数据页、然后使用修改的数据重写第一和第二数据页来用第三数据页编程NAND型EEPROM阵列。该重写操作将NAND型EEPROM阵列中的三页数据编码到EEPROM单元的两页中。
额外的操作方法包括将第三页闪存数据编码到第一和第二页闪存数据中，由此产生第一和第二页编码的闪存数据。然后用第一页编码的闪存数据编程闪存器件中的第一页闪存单元。此外用第二页编码的闪存数据编程闪存器件中的第二页闪存单元。然后可以响应于分别从第一和第二页闪存单元中读取第一和第二页编码的闪存数据来产生第三页闪存数据。
附图说明
图1A是在其中具有EEPROM单元的NAND型串的常规非易失性存储器件的电示意图。
图1B是图解根据现有技术的擦除和编程的EEPROM单元的相对阈值电压的图。
图1C是显示编程偏置条件的EEPROM单元的NAND型串的电示意图。
图1D图解根据现有技术的在从擦除的EEPROM单元和编程的EEPROM单元读取数据的操作期间在NAND型串中的电流流动。
图2是图解根据现有技术的四状态EEPROM单元的相对阈值电压的图。
图3A是图解根据现有技术的三态EEPROM单元的相对阈值电压的图。
图3B图解当在存储器的相同行中配对时，支持3位数据的两个相邻的三态EEPROM单元的阈值电压分布。
图4A是根据本发明实施例的支持虚拟页编程的EEPROM单元的上和下NAND型串的电示意图。
图4B是根据本发明实施例的NAND型EEPROM器件的电示意图。
图4C是图解根据本发明实施例的用于编程三态EEPROM单元的操作的图。
图4D是图解根据本发明实施例的用于编程三态EEPROM单元的操作的图。
图4E是图解根据本发明实施例的用于编程EEPROM单元的“虚拟”页的流程图。
图5A图解根据本发明实施例用于编程虚拟EEPROM单元的操作。
图5B是图解根据本发明实施例的从三态EEPROM单元读取数据的操作的流程图。
图5C是图解根据本发明实施例的从三态EEPROM单元读取数据的操作的流程图。
具体实施方式
将参照附图在这里全面描述本发明，在附图中显示了本发明优选实施例。然而，本发明可以以许多不同形式实现，并且不应该理解为限制到这里阐述的实施例。提供这些实施例以便本公开更加透彻和完整，并且将本发明的范围完全提供给本领域技术人员。相同的幅图标记指相同的元件，并且由相同的附图字母指代其中相同的信号线和信号。还可以同步信号和/或对其进行较小的逻辑运算(如，反相)，而不考虑不同的信号。
参照图4A，图解了像包括一对NAND型串那样的一单列EEPROM单元40a。该对NAND型串包括上NAND型串(它可以属于包含多个单元页的上块EEPROM单元)，和下NAND型串(它可以属于包含多个单元页的下块EEPROM单元)。上和下NAND型串连接到公共源线CSL。上NAND型串包括具有连接到上串选择线SSLU的栅极端的NMOS晶体管和具有连接到上地选择线GSLU的栅极端的NMOS晶体管。上NAND型串还包括多个三态EEPROM单元。这些三态EEPROM单元具有连接到相应字线的控制栅极，字线与非易失性存储器的多个页：PAGE1、PAGE3、...、PAGE39相关。还提供与PAGE41和PAGE43相关的SLC EEPROM单元对。这些SLC EEPROM单元可以在虚拟页编程和读取操作的地址空间之外。同样地，下NAND型串包括具有连接到下串选择线SSLL的栅极端的NMOS晶体管和具有连接到下地选择线GSLL的栅极端的NMOS晶体管。下NAND型串还包括多个三态EEPROM单元。这些三态EEPROM单元具有连接到相应字线的控制栅极，字线与非易失性存储器的多个页：PAGE0、PAGE2、...、PAGE38相关。还提供与PAGE40和PAGE42相关的一对SLC EEPROM单元。正如在下面关于图4B-4E和5A-5C更全面地描述的那样，关于存储器的下块的PAGE0、PAGE2、...、PAGE38的EEPROM单元和关于存储器的上块的PAGE1、PAGE3、...、PAGE39的EEPROM单元可以整体形成非易失性存储器的多个“虚拟”页。这些“虚拟”页图示为VPAGE44、VPAGE45、...、VPAGE63。因此，EEPROM单元的列40a图示为支持64页非易失性存储器的一列。本发明的实施例不限于存储器的任何特定容量、页宽或NAND串长度。
图4B图解根据本发明实施例的EEPROM器件40b。EEPROM器件40b包括具有上和下存储器块的非易失性存储器阵列、页缓冲器和数据输入/输出电路。特别地，EEPROM器件40b图示为支持非易失性存储器的2N个“物理”页(如，行)和非易失性存储器的N个“虚拟”页的8列器件，但是仅招致支持2N页SLC EEPROM单元的常规非易失性存储器的存储器阵列布局的占地(即，面积损失)。
图4C图解以顺序方式编程对应一对三态EEPROM单元的操作，其中在对中的下单元之前编程对中的上单元。该编程顺序可以相反。为了在这里进行说明，上单元可以是与图4B中的字线WLU<0>和位线BL<0>相关的EEPROM单元，并且下单元可以是与图4B中的字线WLL<0>和位线BL<0>相关的EEPROM单元。如图4C所示，将“物理”数据的两位编程为1/1不引起对中的上和下单元的阈值电压的任何变化。因此，对中的上和下单元的阈值电压保持在它们的原始“擦除”电平(即，Vth＜VR1，其中VR1是第一参考电压)。将“物理”数据的两位编程为1/0不引起上单元的阈值电压的任何变化，但是使下单元的阈值电压增加到VR1和VR2之间的电平。同样地，将“物理”数据的两位编程为0/1使上单元的阈值电压增加到VR1和VR2之间的电平，但是不引起下单元的阈值电压的任何变化。最后，如图所示，将“物理”数据的两位编程为0/0使上和下单元的阈值电压增加到VR1和VR2之间的电平。上单元的编程和读取操作独立于下单元的编程和读取操作，反之亦然。
图4D图解在根据图4C使用2位“物理”数据编程对应一对三态EEPROM单元之后，使用第三位“虚拟”数据编程该对的操作。这些编程操作包括情况(a)-(h)。在情况(a)中，“虚拟”编程操作不要求单元对的阈值电压发生任何变化来获得3位数据(1/1/1)。在作为特定情况(S)的情况(b)中，“虚拟”编程操作要求对中的上和下单元的阈值电压都增加到高于VR2(即，Vth＞VR2，其中VR2是第二参考电压)来获得3位数据(1/1/0)。在情况(c)中，“虚拟”编程操作不要求单元对的阈值电压的任何额外的变化来获得3位数据(1/0/1)。在情况(d)中，“虚拟”编程操作要求对中下单元的阈值电压增加到高于VR2来获得3位数据(1/0/0)。在情况(e)中，“虚拟”编程操作不要求单元对的阈值电压的任何额外的变化来获得3位数据(0/1/1)。在情况(f)中，“虚拟”编程操作要求对中上单元的阈值电压增加到高于VR2来获得3位数据(0/1/0)。在情况(g)中，“虚拟”编程操作不要求单元对的阈值电压的任何额外的变化来获得3位数据(0/0/1)。最后，在情况(h)中，虚拟”编程操作要求对中上单元的阈值电压增加到高于VR2来获得3位数据(0/0/0)。
特别地，每个虚拟页编程操作包括从具有上和下块的多页存储器阵列中的对应上和下物理页中的多个读取操作。如方框102所示，使用普通SLC读取操作可以读取存储器阵列的上页中的EEPROM单元。该SLC读取操作包括将在存储器阵列中的上块中的所选择的字线设置为第一参考电压VR1。由附图字母A1标识该上页读取数据。然后，在方框104，使用普通SLC读取操作可以读取数据的对应下页。该SLC读取操作包括将在存储器阵列中的下块中的所选择的字线设置为第一参考电压VR1。由附图字母A2标识该下页读取数据。
然后将虚拟数据页(这里称为第三页数据A3)编程进存储阵列的“虚拟”页，这是通过使用该第三页数据A3编码上页“物理”数据A1和下页“物理”数据A2来进行的。数据的虚拟页编程到存储器阵列的“虚拟”页。这些编码操作导致“编码的”上单元数据A1*和“编码的”下单元数据A2*的产生。如图5B所示，这些编码操作是非破坏性的，这表示可以从A1*直接解码A1，并且可以从A2*直接解码A2。通过参照图4D和5A更加完全地图解这些编码操作，例如在其中第一页数据A1<7:0>等于<10110001>，第二页数据A2<7:0>等于<01110110>，并且第三页数据A3<7:0>等于<10001010>的情况下：
A1<7:0>＝<10110001>
A2<7:0>＝<01110110>；和
A3<7:0>＝<10001010>
□(编码)
A1*<7:0>＝<10PSS00P01>；和
A2*<7:0>＝<01SS0110P>。
在该实例中，在A1*<7:0>和A2*<7:0>中的上标“P”指示进一步编程来将阈值电压升高到高于VR2，并且“S”指示图4D所示的特定情况(b)，其中对中的下和上单元进一步编程到具有高于VR2的阈值电压。因此，其中上述事例说明在EEPROM器件40b的第六列(6)中的一对EEPROM单元被编程来支持3位数据(0/1/0)(即，A1<6>＝0，A2<6>＝1和A3<6>＝0)，这对应于图4D的情况(f)。EEPROM器件40b的第零列(0)中的另一对EEPROM单元被编程来支持3位数据(1/0/0)(即，A1<0>＝1，A2<0>＝0和A3<0>＝0)，这对应于图4D的情况(d)。
再次参照图4E和图5A，一旦响应于从上和下页数据A1和A2的读取操作来产生编码的数据A1*和A2*(方框102-104)，就使用编码的数据A1*编程与A1相关的EEPROM单元的对应上页，然后以第二参考电压VR2验证(方框106和108)。然后，使用编码的数据A2*编程与A2相关的EEPROM单元的对应下页，然后以第二参考电压VR2验证(方框110和112)。在本发明的另一实施例中，该上和下编程顺序可以相反。
图5B图解用于从EEPROM单元的所选择的页中读取“物理”数据的操作200。该“物理”数据对应于图5A所示的三位数据的BIT1和BIT2。这些读取操作200包括执行从非易失性存储器阵列的对应上页和下页的特定情况读取操作。如方框202和204所示，该特定情况读取操作包括分别以第二参考电压VR2设置所选择的字线来用于上和下块中的上和下页，同时以VREAD同步设置未选择的字线。如方框206所示，然后做出检查来确定连接到上和下块的任何对应位线是否放电。在方框210，如果检查导致否定答案，这表示存在特定情况(即，BIT1/BIT2/BIT3＝1/1/0)，然后用于对应的物理单元的读取数据等于逻辑1值。然而在方框208，如果检查导致肯定的答案，则使用设置到第一参考电压VR1的所选择的字线对所选择的单元执行普通SLC读取。在方框212，从页缓冲器输出所选择的物理页的读取数据。因此，在方框202-204，对于以上实例，所选择的上页的特定情况读取(使用A1*<7:0>＝<10PSS00P01>编程)将导致下列第一位线条件：BL1<7:0>＝<00110000>，这指示A1<5:4>＝<11>。相反在方框208，所选择的上页的普通SLC读取(使用A1*<7:0>＝<10110001>编程)将导致下列第二位线条件：BL2<7:0>＝<01111110>。在方框212，这些第一和第二位线条件(BL1<7:0>＝<00110000>和BL2<7:0>＝<01111110>)在页缓冲器中组合，由此产生A1<7:0>的值(<10110001>)。由于存在特定情况编程，通过反转与第二位线条件相关的每个位来产生A1值，经受由第一位线条件设置的约束(要求A1<5:4>＝<11>)。
图5C图解用于从EEPROM单元的一对页中读取“虚拟”数据的操作300。在方框302和304，上块的所选择的和未选择的字线分别设置到VR2和VREAD，来检测在所选择的上页中的任何单元是否满足图4D标识的情况(b)、情况(f)或情况(h)条件。因此，在方框306，对于上述实例(使用A1*<7:0>＝<10PSS00P01>编程)，该读取操作将导致下面的第三位线条件BL3<7:0>＝<01110100>，它存储在页缓冲器的第一锁存器中。然后在方框308和310，下块的所选择的和未选择的字线分别设置到VR2和VREAD，来检测在所选择的下页中的任何单元是否满足图4D标识的情况(b)或情况(d)条件。因此在方框312，对于上述实例(使用A2*<7:0>＝<01SS0110P>编程)，该读取操作将导致下列第四位线条件：BL4<7:0>＝<00110001>，它存储在页缓冲器的第二锁存器中。
在方框314，逐位地将第一和第二锁存中数据进行比较：
BL3<7:0>＝<01110100>
BL4<7:0>＝<00110001>
由于在方框316，仅仅BL3<5:4>＝BL4<5:4>＝<11>，A3<5:4>＝<00>。在方框318，对剩余位执行NOR操作来获得A3<7:6:3:0>＝<10；1010>。然后在方框320，从页缓冲器输出该数据。在本发明的其他实施例中，页缓冲器可以执行另外的操作来解决上述读取操作。
图4D所示的上述编程操作说明本发明的实施例如何相对不受响应于阈值电压错误引起的多位差错的影响。例如，如果在读取时，情况(a)所示的编程状态被错误地反映为情况(c)或情况(e)状态，则正确的3位数据1/1/1在读取中将错误地反映为1/0/1(表示在A2中的单个位错误)，或0/1/1(表示在A1中的单个位错误)。同样地，如果在读取时，情况(g)所示的编程状态被错误地反映为情况(c)、情况(e)或情况(h)状态，则正确的3位数据0/0/1在读取中将错误地反映为1/0/1(表示在A1中的单个位错误)，0/1/1(表示在A2中的单个位错误)或0/0/0(表示在A3中的单个位错误)。在图4D中所示的其他编程状态中也是一样的。
在附图和说明书中，公开了本发明典型的优选实施例，虽然采用了特定术语，但是它们仅用于通用和描述的目的，并且不意欲限制，在所附权利要求中阐明本发明的范围。

Claims (12)

1.一种集成电路器件，包括：
其中具有至少第一和第二块三态非易失性存储单元的存储器阵列，所述第一和第二块存储单元被配置来分别独立支持第一和第二数据块，并且进一步被配置来整体支持被编码到第一和第二数据块上的第三数据块，
其中，所述集成电路器件还包括多条位线，每条位线连接到分别在所述第一和第二块存储单元中的第一存储单元串和第二存储单元串，以及
其中，在使用两位物理数据编程所述第一存储单元串和第二存储单元串中的对应一对三态存储单元后，使用第三位虚拟数据对该对三态存储单元编程，从而获得三位数据。
2.如权利要求1所述的集成电路器件，其中所述存储器阵列被配置使得对于包含在第三数据块中的数据的所有值，仅以单个参考电压验证与第三数据块的编程相关的对所述对三态存储单元的编程。
3.一种集成电路器件，包括：
其中具有至少两个非易失性奇态存储单元的存储器阵列，其中所述奇态存储单元被配置来作为相应物理存储单元独立运行，并且整体作为单个虚拟存储单元运行，
其中，所述存储器阵列还包括位线，所述位线连接到所述两个奇态存储单元；以及
其中在使用两位物理数据编程所述两个奇态存储单元之后，使用第三位虚拟数据对所述两个奇态存储单元编程，从而获得三位数据。
4.如权利要求3所述的集成电路器件，其中所述存储器阵列被配置使得对于包含在虚拟存储单元中的数据的所有值，仅以单个参考电压来验证与虚拟存储单元的编程相关的对所述两个奇态存储单元的编程。
5.如权利要求4所述的集成电路器件，其中所述存储器阵列是闪存阵列，被配置来通过评估与虚拟存储单元相关的任何物理存储单元是否被编程为高过单个参考电压的阈值来进行虚拟存储单元的读取。
6.一种闪存阵列，包括：
第一和第二块三态存储单元，其被配置来分别作为第一和第二块物理存储单元独立运行，并且整体作为一块虚拟存储单元运行，和
多条位线，每条位线连接到所述第一和第二块三态存储单元中的第一存储单元串和第二存储单元串，
其中，在使用两位物理数据编程所述第一存储单元串和第二存储单元串中的对应一对三态存储单元之后，使用第三位虚拟数据对该对三态存储单元编程，从而获得三位数据。
7.如权利要求6所述的闪存阵列，其中所述第一块三态存储单元包括EEPROM单元的多个NAND串。
8.如权利要求7所述的闪存阵列，其中EEPROM单元的多个NAND串中的每一个包括至少一个SLC EEPROM单元。
9.一种集成电路器件，包括：
NAND型闪存阵列，其中包括至少第一N页的EEPROM单元块和第二N页的EEPROM单元块，第一N页的EEPROM单元块和第二N页的EEPROM单元块分别被配置来作为N页的EEPROM单元物理块独立运行，并且整体作为N页的EEPROM单元虚拟块运行；和
多条位线，每条位线连接到所述第一N页的EEPROM单元块和第二N页的EEPROM单元块中的第一存储单元串和第二存储单元串，
其中，在使用两位物理数据编程所述第一存储单元串和第二存储单元串中的对应一对三态存储单元之后，使用第三位虚拟数据对该对三态存储单元编程，从而获得三位数据。
10.一种闪存阵列，包括：
包括多个存储器块的存储单元阵列，每个存储器块包括多个存储器串和多条位线，每条位线连接到第一存储器串和第二存储器串，
其中三态存储单元的第一存储器串和第二存储器串分别作为第一和第二页块独立运行，并且整体作为第三页块虚拟存储单元运行，
其中，在使用两位物理数据编程所述第一和第二存储器串中的对应一对三态存储单元之后，使用第三位虚拟数据对该对三态存储单元编程，从而获得三位数据。
11.如权利要求10所述的闪存阵列，其中所述第一页块包括EEPROM单元的多个NAND串。
12.如权利要求11所述的闪存阵列，其中EEPROM单元的多个NAND串中的每一个包括至少一个SLC EEPROM单元。
CN2006100595135A 2005-04-27 2006-03-10 集成电路器件、闪存阵列和操作闪存器件的方法 Active CN1855304B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050034825A KR100666174B1 (ko) 2005-04-27 2005-04-27 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR34825/05 2005-04-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010101673585A Division CN101807432B (zh) 2005-04-27 2006-03-10 用于操作闪存器件的方法

Publications (2)

Publication Number Publication Date
CN1855304A CN1855304A (zh) 2006-11-01
CN1855304B true CN1855304B (zh) 2010-06-16

Family

ID=36791826

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006100595135A Active CN1855304B (zh) 2005-04-27 2006-03-10 集成电路器件、闪存阵列和操作闪存器件的方法
CN2010101673585A Active CN101807432B (zh) 2005-04-27 2006-03-10 用于操作闪存器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010101673585A Active CN101807432B (zh) 2005-04-27 2006-03-10 用于操作闪存器件的方法

Country Status (7)

Country Link
US (3) US7388778B2 (zh)
EP (1) EP1720168B1 (zh)
JP (1) JP4970834B2 (zh)
KR (1) KR100666174B1 (zh)
CN (2) CN1855304B (zh)
DE (1) DE602006001026T2 (zh)
TW (1) TWI310189B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666185B1 (ko) * 2005-07-29 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR100666183B1 (ko) * 2006-02-01 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR100666223B1 (ko) * 2006-02-22 2007-01-09 삼성전자주식회사 메모리셀 사이의 커플링 노이즈를 저감시키는 3-레벨불휘발성 반도체 메모리 장치 및 이에 대한 구동방법
US7336532B2 (en) * 2006-05-12 2008-02-26 Elite Semiconductor Memory Method for reading NAND memory device and memory cell array thereof
US7366017B2 (en) 2006-08-22 2008-04-29 Micron Technology, Inc. Method for modifying data more than once in a multi-level cell memory location within a memory array
KR100871694B1 (ko) * 2006-10-04 2008-12-08 삼성전자주식회사 ６개의 문턱전압레벨을 이용하는 불휘발성 메모리 장치의프로그램 방법과 데이터 독출 방법, 및 상기 프로그램방법과 데이터 독출 방법을 이용하는 불휘발성 메모리 장치
KR100806119B1 (ko) * 2006-10-23 2008-02-22 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 멀티-페이지프로그램 방법
US7848141B2 (en) * 2006-10-31 2010-12-07 Hynix Semiconductor Inc. Multi-level cell copyback program method in a non-volatile memory device
ITVA20060065A1 (it) * 2006-11-03 2008-05-04 St Microelectronics Srl Memoria con celle a tre livelli e relativo metodo di gestione.
KR100855972B1 (ko) * 2007-01-23 2008-09-02 삼성전자주식회사 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법
JP2009015978A (ja) 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置及びメモリシステム
US7489543B1 (en) * 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
KR100938044B1 (ko) * 2007-09-10 2010-01-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
US7639532B2 (en) * 2007-10-10 2009-12-29 Micron Technology, Inc. Non-equal threshold voltage ranges in MLC NAND
KR100923820B1 (ko) 2007-10-12 2009-10-27 주식회사 하이닉스반도체 페이지 버퍼, 이를 구비하는 메모리 소자 및 그 동작 방법
KR101391881B1 (ko) * 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
KR101426845B1 (ko) * 2007-12-05 2014-08-14 삼성전자주식회사 공통 소스를 포함하는 비휘발성 기억 소자
KR101434401B1 (ko) * 2007-12-17 2014-08-27 삼성전자주식회사 집적 회로 메모리 장치
KR101378365B1 (ko) 2008-03-12 2014-03-28 삼성전자주식회사 하이브리드 메모리 데이터 검출 장치 및 방법
KR101414494B1 (ko) * 2008-03-17 2014-07-04 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US7920430B2 (en) * 2008-07-01 2011-04-05 Qimonda Ag Integrated circuits and methods for operating the same using a plurality of buffer circuits in an access operation
KR100965074B1 (ko) * 2008-08-19 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법
JP2010092559A (ja) * 2008-10-10 2010-04-22 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
KR101506336B1 (ko) * 2008-10-10 2015-03-27 삼성전자주식회사 산화막 복구 기능을 갖는 비휘발성 메모리 장치 그리고 그것의 블록 관리 방법
EP2267724A1 (fr) * 2009-06-26 2010-12-29 STMicroelectronics Rousset SAS Architecture de mémoire EEPROM optimisée pour les mémoires embarquées
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
US9076527B2 (en) 2009-07-16 2015-07-07 Mikamonu Group Ltd. Charge sharing in a TCAM array
CN101989461B (zh) * 2009-08-06 2014-04-02 中芯国际集成电路制造(上海)有限公司 半导体nrom存储装置
US8417877B2 (en) 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
CN103176910B (zh) * 2011-12-26 2015-10-14 群联电子股份有限公司 用于非易失性存储器的数据合并方法、控制器与储存装置
US8976594B2 (en) 2012-05-15 2015-03-10 Micron Technology, Inc. Memory read apparatus and methods
US9064551B2 (en) 2012-05-15 2015-06-23 Micron Technology, Inc. Apparatuses and methods for coupling load current to a common source
US8964474B2 (en) * 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
CN103578532B (zh) * 2012-08-01 2016-08-10 旺宏电子股份有限公司 存储装置的操作方法与存储器阵列及其操作方法
US8811084B2 (en) * 2012-08-30 2014-08-19 Micron Technology, Inc. Memory array with power-efficient read architecture
US8780632B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. De-duplication techniques using NAND flash based content addressable memory
US8817541B2 (en) 2012-11-09 2014-08-26 Sandisk Technologies Inc. Data search using bloom filters and NAND based content addressable memory
US8773909B2 (en) 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US8792279B2 (en) 2012-11-09 2014-07-29 Sandisk Technologies Inc. Architectures for data analytics using computational NAND memory
US8780634B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. CAM NAND with OR function and full chip search capability
US8780635B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. Use of bloom filter and improved program algorithm for increased data protection in CAM NAND memory
US8780633B2 (en) 2012-11-09 2014-07-15 SanDisk Technologies, Inc. De-duplication system using NAND flash based content addressable memory
US9098403B2 (en) 2012-11-09 2015-08-04 Sandisk Technologies Inc. NAND flash based content addressable memory
WO2014074496A2 (en) * 2012-11-09 2014-05-15 Sandisk Technologies Inc. Cam nand with or function and full chip search capability
US8811085B2 (en) 2012-11-09 2014-08-19 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US9064577B2 (en) 2012-12-06 2015-06-23 Micron Technology, Inc. Apparatuses and methods to control body potential in memory operations
US9032271B2 (en) * 2012-12-07 2015-05-12 Western Digital Technologies, Inc. System and method for lower page data recovery in a solid state drive
CN103971750B (zh) * 2013-01-29 2017-02-08 中国航空工业集团公司西安飞机设计研究所 一种ram的9相邻单元敏感故障检测方法
US8717827B1 (en) * 2013-02-22 2014-05-06 Hyperstone Gmbh Method for the permanently reliable programming of multilevel cells in flash memories
US9075424B2 (en) 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
US8995188B2 (en) * 2013-04-17 2015-03-31 Micron Technology, Inc. Sharing support circuitry in a memory
KR102320830B1 (ko) * 2015-09-24 2021-11-03 에스케이하이닉스 주식회사 3차원 어레이 구조를 갖는 반도체 메모리 장치
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
US10176880B1 (en) 2017-07-01 2019-01-08 Intel Corporation Selective body reset operation for three dimensional (3D) NAND memory
KR20190102596A (ko) * 2018-02-26 2019-09-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11011239B2 (en) * 2018-12-27 2021-05-18 Kioxia Corporation Semiconductor memory
KR20200136747A (ko) * 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
US12027209B2 (en) * 2019-06-17 2024-07-02 SK Hynix Inc. Memory device and method of operating the same
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
JP2021128810A (ja) 2020-02-13 2021-09-02 キオクシア株式会社 半導体記憶媒体及びメモリシステム
US11133062B1 (en) * 2020-05-07 2021-09-28 Micron Technology, Inc. Two memory cells sensed to determine one data value

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150494A (zh) * 1994-06-02 1997-05-21 英特尔公司 含多级单元的快擦存储器的读出电路
CN1175775A (zh) * 1996-08-01 1998-03-11 西门子公司 虚地结构的矩阵存储器

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342099A (ja) * 1986-08-06 1988-02-23 Fujitsu Ltd ３値レベルｒｏｍ
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
JPH0730000A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JPH0766304A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 半導体記憶装置
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
JP3476952B2 (ja) * 1994-03-15 2003-12-10 株式会社東芝 不揮発性半導体記憶装置
KR0169412B1 (ko) * 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치
KR100253868B1 (ko) * 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
KR0170707B1 (ko) * 1995-11-29 1999-03-30 김광호 비휘발성 메모리 소자 및 그 구동 방법
KR0172408B1 (ko) * 1995-12-11 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 및 그의 구동방법
KR0170714B1 (ko) * 1995-12-20 1999-03-30 김광호 낸드형 플래쉬 메모리 소자 및 그 구동방법
JP2870478B2 (ja) * 1996-04-25 1999-03-17 日本電気株式会社 不揮発性半導体記憶装置及びその動作方法
KR100204342B1 (ko) * 1996-08-13 1999-06-15 윤종용 불 휘발성 반도체 메모리 장치
US5862074A (en) * 1996-10-04 1999-01-19 Samsung Electronics Co., Ltd. Integrated circuit memory devices having reconfigurable nonvolatile multi-bit memory cells therein and methods of operating same
KR100205006B1 (ko) * 1996-10-08 1999-06-15 윤종용 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치
KR100257868B1 (ko) * 1997-12-29 2000-06-01 윤종용 노어형 플래시 메모리 장치의 소거 방법
KR100258574B1 (ko) * 1997-12-30 2000-06-15 윤종용 반도체 메모리 장치 및 그 장치의 프로그램/소거 검증 방법
DE19815874C2 (de) 1998-04-08 2002-06-13 Infineon Technologies Ag ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung
US5973958A (en) * 1998-06-23 1999-10-26 Advanced Micro Devices, Inc. Interlaced storage and sense technique for flash multi-level devices
KR100290283B1 (ko) * 1998-10-30 2001-05-15 윤종용 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
JP3555076B2 (ja) 1999-12-28 2004-08-18 Ｎｅｃエレクトロニクス株式会社 多値記憶半導体記憶装置の読み出し回路
US6772274B1 (en) * 2000-09-13 2004-08-03 Lexar Media, Inc. Flash memory system and method implementing LBA to PBA correlation within flash memory array
US6233175B1 (en) * 2000-10-21 2001-05-15 Advanced Micro Devices, Inc. Self-limiting multi-level programming states
KR100407572B1 (ko) * 2001-01-10 2003-12-01 삼성전자주식회사 낸드형 플래쉬 메모리 장치에서의 셀 드레쉬홀드 전압의분포를 개선하는 방법
US6587372B2 (en) * 2001-01-11 2003-07-01 Micron Technology, Inc. Memory device with multi-level storage cells and apparatuses, systems and methods including same
JP3472271B2 (ja) * 2001-02-13 2003-12-02 株式会社東芝 不揮発性半導体記憶装置
US6549483B2 (en) * 2001-03-30 2003-04-15 Atmos Corporation RAM having dynamically switchable access modes
FR2828029B1 (fr) * 2001-07-25 2003-09-26 Centre Nat Rech Scient Dispositif de conversion d'energie
US7554842B2 (en) * 2001-09-17 2009-06-30 Sandisk Corporation Multi-purpose non-volatile memory card
GB0123416D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
KR100463197B1 (ko) * 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
KR100437461B1 (ko) * 2002-01-12 2004-06-23 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법
US6549457B1 (en) * 2002-02-15 2003-04-15 Intel Corporation Using multiple status bits per cell for handling power failures during write operations
JP4259922B2 (ja) 2002-07-30 2009-04-30 シャープ株式会社 半導体記憶装置
US6986016B2 (en) * 2002-09-30 2006-01-10 International Business Machines Corporation Contiguous physical memory allocation
US6847550B2 (en) * 2002-10-25 2005-01-25 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
KR100496866B1 (ko) * 2002-12-05 2005-06-22 삼성전자주식회사 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US7085909B2 (en) * 2003-04-29 2006-08-01 International Business Machines Corporation Method, system and computer program product for implementing copy-on-write of a file
KR100505705B1 (ko) * 2003-08-22 2005-08-03 삼성전자주식회사 플래쉬 메모리 셀의 안정적인 프로그래밍을 위한 프로그램전압 발생 회로 및 그 프로그래밍 방법
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
US6937520B2 (en) * 2004-01-21 2005-08-30 Tsuyoshi Ono Nonvolatile semiconductor memory device
US20050174841A1 (en) * 2004-02-05 2005-08-11 Iota Technology, Inc. Electronic memory with tri-level cell pair
TWI249670B (en) * 2004-04-29 2006-02-21 Mediatek Inc System and method capable of sequentially writing a flash memory
KR100567912B1 (ko) * 2004-05-28 2006-04-05 주식회사 하이닉스반도체 플래시 메모리 장치의 페이지 버퍼 및 이를 이용한 데이터프로그램 방법
KR100609568B1 (ko) * 2004-07-15 2006-08-08 에스티마이크로일렉트로닉스 엔.브이. 비휘발성 메모리 장치의 페이지 버퍼 및 이를 이용한프로그램 방법과 독출 방법
JP4192129B2 (ja) * 2004-09-13 2008-12-03 株式会社東芝 メモリ管理装置
US7254075B2 (en) * 2004-09-30 2007-08-07 Rambus Inc. Integrated circuit memory system having dynamic memory bank count and page size
US7457909B2 (en) * 2005-01-14 2008-11-25 Angelo Di Sena Controlling operation of flash memories
US7516297B2 (en) * 2005-11-10 2009-04-07 Hewlett-Packard Development Company, L.P. Memory management
KR100666183B1 (ko) * 2006-02-01 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
KR100666223B1 (ko) * 2006-02-22 2007-01-09 삼성전자주식회사 메모리셀 사이의 커플링 노이즈를 저감시키는 3-레벨불휘발성 반도체 메모리 장치 및 이에 대한 구동방법
US7508711B2 (en) * 2007-04-30 2009-03-24 Intel Corporation Arrangements for operating a memory circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150494A (zh) * 1994-06-02 1997-05-21 英特尔公司 含多级单元的快擦存储器的读出电路
CN1175775A (zh) * 1996-08-01 1998-03-11 西门子公司 虚地结构的矩阵存储器

Also Published As

Publication number Publication date
US20080212372A1 (en) 2008-09-04
EP1720168A1 (en) 2006-11-08
US20060245249A1 (en) 2006-11-02
TWI310189B (en) 2009-05-21
US7483301B2 (en) 2009-01-27
TW200638425A (en) 2006-11-01
DE602006001026D1 (de) 2008-06-12
CN101807432B (zh) 2012-02-01
JP4970834B2 (ja) 2012-07-11
US20090129161A1 (en) 2009-05-21
CN101807432A (zh) 2010-08-18
DE602006001026T2 (de) 2009-06-25
JP2006309928A (ja) 2006-11-09
KR20060112413A (ko) 2006-11-01
US7388778B2 (en) 2008-06-17
KR100666174B1 (ko) 2007-01-09
EP1720168B1 (en) 2008-04-30
US7710773B2 (en) 2010-05-04
CN1855304A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
CN1855304B (zh) 集成电路器件、闪存阵列和操作闪存器件的方法
US11688458B2 (en) Semiconductor memory device and memory system
US7508704B2 (en) Non-volatile semiconductor storage system
US7701765B2 (en) Non-volatile multilevel memory cell programming
JP5150245B2 (ja) 半導体記憶装置
US7518909B2 (en) Non-volatile memory device adapted to reduce coupling effect between storage elements and related methods
US20120069681A1 (en) Semiconductor storage device
US8514633B2 (en) Method for operating semiconductor memory device
JP4746658B2 (ja) 半導体記憶システム
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
JP2010250891A (ja) 不揮発性半導体記憶装置
US9489143B2 (en) Method for accessing flash memory and associated controller and memory device
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
US7724576B2 (en) Soft programming method of non-volatile memory device
KR20080104837A (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
US20170076790A1 (en) Semiconductor memory device
US20240221841A1 (en) Fast bit erase for upper tail tightening of threshold voltage distributions
US7558118B2 (en) NAND flash memory device
KR20080040489A (ko) 플래시 메모리 장치 및 플래시 메모리의 독출 방법
JP2013069392A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ書き込み方法
US8238156B2 (en) Nonvolatile semiconductor memory device and method of operating the same
JP2014132512A (ja) 不揮発性半導体記憶装置とその書き込み方法
CN113345503B (zh) 半导体存储装置以及读出方法
US20120106246A1 (en) Non-volatile semiconductor memory device, method of writing the same, and semiconductor device
JP2013246849A (ja) メモリシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant