CN103578532B - 存储装置的操作方法与存储器阵列及其操作方法 - Google Patents
存储装置的操作方法与存储器阵列及其操作方法 Download PDFInfo
- Publication number
- CN103578532B CN103578532B CN201210271871.8A CN201210271871A CN103578532B CN 103578532 B CN103578532 B CN 103578532B CN 201210271871 A CN201210271871 A CN 201210271871A CN 103578532 B CN103578532 B CN 103578532B
- Authority
- CN
- China
- Prior art keywords
- storage device
- bias
- reply
- threshold voltage
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种存储装置的操作方法与存储器阵列及其操作方法。存储装置的操作方法包括以下步骤：使存储装置处在设定状态，方法包括提供第一偏压至存储装置；读取存储装置的设定状态，方法包括提供第二偏压至该存储装置；提供回复偏压至存储装置；提供回复偏压的步骤是在提供第一偏压的步骤或提供第二偏压的步骤之后进行。
Description
技术领域
本发明是有关于存储装置及其操作方法，特别是有关于存储器阵列及其操作方法。
背景技术
随着半导体技术的进步，电子元件的微缩能力不断提高，使得电子产品能够在维持固定大小，甚至更小的体积之下，能够拥有更多的功能。而随着信息的处理量愈来愈高，对于大容量、小体积的存储器需求也日益殷切。
目前的可擦写存储器是以晶体管结构配合存储单元作信息的储存，但是此种存储器架构随着制造技术的进步，可微缩性已经达到一个瓶颈。因此先进的存储器架构不断的被提出，例如相变化随机存取存储器(phasechange random access memory，PCRAM)、磁性随机存取存储器(magneticrandom access memory，MRAM)、电阻式随机存取存储器(resistive randomaccess memory，RRAM)、导电桥式随机存取存储器(conductive bridgingRAM，CBRAM)等等。
然而，目前存储装置在操作效率上仍需改进。
发明内容
本发明是有关于一种存储装置的操作方法与存储器阵列及其操作方法，可提升存储装置的操作效率。
本发明提供了一种存储装置的操作方法，方法包括以下步骤：使存储装置处在设定状态，方法包括提供第一偏压至存储装置；读取存储装置的设定状态，方法包括提供第二偏压至该存储装置；提供回复偏压至存储装置；提供回复偏压的步骤是在提供第一偏压的步骤或提供第二偏压的步骤之后进行。
本发明提供了一种存储器阵列的操作方法，方法包括以下步骤：使电性连接在字线与位线之间的双端电极的存储装置处在设定状态，方法包括通过字线与位线提供第一偏压至双端电极的存储装置；读取双端电极的存储装置的设定状态，方法包括通过字线与位线提供第二偏压至双端电极的存储装置；通过字线与位线提供回复偏压至双端电极的存储装置；提供回复偏压的步骤是在提供第一偏压的步骤或提供第二偏压的步骤之后进行。
本发明提供了一种存储器阵列，存储器阵列包括多个存储单元，存储单元各包括第一导线、第二导线与存储装置；存储装置包括第一电极层、第二电极层与固态电解质结构；第一电极层电性连接至第一导线；第二电极层电性连接至第二导线；固态电解质结构邻接在第一电极层与第二电极层之间；第二电极层为移动金属离子的来源；移动金属离子可移动至固态电解质结构中。
下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1为根据一实施例的存储装置的示意图。
图2为根据一实施例的存储装置的示意图。
图3为根据一实施例的存储装置的示意图。
图4为根据一实施例的存储器阵列的示意图。
图5为一实施例中存储装置的电性图。
图6为一比较例中存储装置的电性图。
【主要元件符号说明】
102、202～存储装置；104、204～第一电极层；106、206～第二电极层；108～固态电解质结构；110～第一固态电解质层；112～第二固态电解质层；114～导电桥；216～存储单元；218～第一导线；220～第二导线。
具体实施方式
图1绘示根据一实施例的存储装置102的剖面图。存储装置102包括第一电极层104、第二电极层106与固态电解质结构108。固态电解质结构108包括第一固态电解质层110与第二固态电解质层112。第一固态电解质层110邻接在第一电极层104与第二固态电解质层112之间。第二固态电解质层112邻接在第一固态电解质层110与第二电极层106之间。实施例并不限于使用具有两个固态电解质层的固态电解质结构108。于其他实施例中，固态电解质结构(未显示)可具有单一个固态电解质层。
请参照图1，于实施例中，第一电极层104为不易提供移动金属离子的导体。第二电极层106为移动金属离子的来源，其中移动金属离子可移动至固态电解质结构108中。第一固态电解质层110与第二固态电解质层112可为介电材料。第一固态电解质层110的介电系数可大于第二固态电解质层112的介电系数。第一固态电解质层110对于移动金属离子的可溶性可大于第二固态电解质层112对于移动金属离子的可溶性。第二电极层106对于移动金属离子的可溶性可大于第二固态电解质层112对于移动金属离子的可溶性。举例来说，第一电极层104可包括高导电性材料例如铂(Pt)。第二电极层106可包括含有移动金属的锗锑碲化物(GermaniumAntimony Telluride；GST)的高导电性材料，例如Cu-GST、Au-GST、Zn-GST等等，其中例如Cu、Au、Zn是用作移动金属。第一固态电解质层110可包括氧化铪(Hf-oxide)、氧化锆(Zr-oxide)、或氧化钽(Ta-oxide)。第二固态电解质层112可包括氧化硅、氮化硅、或氮氧化硅。
请参照图1，于一实施例中，存储装置102可具有第一阈值电压Vt1、第二阈值电压Vt2、第三阈值电压Vt3与第四阈值电压Vt4。于实施例中，第一阈值电压Vt1为使存储装置102处在设定状态的阈值电压Vt-set。第二阈值电压Vt2为读取存储装置102的设定状态的阈值电压Vt-read set。第三阈值电压Vt3为使存储装置102处在复位状态的阈值电压Vt-reset。第四阈值电压Vt4为读取存储装置102的复位状态的阈值电压Vt-readreset。于一实施例中，第一阈值电压Vt1、第二阈值电压Vt2与第四阈值电压Vt4具有相同的极性，例如皆为正电压。第三阈值电压Vt3可具有相反的极性，例如负电压。于实施例中，第一阈值电压Vt1的绝对值大于第二阈值电压Vt2的绝对值。这里所指的阈值电压可以第二电极层106相对于第一电极层104作讨论。
请参照图1，于一实施例中，存储装置102为双端电极的存储装置，例如导电桥式随机存取存储器(Conductive Bridging RAM；CBRAM)。实施例的存储装置102可应用混合型离子电子导体(Mixed-ionic-electronic-conduction；MIEC)、双向定限交换(Ovonic ThresholdSwitch，OTS)材料等等。
以下利用图1至图3说明存储装置102的操作方法。这里所指的偏压可以第二电极层106相对于第一电极层104作讨论，举例来说，当第一电极层104接地时，偏压等于施加在第二电极层106的电压。
存储装置102的操作方法包括使存储装置102处在设定状态。
于实施例中，使存储装置102处在设定状态的方法包括提供第一偏压BV1至如图1所示的存储装置102。第一偏压BV1的绝对值是实质上大于、等于用以使存储装置102处在设定状态的第一阈值电压Vt1的绝对值。如此，使得移动金属离子从第二电极层106移动至第二固态电解质层112与第一固态电解质层110，而形成邻接在第一电极层104与第二电极层106之间的导电桥114，如图2所示，因此存储装置102具有电性导通的特性。
使存储装置102处在设定状态的方法可包括在存储装置102具有导电特性之后，停止提供第一偏压BV1至存储装置102，例如使第一偏压BV1为零，或不施加任何电压至第一电极层104与第二电极层106，以使导电桥114中的移动金属离子自发性地移出第二固态电解质层112而断裂，如图3所示，断裂的程度为第二固态电解质层112中实质上不存在移动金属离子，因此存储装置102具有电性阻断的特性。移动金属离子自发性地移出第二固态电解质层112是由于移动金属离子被第一固态电解质层110与第二电极层106吸收所致，其中第一固态电解质层110与第二电极层106对于移动金属离子的可溶性可大于第二固态电解质层112对于移动金属离子的可溶性。
在使存储装置102处在设定状态的步骤中，通过移动金属离子自发性地移出第二固态电解质层112而使导电桥114断裂(图3)，断裂的程度为第二固态电解质层112中实质上不存在移动金属离子，且使存储装置102具有电性阻断的特性并不是非常快速，而是需要花费特定的缓冲时间(relaxation time)，这缓冲时间会影响存储装置102的效率，也可能导致存储器阵列中未选择的存储装置102在缓冲时间内发生漏电流的问题。因此，在实施例中，在提供第一偏压BV1以形成邻接在第一电极层104与第二电极层106之间的导电桥114，且存储装置102具有电性导通的特性(如图2所示)之后，是提供回复偏压Vr1至存储装置102，以加速导电桥114从第二固态电解质层112断裂(如图3)的效率。如此能提升存储装置102的设定效率，也能避免漏电流的问题。于一实施例中，回复偏压Vr1的极性是相反于第一偏压BV1的极性。举例来说，第一偏压BV1为正电压，回复偏压Vr1为负电压。在实施例中，提供回复偏压Vr1的步骤可在停止提供第一偏压BV1的瞬间立即施行，或在停止提供第一偏压BV1后一可接受的时间(小于缓冲时间)内进行。
于实施例中，在使在使存储装置102处在设定状态之后，是读取存储装置102的设定状态。
读取存储装置102的设定状态的方法包括提供第二偏压BV2至存储装置102，以使如图3所示具有电性阻断的特性的存储装置102，其断裂的导电桥114与来自第二电极层106的移动金属离子堆积、连接成如图2所示的邻接在第一电极层104与第二电极层106之间的导电桥114，而变成具有电性导通的特性。于实施例中，第二偏压BV2的绝对值是实质上大于、等于用以读取存储装置102的设定状态的第二阈值电压Vt2的绝对值。于一实施例中，第二偏压BV2的极性是相同于第一偏压BV1的极性，例如为正电压。
读取存储装置102的设定状态的方法可包括在存储装置102具有导电特性之后，停止提供第二偏压BV2至存储装置102，例如使第二偏压BV2为零，或不施加任何电压至第一电极层104与第二电极层106，以使图2所示的导电桥114中的移动金属离子自发性地移出第二固态电解质层112而断裂，如图3所示，断裂的程度为第二固态电解质层112中实质上不存在移动金属离子，因此存储装置102具有电性阻断的特性。移动金属离子自发性地移出第二固态电解质层112是由于移动金属离子被第一固态电解质层110与第二电极层106吸收所致，其中第一固态电解质层110与第二电极层106对于移动金属离子的可溶性可大于第二固态电解质层112对于移动金属离子的可溶性。
在读取存储装置102的设定状态的步骤中，通过移动金属离子自发性地移出第二固态电解质层112而使导电桥114断裂(图3)，断裂的程度为第二固态电解质层112中实质上不存在移动金属离子，且使存储装置102具有电性阻断的特性并不是非常快速，而是需要花费特定的缓冲时间(relaxation time)，这缓冲时间会影响存储装置102的读取效率、读取准确度与读取总量(read through-put)，也可能导致存储器阵列中未选择的存储装置102在缓冲时间内发生漏电流的问题。因此，在实施例中，在提供第二偏压BV2以形成邻接在第一电极层104与第二电极层106之间的导电桥114，且存储装置102具有电性导通的特性(如图2所示)之后，是提供回复偏压Vr2至存储装置102，以加速导电桥114从第二固态电解质层112断裂(如图3)的效率。如此能提升存储装置102的读取效率、读取准确度与读取总量，也能避免漏电流的问题。于一实施例中，回复偏压Vr2的极性是相反于第二偏压BV2的极性。举例来说，第二偏压BV2为正电压，回复偏压Vr2为负电压。在实施例中，提供回复偏压Vr2的步骤可在停止提供第二偏压BV2的瞬间立即施行，或在停止提供第二偏压BV2后一可接受的时间(小于缓冲时间)内进行。
于实施例中，在读取存储装置102的设定状态之后，是使存储装置102处在复位状态。
使存储装置102处在复位状态的方法包括提供第三偏压BV3至存储装置102，以使固态电解质结构108中的移动金属离子实质上全部被吸引回第二电极层106中，而回复存储装置102成如图1所示的情况。于实施例中，第三偏压BV3的极性是相反于第一偏压BV1的极性与第二偏压BV2的极性。举例来说，第三偏压BV3是负电压。第三偏压BV3的绝对值是实质上大于、等于存储装置102的第三阈值电压Vt3的绝对值。于实施例中，回复偏压Vr1、Vr2的极性相同于第三偏压BV3的极性。回复偏压Vr1、Vr2的绝对值小于第三偏压BV3的绝对值。
于实施例中，在使在使存储装置102处在复位状态之后，是读取存储装置102的复位状态。
读取存储装置102的复位状态的方法可包括提供第四偏压BV4至存储装置102，以使如图1所示具有电性阻断的特性的存储装置102，从第二电极层106中移出移动金属离子至固态电解质结构108中，而形成如图2所示的邻接在第一电极层104与第二电极层106之间的导电桥114，转而变成具有电性导通的特性。于实施例中，第四偏压BV4的极性是相反于第三偏压BV3的极性。举例来说，第四偏压BV4为正电压。第四偏压BV4的绝对值是实质上大于、等于存储装置102的第四阈值电压Vt4的绝对值。在一些实施例中，读取存储装置102的复位状态的方法可包括在存储装置102具有导电特性之后，停止提供第四偏压BV4至存储装置102。
实施例的存储装置102的操作方法可应用在各种双端电极的存储装置，例如导电桥式随机存取存储器(Conductive Bridging RAM；CBRAM)、混合型离子电子导体(Mixed-ionic-electronic-conduction；MIEC)、双向定限交换(Ovonic Threshold Switch，OTS)材料等等。
图4绘示根据一实施例的存储器阵列。存储器阵列包括多个存储单元216。存储单元216各包括第一导线218、第二导线220与存储装置202。存储装置202可类似图1所示的存储装置102。于一实施例中，存储装置202为双端电极的存储装置，例如CBRAM。存储装置202的第一电极层204被电性连接至第一导线218。存储装置202的第二电极层206电性连接至第二导线220。第一导线218可为字线与位线其中之一。第二导线220可为字线与位线其中之另一。
请参照图4，存储器阵列的操作方法利用第一导线218与第二导线220施加偏压至存储装置202，以进行如图1至图3说明的设定、复位、读取、施加回复偏压等等的步骤，并感测读取的存储装置202，同时避免漏电流的问题发生在未选择的存储装置202中。
请参照图4，在一实施例中，第一导线218与第二导线220之间只有电性连接存储装置202，因此能实现纯的单一个电阻交叉阵列(pure 1Rcross-point array)，并不需要使用额外的驱动、存取装置。因此，存储器阵列可具有高的元件密度与低的制造成本。
图5为一实施例中存储装置的电性图，其中在第一次正的读取偏压(1stread)与第二次正的读取偏压(2st read)之间有施加负的回复偏压。从图5可发现，即使两次读取偏压施加时间的间隔很短，存储装置在施加第二次读取偏压仍具有临界切换(threshold switching)的特性。
图6为一比较例中存储装置的电性图，其中在第一次正的读取偏压(1stread)与第二次正的读取偏压(2st read)之间并没有施加负的回复偏压。从图6可发现，即使两次读取偏压施加时间的间隔很长，存储装置在施加第二次读取偏压仍不具有临界切换(threshold switching)的特性。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (9)
1.一种存储装置的操作方法，包括：
使一存储装置处在设定状态，方法包括提供一第一偏压至该存储装置；
读取该存储装置的设定状态，方法包括提供一第二偏压至该存储装置；以及
提供一回复偏压至该存储装置，其中提供该回复偏压的步骤是在提供该第一偏压的步骤或提供该第二偏压的步骤之后进行，该回复偏压的极性是相反于该第一偏压的极性与该第二偏压的极性，且该回复偏压仍使该存储装置处在设定状态。
2.根据权利要求1所述的存储装置的操作方法，其中提供该回复偏压的步骤是在提供该第一偏压的步骤与提供该第二偏压的步骤之间进行。
3.根据权利要求1所述的存储装置的操作方法，其中提供该回复偏压的步骤是在提供该第一偏压的步骤与提供该第二偏压的步骤之后进行。
4.根据权利要求1所述的存储装置的操作方法，其中该第一偏压大于、等于用以使该存储装置处在设定状态的一第一阈值电压，该第二偏压大于、等于用以读取该存储装置的设定状态的一第二阈值电压。
5.根据权利要求1所述的存储装置的操作方法，其中该存储装置具有一第一阈值电压与一第二阈值电压，该第一阈值电压与该第二阈值电压具有相同的极性，该第一阈值电压的绝对值不同于该第二阈值电压的绝对值。
6.根据权利要求5所述的存储装置的操作方法，其中该第一阈值电压为使该存储装置处在设定状态的阈值电压，该第二阈值电压为读取该存储装置的设定状态的阈值电压。
7.根据权利要求5所述的存储装置的操作方法，其中该第一阈值电压的绝对值大于该第二阈值电压的绝对值。
8.一种存储器阵列的操作方法，包括：
使电性连接在一字线与一位线之间的一双端电极的存储装置处在设定状态，方法包括通过该字线与该位线提供一第一偏压至该双端电极的存储装置；
读取该双端电极的存储装置的设定状态，方法包括通过该字线与该位线提供一第二偏压至该双端电极的存储装置；以及
通过该字线与该位线提供一回复偏压至该双端电极的存储装置，其中提供该回复偏压的步骤是在提供该第一偏压的步骤或提供该第二偏压的步骤之后进行，该回复偏压的极性是相反于该第一偏压的极性与该第二偏压的极性，且该回复偏压仍使该存储装置处在设定状态。
9.一种存储器阵列，包括多个存储单元，其中该多个存储单元各包括：
一第一导线；
一第二导线；以及
一存储装置，包括：
一第一电极层，电性连接至该第一导线；
一第二电极层，电性连接至该第二导线；以及
一固态电解质结构，邻接在该第一电极层与该第二电极层之间，其中该第二电极层为多个移动金属离子的来源，该多个移动金属离子可移动至该固态电解质结构中；
其中，第一导线为字线与位线其中之一，第二导线为字线与位线其中之另一；在对该存储装置进行操作时，通过该第一导线与该第二导线提供一第一偏压至该存储装置，使电性连接在该第一导线与该第二导线之间的该存储装置处在设定状态；通过该第一导线与该第二导线提供一第二偏压至该存储装置来读取该存储装置的设定状态；通过该第一导线与该第二导线提供一回复偏压至该存储装置，其中提供该回复偏压的步骤是在提供该第一偏压的步骤或提供该第二偏压的步骤之后进行，该回复偏压的极性是相反于该第一偏压的极性与该第二偏压的极性，且该回复偏压仍使该存储装置处在设定状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210271871.8A CN103578532B (zh) | 2012-08-01 | 2012-08-01 | 存储装置的操作方法与存储器阵列及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210271871.8A CN103578532B (zh) | 2012-08-01 | 2012-08-01 | 存储装置的操作方法与存储器阵列及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578532A CN103578532A (zh) | 2014-02-12 |
| CN103578532B true CN103578532B (zh) | 2016-08-10 |
Family
ID=50050150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210271871.8A Active CN103578532B (zh) | 2012-08-01 | 2012-08-01 | 存储装置的操作方法与存储器阵列及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578532B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI285807B (en) * | 2001-11-02 | 2007-08-21 | Sandisk Corp | Memory system having error management for writable tracking storage units and operating method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO20050967L (no) * | 2005-02-23 | 2006-08-24 | Thin Film Electronics Asa | Minneinnretning og fremgangsmater for a drive denne |
| KR100666174B1 (ko) * | 2005-04-27 | 2007-01-09 | 삼성전자주식회사 | 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법 |
| US8531863B2 (en) * | 2005-05-20 | 2013-09-10 | Adesto Technologies Corporation | Method for operating an integrated circuit having a resistivity changing memory cell |
| US7738279B2 (en) * | 2008-06-02 | 2010-06-15 | Qimonda Ag | Integrated circuit and method of operating an integrated circuit |
| US8737111B2 (en) * | 2010-06-18 | 2014-05-27 | Sandisk 3D Llc | Memory cell with resistance-switching layers |
-
2012
- 2012-08-01 CN CN201210271871.8A patent/CN103578532B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI285807B (en) * | 2001-11-02 | 2007-08-21 | Sandisk Corp | Memory system having error management for writable tracking storage units and operating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103578532A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11730069B2 (en) | Memory cell structures | |
| US10608178B2 (en) | Memory cell structures | |
| Jameson et al. | Conductive-bridge memory (CBRAM) with excellent high-temperature retention | |
| Khan et al. | Oxide-based resistive switching-based devices: fabrication, influence parameters and applications | |
| US8716059B2 (en) | Combined conductive plug/conductive line memory arrays and methods of forming the same | |
| US8824188B2 (en) | Operating method for memory device and memory array and operating method for the same | |
| CN103314411A (zh) | 非易失性存储元件的数据写入方法和非易失性存储装置 | |
| JP2020526015A (ja) | 抵抗を有するメモリセル及び抵抗を有するメモリセルの形成 | |
| CN108028060A (zh) | 自对准存储器阵列 | |
| US9000412B2 (en) | Switching device and operating method for the same and memory array | |
| CN103578532B (zh) | 存储装置的操作方法与存储器阵列及其操作方法 | |
| TWI511142B (zh) | 記憶裝置的操作方法與記憶體陣列及其操作方法 | |
| TWI485701B (zh) | 切換裝置及其操作方法與記憶體陣列 | |
| Hongxin et al. | Multi-level lateral phase change memory based on N-doped Sb70Te30 super-lattice like structure | |
| Mazady et al. | Switching transients in memristors | |
| Khan et al. | Oxide-Based Resistive Switching Devices: Fabrication, Influence Parameters and Applications | |
| CN103579498A (zh) | 切换装置及其操作方法与存储器阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |