TWI485701B - 切換裝置及其操作方法與記憶體陣列 - Google Patents

切換裝置及其操作方法與記憶體陣列 Download PDF

Info

Publication number
TWI485701B
TWI485701B TW101127397A TW101127397A TWI485701B TW I485701 B TWI485701 B TW I485701B TW 101127397 A TW101127397 A TW 101127397A TW 101127397 A TW101127397 A TW 101127397A TW I485701 B TWI485701 B TW I485701B
Authority
TW
Taiwan
Prior art keywords
solid electrolyte
electrolyte layer
memory
switching
layer
Prior art date
Application number
TW101127397A
Other languages
English (en)
Other versions
TW201405555A (zh
Inventor
Wei Chih Chien
Feng Ming Lee
Ming Hsiu Lee
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW101127397A priority Critical patent/TWI485701B/zh
Publication of TW201405555A publication Critical patent/TW201405555A/zh
Application granted granted Critical
Publication of TWI485701B publication Critical patent/TWI485701B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

切換裝置及其操作方法與記憶體陣列
本發明係有關於切換裝置及其操作方法，特別係有關於具有切換裝置的記憶體陣列及其操作方法。
隨著半導體技術的進步，電子元件的微縮能力不斷提高，使得電子產品能夠在維持固定大小，甚至更小的體積之下，能夠擁有更多的功能。而隨著資訊的處理量愈來愈高，對於大容量、小體積的記憶體需求也日益殷切。
目前的可讀寫記憶體係以電晶體結構配合記憶單元作資訊的儲存，但是此種記憶體架構隨著製造技術的進步，可微縮性(scalability)已經達到一個瓶頸。因此先進的記憶體架構不斷的被提出，例如相變化隨機存取記憶體(phase change random access memory,PCRAM)、磁性隨機存取記憶體(magnetic random access memory,MRAM)、電阻式隨機存取記憶體(resistive random access memory,RRAM)。其中RRAM具有讀寫速度快、非破壞性讀取、對於極端溫度的耐受性強，並可與現有CMOS(complementary metal oxide semiconductor,CMOS)製程整合等優點，被視為具有能夠取代現今所有儲存媒體潛力的新興記憶體技術。
然而，目前記憶體陣列在操作上仍有漏電流等的問題。
本揭露係有關於一種切換裝置及其操作方法與記憶體陣列。切換裝置能用以控制記憶體陣列中之記憶裝置的開關狀態，能避免漏電流。
提供一種切換裝置。切換裝置包括第一固態電解質層、第二固態電解質層與切換層。切換層鄰接於第一固態電解質層與第二固態電解質層之間。
提供一種記憶體陣列。記憶體陣列包括數個記憶胞。記憶胞各包括切換裝置與記憶裝置。切換裝置包括第一固態電解質層、第二固態電解質層與切換層。切換層鄰接於第一固態電解質層與第二固態電解質層之間。記憶裝置具有數個接觸端。第一固態電解質層與第二固態電解質層其中之一係電性連接於記憶裝置之接觸端至少之一。
提供一種切換裝置的操作方法。切換裝置包括第一固態電解質層、第二固態電解質層與切換層。切換層鄰接於第一固態電解質層與第二固態電解質層之間。操作方法包括以下步驟。施加第一偏壓至切換裝置，以使切換層的性質從電性阻斷轉變成電性導通。施加不同於第一偏壓的第二偏壓至切換裝置，以使切換層的性質從電性導通轉變成電性阻斷。
下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖繪示根據一實施例之切換裝置102的剖面圖。 切換裝置102包括第一固態電解質層104、第二固態電解質層106與切換層108。切換層108鄰接於第一固態電解質層104與第二固態電解質層106之間，並分開第一固態電解質層104與第二固態電解質層106。第一固態電解質層104與第二固態電解質層106的材質可分別包括含有金屬材料的硫屬(chalcogenide)化物，例如含有銅或銀的硫屬化物。於一實施例中，第一固態電解質層104與第二固態電解質層106的材質可分別為碲銅(Te-Cu)合金。然本揭露並不限於此，於其他實施例中，第一固態電解質層104與第二固態電解質層106可分別包括碲銀(Te-Ag)合金、或其他合適的材料。切換層108的材質可包括介電質，例如氧化矽、氮化矽、氮氧化矽、或其他合適的介電材料。
切換裝置102可利用自對準製程來製造，不需要使用額外的光罩，因此製造成本低。
請參照第1圖，切換裝置102在未施加任何偏壓的狀況之下，由介電材料形成的切換層108係具有電性阻斷的性質。於實施例中，切換裝置102係用作電流開關。
第2A圖與第2B圖繪示根據一實施例之切換裝置102的操作方法。如第2A圖所示，於一實施例中，係施加正的切換偏壓(電場)(例如實質上大於0V)至切換裝置102，例如使切換裝置102的第一固態電解質層104接地，並施加正的電壓至切換裝置102的第二固態電解質層106，以使得第二固態電解質層106中之帶正電的金屬離子移動至切換層108中，並累積在第一固態電解質層104與第二固態電解質層106之間而形成鄰接的導電橋110，藉此使切 換層108具有電性導通的特性，換句話說，電流能藉由切換層108中的導電橋110流通在第一固態電解質層104與第二固態電解質層106之間。在第一固態電解質層104與第二固態電解質層106係為碲銅(Te-Cu)合金的示範例中，能移動的金屬離子係為銅離子。
如第2B圖所示，於一實施例中，在移除使切換層108轉變成電性導通之正的切換偏壓，例如不提供電壓至第一固態電解質層104與第二固態電解質層106，或者使第一固態電解質層104與第二固態電解質層106之間的電場為零(例如實質上等於0V)之後，導電橋110中靠近第一固態電解質層104與第二固態電解質層106的金屬離子會被吸引移動至第一固態電解質層104與第二固態電解質層106中，而自動地斷裂於第一固態電解質層104與第二固態電解質層106，因此切換層108的性質轉變成電性阻斷，換句話說，電流無法流通在第一固態電解質層104與第二固態電解質層106之間。
第3A圖與第3B圖繪示根據一實施例之切換裝置102的操作方法。如第3A圖所示，於一實施例中，係施加負的切換偏壓(電場)(例如實質上小於0V)至切換裝置102，例如使切換裝置102的第一固態電解質層104接地，並施加負的電壓至切換裝置102的第二固態電解質層106，以使得第一固態電解質層104中之帶正電的金屬離子移動至切換層108中，並累積在第一固態電解質層104與第二固態電解質層106之間而形成鄰接的導電橋110，藉此使切換層108具有電性導通的特性，換句話說，電流能藉由切 換層108中的導電橋110流通在第一固態電解質層104與第二固態電解質層106之間。在第一固態電解質層104與第二固態電解質層106係為碲銅(Te-Cu)合金的示範例中，能移動的金屬離子係為銅離子。
如第3B圖所示，於一實施例中，在移除使切換層108轉變成電性導通之負的切換偏壓，例如不提供電壓至第一固態電解質層104與第二固態電解質層106，或者使第一固態電解質層104與第二固態電解質層106之間的電場為零(例如實質上等於0V)之後，導電橋110中靠近第一固態電解質層104與第二固態電解質層106的金屬離子會被吸引移動至第一固態電解質層104與第二固態電解質層106中，而自動地斷裂於第一固態電解質層104與第二固態電解質層106，因此切換層108的性質轉變成電性阻斷，換句話說，電流無法流通在第一固態電解質層104與第二固態電解質層106之間。
切換裝置102可電性連接至記憶裝置(未顯示)，以控制開關記憶裝置。舉例來說，切換裝置102係電性串聯記憶裝置。於一實施例中，半導體裝置的操作方法包括程式化、抹除與讀取記憶裝置。在進行程式化、抹除與讀取的過程中，可利用切換裝置102開啟選擇的記憶裝置，同時關閉未選擇的記憶裝置以避免漏電流的途徑。
於一實施例中，係提供正的程式化偏壓Vp至記憶裝置，正的程式化偏壓Vp在電性連接至記憶裝置的切換裝置102中造成正的切換偏壓Vs，使得切換層108具有電性導通的性質，如第2A圖所示。然後，可移除正的程式化 偏壓Vp，使得切換裝置102的切換層108具有電性阻斷的性質，如第2B圖所示，同時，記憶裝置係維持在程式化狀態。接著，可提供正的讀取偏壓Vr以讀取記憶裝置的程式化狀態，其中正的讀取偏壓Vr會在電性連接至記憶裝置的切換裝置102中造成正的切換偏壓Vs，使得切換層108具有電性導通的性質，如第2A圖所示。於實施例中，程式化偏壓Vp、切換偏壓Vs與讀取偏壓Vr的關係可以下式表示：2*Vs>Vp>Vr>Vs
於一實施例中，係提供負的抹除偏壓Ve至記憶裝置，負的抹除偏壓Ve在電性連接至記憶裝置的切換裝置102中造成負的切換偏壓Vs，使得切換層108具有電性導通的性質，如第3A圖所示。然後，可移除負的抹除偏壓Ve，使得切換裝置102的切換層108具有電性阻斷的性質，如第3B圖所示，同時，記憶裝置係維持在抹除狀態。接著，可提供正的讀取偏壓Vr以讀取記憶裝置的抹除狀態，其中正的讀取偏壓Vr會在電性連接至記憶裝置的切換裝置102中造成正的切換偏壓Vs，使得切換層108具有電性導通的性質，如第2A圖所示。於實施例中，抹除偏壓Ve、切換偏壓Vs與讀取偏壓Vr的關係可以下式表示：2*|Vs|>|Ve|>Vr>|Vs|
第4圖繪示根據一實施例之記憶體陣列的示意圖。記憶體陣列係為交叉點陣列(cross-point array)裝置。記憶體陣列包括數個記憶胞112。記憶胞112各包括切換裝置102與記憶裝置114。切換裝置102可與記憶裝置114電性串 聯。切換裝置102可類似於第1圖所示的切換裝置102。請參照第4圖，於一實施例中，記憶裝置114係具有相對的第一接觸端116與第二接觸端118。舉例來說，記憶裝置114的第一接觸端116可電性連接至切換裝置102的第二固態電解質層106(第1圖)，記憶裝置114的第二接觸端118可電性連接至位元線BL，切換裝置102的第一固態電解質層104(第1圖)可電性連接至字元線WL。於實施例中，切換裝置102係用以控制開關記憶裝置114，並可以如第5圖所示的電流開關120所表示。
第6圖繪示根據一實施例之記憶體結構的剖面圖。記憶體結構包括位於第一電極222與第二電極224之間的切換裝置202與記憶裝置214。不同層的切換裝置202與記憶裝置214係藉由介電層226互相分開。切換裝置202可類似於第1圖所示的切換裝置102。第一電極222與第二電極224可包括金屬例如鎢、氮化鈦等等。舉例來說，第一電極222係為上電極，第二電極224係為下電極。於一實施例中，記憶裝置214包括電阻式記憶體，包括氧化鎢(WOx)。舉例來說，記憶體結構可具有側壁結構，例如單一側壁的記憶裝置214。
第7圖繪示根據一實施例之記憶體結構的剖面圖。第7圖所示的記憶體結構與第6圖所示的記憶體結構的差異在於，第一電極322包括第一次電極層328與第二次電極層330。第二次電極層330位於第一次電極層328與切換裝置202之間。第二電極324包括第三次電極層332、第四次電極層334與第五次電極層336。第四次電極層334 位於第三次電極層332與第五次電極層336之間。第一次電極層328與第二次電極層330可使用不同的材料。於一實施例中，舉例來說，第一次電極層328包括鎢，第二次電極層330包括氮化鈦。第三次電極層332、第四次電極層334與第五次電極層336可使用不同的材料。於一實施例中，舉例來說，第四次電極層334包括鎢，第三次電極層332與第五次電極層336包括氮化鈦。記憶裝置314可具有突出部338介於第三次電極層332、第四次電極層334與第五次電極層336之間。
實施例中的切換裝置可應用至可變電阻式記憶體(ReRAM)、可編程金屬化單元(Programmable Metallization Cell；PMC)ReRAM、相變記憶體(Phase Change Memory；PCM)、磁性隨機存取記憶體(Magnetoresistive Random Access Memory；MRAM)例如自旋轉移力矩磁性隨機存取記憶體(Spin Transfer Torque Magnetoresistive Random Access Memory；STT-MRAM)。實施例中的切換裝置可用以實現三維(three dimensional)ReRAM。使用切換裝置可簡單地與雙極(bipolar)ReRAM整合。切換裝置可適用於交叉點陣列(cross-point array)裝置。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102、202‧‧‧切換裝置
104‧‧‧第一固態電解質層
106‧‧‧第二固態電解質層
108‧‧‧切換層
110‧‧‧導電橋
112‧‧‧記憶胞
114、214、314‧‧‧記憶裝置
116‧‧‧第一接觸端
118‧‧‧第二接觸端
120‧‧‧電流開關
222、322‧‧‧第一電極
224、324‧‧‧第二電極
226‧‧‧介電層
328‧‧‧第一次電極層
330‧‧‧第二次電極層
332‧‧‧第三次電極層
334‧‧‧第四次電極層
336‧‧‧第五次電極層
338‧‧‧突出部
BL‧‧‧位元線
WL‧‧‧字元線
第1圖繪示根據一實施例之切換裝置的剖面圖。
第2A圖繪示根據一實施例之切換裝置的剖面圖。
第2B圖繪示根據一實施例之切換裝置的剖面圖。
第3A圖繪示根據一實施例之切換裝置的剖面圖。
第3B圖繪示根據一實施例之切換裝置的剖面圖。
第4圖繪示根據一實施例之記憶體陣列的示意圖。
第5圖繪示根據一實施例之記憶體陣列的示意圖。
第6圖繪示根據一實施例之記憶體結構的剖面圖。
第7圖繪示根據一實施例之記憶體結構的剖面圖。
102‧‧‧切換裝置
104‧‧‧第一固態電解質層
106‧‧‧第二固態電解質層
108‧‧‧切換層
110‧‧‧導電橋

Claims (10)

  1. 一種切換裝置，包括：一第一固態電解質層；一第二固態電解質層；以及一切換層，鄰接於該第一固態電解質層與該第二固態電解質層之間；其中施加一偏壓至該第一固態電解質層或該第二固態電解質層，以使該切換層的性質從電性阻斷轉變成電性導通，且自該第一固態電解質層或該第二固態電解質層移除該偏壓，以使該切換層的性質從電性導通轉變成電性阻斷。
  2. 如申請專利範圍第1項所述之切換裝置，其中該第一固態電解質層與該第二固態電解質層的材質分別包括含有金屬材料的硫屬(chalcogenide)化物，該切換層包括氧化矽、氮化矽或氮氧化矽。
  3. 如申請專利範圍第1項所述之切換裝置，其中該第一固態電解質層與該第二固態電解質層係藉由該切換層互相分開。
  4. 一種記憶體陣列，包括數個記憶胞，其中該些記憶胞各包括：如申請專利範圍第1項至第3項其中之一所述之切換裝置；以及 一記憶裝置，具有數個接觸端，其中該第一固態電解質層與該第二固態電解質層其中之一係電性連接於該記憶裝置之該些接觸端至少之一。
  5. 如申請專利範圍第4項所述之記憶體陣列，其中該記憶裝置具有相對的一第一接觸端與一第二接觸端，該記憶裝置的該第一接觸端係電性連接至該切換裝置的該第二固態電解質層。
  6. 如申請專利範圍第4項所述之記憶體陣列，更包括數個字元線與位元線，其中該切換裝置的該第一固態電解質層係電性連接至該些字元線其中之一，該記憶裝置的該第二接觸端係電性連接至該些位元線其中之一。
  7. 如申請專利範圍第4項所述之記憶體陣列，其中該記憶裝置包括可變電阻式記憶體、可編程金屬化單元可變電阻式記憶體、相變記憶體、或磁性隨機存取記憶體。
  8. 如申請專利範圍第4項所述之記憶體陣列，其中該記憶裝置與該切換裝置係電性串聯。
  9. 如申請專利範圍第4項所述之記憶體陣列，其中該切換裝置係用作電流開關。
  10. 一種切換裝置的操作方法，包括： 施加一偏壓至如申請專利範圍第1項至第3項其中之一所述之切換裝置，以使該切換層的性質從電性阻斷轉變成電性導通；以及自該切換裝置移除該偏壓，以使該切換層的性質從電性導通轉變成電性阻斷。
TW101127397A 2012-07-30 2012-07-30 切換裝置及其操作方法與記憶體陣列 TWI485701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101127397A TWI485701B (zh) 2012-07-30 2012-07-30 切換裝置及其操作方法與記憶體陣列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101127397A TWI485701B (zh) 2012-07-30 2012-07-30 切換裝置及其操作方法與記憶體陣列

Publications (2)

Publication Number Publication Date
TW201405555A TW201405555A (zh) 2014-02-01
TWI485701B true TWI485701B (zh) 2015-05-21

Family

ID=50550091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127397A TWI485701B (zh) 2012-07-30 2012-07-30 切換裝置及其操作方法與記憶體陣列

Country Status (1)

Country Link
TW (1) TWI485701B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493549B (zh) * 2013-03-05 2015-07-21 Nat Univ Tsing Hua 電阻式隨機存取記憶體

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140232A1 (en) * 2007-11-30 2009-06-04 Klaus-Dieter Ufert Resistive Memory Element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140232A1 (en) * 2007-11-30 2009-06-04 Klaus-Dieter Ufert Resistive Memory Element

Also Published As

Publication number Publication date
TW201405555A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
US9543009B2 (en) Multiple layer forming scheme for vertical cross point reram
US9768234B2 (en) Resistive memory architecture and devices
KR101726460B1 (ko) 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이
TWI464871B (zh) 具有電阻存取元件之非揮發性記憶體
US9362498B2 (en) Method of forming a memory and method of forming a memory array
US9472758B2 (en) High endurance non-volatile storage
TWI515935B (zh) 開關裝置結構及方法
US8824188B2 (en) Operating method for memory device and memory array and operating method for the same
KR20120013971A (ko) 수직의 비트 라인들 및 단면 워드 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
US10453896B1 (en) 4F2 resistive non-volatile memory formed in a NAND architecture
US9627009B2 (en) Interleaved grouped word lines for three dimensional non-volatile storage
US20190272874A1 (en) Memory device, method of forming the same, method for controlling the same and memory array
US20240274189A1 (en) Semiconductor memory devices with differential threshold voltages
US9000412B2 (en) Switching device and operating method for the same and memory array
TWI485701B (zh) 切換裝置及其操作方法與記憶體陣列
CN103579498A (zh) 切换装置及其操作方法与存储器阵列
TW201405564A (zh) 記憶裝置的操作方法與記憶體陣列及其操作方法
Lee Fabrication and Characterization of Nanoscale Resistance Change Memory
TW200838002A (en) Damascene phase change RAM and manufacturing method