TWI493549B - 電阻式隨機存取記憶體 - Google Patents

電阻式隨機存取記憶體 Download PDF

Info

Publication number
TWI493549B
TWI493549B TW102107592A TW102107592A TWI493549B TW I493549 B TWI493549 B TW I493549B TW 102107592 A TW102107592 A TW 102107592A TW 102107592 A TW102107592 A TW 102107592A TW I493549 B TWI493549 B TW I493549B
Authority
TW
Taiwan
Prior art keywords
conversion layer
random access
resistive random
access memory
layer
Prior art date
Application number
TW102107592A
Other languages
English (en)
Other versions
TW201435875A (zh
Inventor
Yu Lun Chueh
Chung Nan Peng
Wen Chun Yen
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW102107592A priority Critical patent/TWI493549B/zh
Priority to US14/197,697 priority patent/US20140252296A1/en
Publication of TW201435875A publication Critical patent/TW201435875A/zh
Application granted granted Critical
Publication of TWI493549B publication Critical patent/TWI493549B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

電阻式隨機存取記憶體
本發明係關於一種電阻式隨機存取記憶體,尤指一種利用燈絲路徑控制層控制燈絲路徑之電阻式隨機存取記憶體。
隨著移動通訊裝置的快速發展及需求,基於低耗能的考量,為維持開機與關機狀態下仍能保持資訊記憶的狀態,非揮發性記憶體便成了上述設備必要元件之一,其中,電阻式隨機存取記憶體(Resistance random-access memory,RRAM)又因其結構簡單,且便於與其他電子設備整合,為近年來研究進展最為迅速之非揮發性記憶體。
電阻式隨機存取記憶體之基本結構一般包括頂電極(top electrode)、底電極(bottom electrode)、以及夾置於該頂電極及該底電極間之電阻轉換層。透過於設置於電阻轉換層兩側之頂電極與底電極施加一操作電壓,可在該電阻轉換層中形成一燈絲路徑(filament path),或者先前產生之燈絲路徑可根據所施加之操作電壓而消失。該燈絲路 徑係以作為一電流路徑,使得該電阻式隨機存取記憶體具有一低電阻之設定(set)模式以及一高電阻之重置(reset)模式,來達到資訊存取之目的。目前,大部分關於電阻式隨機存取記憶體之研究都著重在於電阻轉換層材料。然而,基於電阻式隨機存取記憶體之電阻層形成燈絲路徑(filament path)的機制,於多次操作之後,所形成之燈絲路徑(filament path)有非常粗大,或難以控制其生成位置等缺點,進而導致電阻式隨機存取記憶體有不穩定的情形發生。
是以,發展一電阻式隨機存取記憶體,其燈絲路徑之位置及尺寸能受到精確控制,進而使得電阻式隨機存取記憶體能於操作過程中維持穩定,對於提升相關產業技術實有其所需。
本發明之主要目的係在提供一種電阻式隨機存取記憶體,俾能透過精確控制形成於電阻轉換層中之燈絲路徑之尺寸及位置,進而使得所製備之電阻式隨機存取記憶體能夠於操作過程中維持其電壓-電流之穩定。
為達成上述目的,本發明係提供一種電阻式隨機存取記憶體,包括:一底電極;一電阻轉換層,其設置於該底電極上,該電阻轉換層包括一第一轉換層、一第二轉換層、以及一燈絲路徑控制層,其中,該第一轉換層夾置於該底電極及該燈絲路徑控制層之間,該燈絲路徑控制層夾置於該第一轉換層及該第二轉換層之間;以及一頂電 極,設置於該第二轉換層上;其中,該燈絲路徑控制層包括一個或複數個微孔。當施加一操作電壓於該底電極以及該頂電極時,一燈絲路徑可形成於該電阻轉換層中,該燈絲路徑控制層可透過其所包含之一個或複數個微孔精確控制燈絲路徑之形成位置及其尺寸,進而使得所製備之電阻式隨機存取記憶體能夠於操作過程中維持其電壓-電流之穩定。
於上述本發明之電阻式隨機存取記憶體中,該燈絲路徑控制層之材質並無特別限制,只要可精確控制形成於電阻轉換層中之燈絲路徑之形成位置及其尺寸即可。舉例而言,於本發明之一態樣中,該燈絲路徑控制層可由單層或多層石墨烯所組成,從而達到精確控制形成於電阻轉換層中之燈絲路徑之形成位置及其尺寸。此外,只要能有效控制形成於電阻轉換層中之燈絲路徑之形成位置及其尺寸,本發明亦不特別限制該燈絲路徑控制層之厚度。舉例而言,於本發明之一態樣中,該燈絲路徑控制層之厚度可為1奈米至10奈米。較佳地,於本發明之一具體態樣中,該燈絲路徑控制層之厚度可為5奈米至10奈米。再者,只要能有效控制形成於電阻轉換層中之燈絲路徑之形成位置及其尺寸,本發明亦不特別限制微孔之孔徑大小。舉例而言,於本發明之一態樣中,微孔之孔徑可為0.1微米至10微米。較佳地,於本發明之一具體態樣中,微孔之孔徑可為1微米至10微米。
於上述本發明之電阻式隨機存取記憶體中,各 種習知可作為電阻式隨機存取記憶體電阻切換層之材料皆可使用作為該第一轉換層以及該第二轉換層材料,本發明並不特別限制,例如,介電材料、鐵電材料、鐵磁材料、或半導體材料。更詳細地說,可作為電阻式隨機存取記憶體電阻切換層之材料例子包括:(1)二元過渡金屬氧化物(binary transition metal oxide),如:氧化鈦(TiOx )、氧化釩(VOx )、氧化鉻(CrOx )、氧化錳(MnOx )、氧化鐵(FeOx )、氧化鈷(CoOx )、氧化鎳(NiO)、及氧化銅(CuOx )等;(2)鈣鈦礦型複合過渡金屬氧化物(perovskite-type complex transition metal oxide),如:鈦酸鍶(strontium titanate,SrTiO3 )、鋯酸鍶(strontium zirconate,SrZrO3 )、鈦酸鉛(lead titanate,PbTiO3 )、及鐠鈣錳氧化物(praseodymium calcium manganite,PCMO)等;(3)高介電常數氧化物,如:三氧化二鋁(Al2 O3 )、陽極氧化鋁(anodic aluminium oxide,AAO)、氧化鉿(HfO2 )、及三氧化二釓(Gd2 O3 )等;(4)硫屬金屬化合物(chalcogenides),如:GaV4 S8 等;(5)半導體材料,如:二氧化矽(SiO2 )等;(6)碳基材料,如:氧化石墨烯,但本發明並不僅限於此。於本發明之一態樣中,該第一轉換層以及該第二轉換層可各自獨立為二氧化矽(SiO2 )、二氧化鈦(TiO2 )、二氧化釩(VO2 )、三氧化二鉻(Cr2 O3 )、氧化錳、氧化鐵、氧化鈷、氧化鎳(NiO)、及氧化銅、鈦酸鍶(SrTiO3 )、鋯酸鍶(SrZrO3 )、鈦酸鉛(PbTiO3 )、鐠鈣錳氧化物(PCMO)、氧化鋁(AlOx )、氧化鉿(HfOx )、三氧化二釓(Gd2 O3 )、或其組合。此外,於上述本發明之電阻式隨機存取記憶體中,該第一 轉換層及該第二轉換層可為由相同或不同之材料組成,舉例而言,於本發明之一具體態樣中,該第一轉換層及該第二轉換層可為二氧化矽。
再者,只要能於操作過程中維持電阻式隨機存取記憶體之訊號穩定,本發明並不特別限制該第一轉換層及該第二轉換層之厚度。舉例而言,於本發明之一態樣中,該第一轉換層之厚度可為25微米至100微米,而該第二轉換層之厚度亦可為25微米至100微米。較佳地,於本發明之一具體態樣中,該第一轉換層之厚度可為50微米至100微米,且該第二轉換層之厚度亦可為50微米至100微米。換言之,本發明可透過調整該第一轉換層及該第二轉換層之厚度,調整該燈絲路徑控制層於該電阻轉換層之位置,進而最佳化所製備之電阻式隨機存取記憶體之電流-電壓穩定度。
於上述本發明之電阻式隨機存取記憶體中,本發明並不特別限制該底電極以及該頂電極之材料,各種習知可作為電阻式隨機存取記憶體之電極材料皆可使用。舉例而言,於本發明之一態樣中,該底電極及該頂電極可各自獨立為由鉑(Pt)、鈦(Ti)、金(Au)、銅(Cu)、鋁(Al)、銣(Ru)、銀(Ag)、鉭(Ta)、其氮化物、或其合金所組成。較佳地,於本發明之一具體態樣中,該底電極及該頂電極可各自獨立為由鉑或銀所組成。
此外,本發明亦不特別限制該底電極及該頂電極之形狀,各種形狀皆可使用,例如:矩形、方形、或圓 形等。舉例而言,於本發明之一態樣中,該底電極可為矩形,而該頂電極可為圓形。類似地,本發明亦不特別限制該底電極及該頂電極之尺寸。舉例而言,於本發明之一態樣中,該底電極接觸該第一轉換層之面積可大於該頂電極接觸該第二轉換層之面積;於本發明之另一態樣中,該底電極接觸該第一轉換層之面積則等於該頂電極接觸該第二轉換層之面積,但本發明並不僅限於此。
據此,相較於習知技術所製備之電阻式隨機存取記憶體,藉由設置於電阻轉換層中之燈絲路徑控制層限制形成於電阻轉換層中之燈絲路徑之位置及尺寸,本發明所製備之電阻式隨機存取記憶體可獲得較佳之電壓-電流穩定度,且於多次循環操作後,仍能維持其高低電阻間之差異。
本發明之另一目的係在提供一種記憶體陣列,俾能透過應用上述本發明之電阻式隨機存取記憶體之技術特徵,使得所製備之記憶體陣列能夠於操作過程中維持其電壓-電流之穩定。
為達成上述目的,本發明係提供一種記憶體陣列,其包含一基板以及複數個如上述之電阻式隨機存取記憶體,其中,該些電阻式隨機存取記憶體設置於該基板上。該些電阻式隨機存取記憶體可由複數個底電極以及複數個頂電極夾置複數個電阻轉換層所組成,並且形成一交叉開關結構之記憶體陣列。
更詳細地說,於上述本發明之記憶體陣列中, 該些電阻轉換層包括一第一轉換層、一第二轉換層、以及一燈絲路徑控制層,其中,該第一轉換層夾置於該底電極及該燈絲路徑控制層之間,該燈絲路徑控制層夾置於該第一轉換層及該第二轉換層之間;其中,該燈絲路徑控制層包括一個或複數個微孔。因此,當施加一操作電壓於該底電極以及該頂電極時,一燈絲路徑可形成於該電阻轉換層中,該燈絲路徑控制層可透過其所包含之一個或複數個微孔精確控制燈絲路徑之形成位置及其尺寸,進而使得所製備之記憶體陣列能夠於操作過程中維持其電壓-電流之穩定。
於上述本發明之記憶體陣列中,各種材料皆可用於製作該基板,本發明並不特別限制。舉例而言,於本發明之一態樣中,該基板可為塑膠基板、金屬基板、陶瓷基板、或其組合。較佳地,該基板可為塑膠基板、鋁基板、玻璃基板、或矽基板,但本發明並不侷限於此。於本發明之一具體態樣中,該基板可為塑膠基板,因此所製備之記憶體陣列可為一可撓式記憶體陣列。
據此,應用上述本發明電阻式隨機存取記憶體之技術,所製備之記憶體陣列亦可獲得較佳之電壓-電流穩定度,且於多次循環操作後,仍能維持其高低電阻間之差異。
1,2‧‧‧電阻式隨機存取記憶體
10,20‧‧‧基板
11‧‧‧絕緣層
12‧‧‧黏著層
13,23‧‧‧底電極
14,24‧‧‧電阻轉換層
141,241‧‧‧第一轉換層
142,242‧‧‧燈絲路徑控制層
143,243‧‧‧第二轉換層
1421‧‧‧微孔
15,25‧‧‧頂電極
200‧‧‧記憶體陣列
圖1A至1G係本發明實施例1之電阻式隨機存取記憶體 之製備流程示意圖。
圖2A至2D係本發明實施例1之電阻式隨機存取記憶體之顯微鏡結果圖。
圖3係本發明實施例1之電阻式隨機存取記憶體之拉曼光譜圖。
圖4A係本發明實施例1之電阻式隨機存取記憶體之電流對電壓之曲線圖。
圖4B係本發明實施例1之電阻式隨機存取記憶體之高低電阻態分布曲線圖。
圖5係本發明實施例2之記憶體陣列之結構示意圖。
圖6A係本發明實施例2之記憶體陣列於撓曲前之電流對電壓之曲線圖。
圖6B係本發明實施例2之記憶體陣列於撓曲前之高低電阻態分布曲線圖。
圖7A係本發明實施例2之記憶體陣列於撓曲後之電流對電壓之曲線圖。
圖7B係本發明實施例2之記憶體陣列於撓曲後之高低電阻態分布曲線圖。
圖8A係比較例1之電阻式隨機存取記憶體之電流對電壓之曲線圖。
圖8B係比較例1之電阻式隨機存取記憶體之高低電阻態分布曲線圖。
圖9A係比較例2之電阻式隨機存取記憶體之電流對電壓之曲線圖。
圖9B係比較例2之電阻式隨機存取記憶體之高低電阻態分布曲線圖。
《石墨烯之製備》 準備例
首先,準備一張銅箔,並以丙酮及去離子水依序清洗該銅箔,以去除銅箔表面之油汙及灰塵。接著,在氬氣/氫氣流速比為200/10 sccm保護下,於1000℃下將該銅箔退火30分鐘兩次。接著,於溫度1000℃及壓力0.6 torr下,通入流速為20 sccm之甲烷,反應30分鐘,以於銅箔表面形成一石墨烯層。接著,將溫度降低至180℃維持1分鐘。最後,通入流速100sccm之氧氣以於該石墨烯層中形成微孔。
《電阻式隨機存取記憶體之製備》 實施例1
請參考圖1A至1G,係本發明實施例1之電阻式隨機存取記憶體之製備流程示意圖。首先,請參考圖1A,提供一基板10,該基板10之組成為矽。接著,如圖1B所示,於該基板10表面,形成厚度1微米之二氧化矽作為一絕緣層11。請參考圖1C,依序形成一黏著層12以及一底電極13於該絕緣層11上,其中,該黏著層12係用以增加該底電極13與該絕緣層11間之附著力。於此實施例1中, 該黏著層12以及該底電極13係各自獨立以射頻濺鍍法形成於該絕緣層11上,且該黏著層12係厚度40奈米之鈦,該底電極係為鉑。請繼續參考圖1D,係利用電子束蒸鍍法形成一第一轉換層141於該底電極13上,其中,該第一轉換層141係為厚度50微米之二氧化矽。接著,請參考圖1E,形成一燈絲路徑控制層142於該第一轉換層141上,其中,該燈絲路徑控制層142係包括一個或複數個微孔1421。於此實施例1中,該燈絲路徑控制層142係為上述準備例所製備之石墨烯層,且該石墨烯層係藉由一聚甲基丙烯酸甲酯膜從銅箔表面轉移至該第一轉換層141上。接著,如圖1F所示,再透過電子束蒸鍍法形成一第二轉換層143於該燈絲路徑控制層142上,其中,該第二轉換層143係為厚度50微米之二氧化矽。最後,如圖1G所示,利用電子束蒸鍍法形成一頂電極15於該第二轉換層143上,其中,該頂電極15係為銀。於此實施例1中,該頂電極15接觸該第二轉換層143之面積係小於該底電極13接觸該第一轉換層141之面積。
據此,如圖1A至1G所示,即可於該基板10上製備完成此實施例1之電阻式隨機存取記憶體1,該電阻式隨機存取記憶體1包括:一底電極13;一電阻轉換層14,其設置於該底電極13上,該電阻轉換層14包括一第一轉換層141、一第二轉換層143、以及一燈絲路徑控制層142,其中,該第一轉換層141夾置於該底電極13及該燈絲路徑控制層142之間,該燈絲路徑控制層142夾置於該第一轉換 層141及該第二轉換層143之間;以及一頂電極15,設置於該第二轉換層143上;其中,該燈絲路徑控制層142包括一個或複數個微孔1421。於此實施例1中,該底電極13係為鉑,該頂電極15係為銀,該第一轉換層141及該第二轉換層143係為二氧化矽,該燈絲路徑控制層142係為石墨烯層。
請繼續參考圖2A至2D,係為此實施例1所製備之電阻式隨機存取記憶體1之穿隧式顯微鏡結果圖。請參考圖2A,於作為第一轉換層141及第二轉換層143之二氧化矽間確實一燈絲路徑控制層142。請一併參考圖2B,係為圖2A中A部分之放大圖,其晶格間距為0.33奈米,顯示其確為作為燈絲路徑控制層142之石墨烯層,並且經計算後,該石墨烯層係包括20層之石墨烯(厚度約為6.6奈米)。接著,請參考圖2C,係為此實施例1之電阻式隨機存取記憶體1經操作後,於電阻轉換層14中形成之燈絲路徑之分布情形。於此實施例1中,基於電化學金屬化機制(electrochemical metallization(ECM)mechanism),燈絲路徑係為由頂電極15所解離之銀所組成,並且由於所形成之燈絲路徑僅能由微孔通過該石墨烯層,顯示作為燈絲路徑控制層之石墨烯層確實能控制所形成之燈絲路徑之尺寸及位置。請一併參考圖2D,係為圖2C中B部分之放大圖,其晶格間距為0.27奈米,顯示其為由銀所形成之燈絲路徑。 請一併參考表1,為圖2A至2D之位置①至③之元素分析結果。如表1所示,位置①之元素分析結果顯示其僅含矽/ 氧比約為1/2之元素,表示於操作前,第一轉換層僅含有二氧化矽;位置②之元素分析結果顯示有約76%之銀,顯示經操作後,於電阻轉換層中已形成由銀所組成之燈絲路徑;位置③所含之元素比例結果顯示該位置雖鄰近燈絲路徑,但因石墨烯層可控制燈絲路徑形成之位置及尺寸,是以,位置③幾乎不含有銀,主要成分仍為二氧化矽。
據此,由上述圖2A至2D以及表1之結果可確定實施例1所製備之電阻式隨機存取記憶體1確實能藉由作為燈絲路徑控制層142之石墨烯層控制形成於電阻轉換層14中之燈絲路徑之尺寸及位置。
接著,請參考圖3,係此實施例1之電阻式隨機存取記憶體1之拉曼光譜圖。如圖3所示,綠色部分表示作為燈絲路徑控制層142之石墨烯層於1570 cm-1 之特徵吸收峰(G band peak)之分布,是以,由此結果可知作為燈絲路徑控制層142之石墨烯層所包括之微孔1421,其孔徑約為1微米。
請繼續參考圖4A,係此實施例1之電阻式隨 機存取記憶體1之電流對電壓之曲線圖,顯示該電阻式隨機存取記憶體1於100次循環操作後仍能維持其電流對電壓之穩定性。請一併參考圖4B,係此實施例1之電阻式隨機存取記憶體1之高低電阻態分布曲線圖,顯示該電阻式隨機存取記憶體1於100次循環操作中,仍能維持其高低電阻態之穩定性。
實施例2
請參考圖5,係此實施例2之記憶體陣列200之結構示意圖。該記憶體陣列200係為一交叉結構(crossbar structure)之記憶體陣列,其包括一基板20以及複數個設置於該基板20上之電阻式隨機存取記憶體2,其中,該些電阻式隨機存取記憶體2係以複數個底電極23以及複數個頂電極25夾置複數個電阻轉換層24而形成,該些電阻轉換層24係包括第一轉換層241、第二轉換層243、以及燈絲路徑控制層242,其中,第一轉換層241夾置於底電極23與燈絲路徑控制層242之間,。燈絲路徑控制層242夾置於第一轉換層241及第二轉換層243之間,且燈絲路徑控制層242包括一個或複數個微孔。於此實施例2中,該基板係為一塑膠基板,該些底電極23係為鉑,該些頂電極25係為銀,第一轉換層241及第二轉換層243係為二氧化矽,且燈絲路徑控制層242亦為由上述準備例所製備之石墨烯層。由於基板為一塑膠基板,所製備之記憶體陣列200為一可撓式記憶體陣列。
請參考圖6A,係為實施例2之記憶體陣列200於撓曲前之電流對電壓之曲線圖,顯示該記憶體陣列200於100次循環操作後仍能維持其電流對電壓之穩定性。請一併參考圖6B,係此實施例2之記憶體陣列200於撓曲前之高低電阻態分布曲線圖,顯示該記憶體陣列200於100次循環操作下,仍能維持其高低電阻態之穩定性。
請繼續參考圖7A,係為實施例2之記憶體陣列200於撓曲後之電流對電壓之曲線圖,顯示該記憶體陣列200在曲率為1cm-1 的情況下,於100次循環操作後仍能維持其電流對電壓之穩定性。請一併參考圖7B,係此實施例2之記憶體陣列200於撓曲後之高低電阻態分布曲線圖,顯示該記憶體陣列200在曲率為1cm-1 的情況下,於100次循環操作下,仍能維持其高低電阻態之穩定性。
比較例1
比較例1之電阻式隨機存取記憶體與實施例1大致類似,其差異僅在於電阻轉換層僅具有第一轉換層及第二轉換層,而不包括燈絲路徑控制層。據此,比較例1即可製備出不具有燈絲路徑控制層之電阻式隨機存取記憶體。
請參考圖8A,係此比較例1之電阻式隨機存取記憶體之電流對電壓之曲線圖,顯示於20次循環操作後,該電阻式隨機存取記憶體之電流對電壓便呈現不穩定之狀態。請一併參考圖8B,係此比較例1之電阻式隨機存 取記憶體之高低電阻態分布曲線圖,顯示該電阻式隨機存取記憶體於超過15次循環操作後,其高低電阻態便呈現不穩定狀態,無法有顯著區別其高低電阻態。
比較例2
比較例2之電阻式隨機存取記憶體與實施例1大致類似,其差異僅在於電阻轉換層係為厚度為100奈米之二氧化矽,且其不具有燈絲路徑控制層。據此,比較例2亦可製備出不具有燈絲路徑控制層之電阻式隨機存取記憶體。
請參考圖9A,係此比較例2之電阻式隨機存取記憶體之電流對電壓之曲線圖。相較於比較例1之電阻式隨機存取記憶體,比較例2之電阻式隨機存取記憶體於循環操作100次後,其電流對電壓仍相對穩定。然而,請一併參考圖9B,係此比較例2之電阻式隨機存取記憶體之高低電阻態分布曲線圖,顯示該電阻式隨機存取記憶體於100次循環操作後,其高低電阻態有不穩定之趨勢。再者,相較於實施例1之電阻式隨機存取記憶體之高低電阻態分布曲線而言,比較例2之高低電阻態相對不穩定,且高低電阻間之差異亦小於實施例1之高低電阻間差異。
是以,根據上述實施例1及比較例1、2之測試結果,相較於習知電阻式隨機存取記憶體,由於本發明所製備之電阻式隨機存取記憶體具有燈絲路徑控制層,於多次循環操作後,其仍能維持電流對電壓以及高低電阻態 之穩定性,並且維持明顯之高低電阻間差異。此外,根據實施例2之測試結果,本發明之電阻式隨機存取記憶體亦相當適合製備可撓性記憶體陣列。
上述實施例僅係為了方便說明而舉例而已,本發明所主張之權利範圍自應以申請專利範圍所述為準,而非僅限於上述實施例。
1‧‧‧電阻式隨機存取記憶體
10‧‧‧基板
11‧‧‧絕緣層
12‧‧‧黏著層
13‧‧‧底電極
14‧‧‧電阻轉換層
141‧‧‧第一轉換層
142‧‧‧燈絲路徑控制層
143‧‧‧第二轉換層
15‧‧‧頂電極

Claims (9)

  1. 一種電阻式隨機存取記憶體,包括:一底電極;一電阻轉換層,其係設置於該底電極上,該電阻轉換層係包括一第一轉換層、一第二轉換層、以及一燈絲路徑控制層,其中,該第一轉換層係夾置於該底電極及該燈絲路徑控制層之間,該燈絲路徑控制層係夾置於該第一轉換層及該第二轉換層之間;以及一頂電極,係設置於該第二轉換層上;其中,該燈絲路徑控制層係包括一個或複數個微孔,且該微孔之孔徑係為1微米至10微米。
  2. 如申請專利範圍第1項所述之電阻式隨機存取記憶體,其中,該燈絲路徑控制層係由單層或多層石墨烯所組成。
  3. 如申請專利範圍第1項所述之電阻式隨機存取記憶體,其中,該燈絲路徑控制層之厚度係為1奈米至10奈米。
  4. 如申請專利範圍第1項所述之電阻式隨機存取記憶體,其中,該第一轉換層以及該第二轉換層係各自獨立為二氧化矽、二氧化鈦、二氧化釩、三氧化二鉻、氧化錳、氧化鐵、氧化鈷、氧化鎳、及氧化銅、鈦酸鍶、鋯酸鍶、鈦酸鉛、鐠鈣錳氧化物、氧化鋁、氧化鉿、三氧化二釓、或其組合。
  5. 如申請專利範圍第4項所述之電阻式隨機存取記憶體,其中,該第一轉換層及該第二轉換層係為二氧化矽。
  6. 如申請專利範圍第1項所述之電阻式隨機存取記憶體,其中,該第一轉換層之厚度係為25奈米至100奈米,且該第二轉換層之厚度係為25奈米至100奈米。
  7. 如申請專利範圍第1項所述之電阻式隨機存取記憶體,其中,該底電極接觸該第一轉換層之面積係大於該頂電極接觸該第二轉換層之面積;或者,該底電極接觸該第一轉換層之面積係等於該頂電極接觸該第二轉換層之面積。
  8. 一種記憶體陣列,其係包含一基板以及複數個如申請專利範圍第1至7項所述之電阻式隨機存取記憶體,其中,該些電阻式隨機存取記憶體係設置於該基板上。
  9. 如申請專利範圍第8項所述之記憶體陣列,其中,基板係為塑膠基板、鋁基板、或其組合。
TW102107592A 2013-03-05 2013-03-05 電阻式隨機存取記憶體 TWI493549B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102107592A TWI493549B (zh) 2013-03-05 2013-03-05 電阻式隨機存取記憶體
US14/197,697 US20140252296A1 (en) 2013-03-05 2014-03-05 Resistive random-access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102107592A TWI493549B (zh) 2013-03-05 2013-03-05 電阻式隨機存取記憶體

Publications (2)

Publication Number Publication Date
TW201435875A TW201435875A (zh) 2014-09-16
TWI493549B true TWI493549B (zh) 2015-07-21

Family

ID=51486712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107592A TWI493549B (zh) 2013-03-05 2013-03-05 電阻式隨機存取記憶體

Country Status (2)

Country Link
US (1) US20140252296A1 (zh)
TW (1) TWI493549B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
WO2018140539A1 (en) 2017-01-26 2018-08-02 Hrl Laboratories, Llc A scalable, stackable, and beol-process compatible integrated neuron circuit
US10297751B2 (en) * 2017-01-26 2019-05-21 Hrl Laboratories, Llc Low-voltage threshold switch devices with current-controlled negative differential resistance based on electroformed vanadium oxide layer
WO2018157279A1 (zh) * 2017-02-28 2018-09-07 中国科学院微电子研究所 导电桥半导体器件及其制备方法
US11861488B1 (en) 2017-06-09 2024-01-02 Hrl Laboratories, Llc Scalable excitatory and inhibitory neuron circuitry based on vanadium dioxide relaxation oscillators
CN110783457B (zh) * 2019-10-25 2021-10-15 兰州大学 一种改善阻变存储器一致性的方法及其阻变存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250678A1 (en) * 2007-03-29 2009-10-08 Koichi Osano Nonvolatile memory apparatus, nonvolatile memory element, and nonvolatile element array
US20100221896A1 (en) * 2008-05-28 2010-09-02 Regino Sandoval Electrical Device with Improved Electrode Surface
US20110084240A1 (en) * 2009-10-13 2011-04-14 Carl Schell Variable Resistance Materials with Superior Data Retention Characteristics
US20120126195A1 (en) * 2004-01-13 2012-05-24 Board Of Regents, University Of Houston Two terminal multi-layer thin film resistance switching device with a diffusion barrier and methods thereof
US20120153249A1 (en) * 2010-06-18 2012-06-21 Sandisk 3D Llc Composition of Memory Cell With Resistance-Switching Layers
EP2490012A1 (en) * 2011-02-16 2012-08-22 Stichting IMEC Nederland Sensor and method for sensing of at least one analyte comprising using such sensor
TW201405555A (zh) * 2012-07-30 2014-02-01 Macronix Int Co Ltd 切換裝置及其操作方法與記憶體陣列

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885434B1 (ko) * 2007-10-12 2009-02-24 연세대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
US7859887B2 (en) * 2008-04-11 2010-12-28 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US7915637B2 (en) * 2008-11-19 2011-03-29 Nantero, Inc. Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same
US20120213986A1 (en) * 2009-08-17 2012-08-23 Carnegie Mellon University Procedures for development of specific capacitance in carbon structures
JP2011129737A (ja) * 2009-12-18 2011-06-30 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
TWI476971B (zh) * 2009-12-30 2015-03-11 Ind Tech Res Inst 共晶型記憶體
US8546785B2 (en) * 2010-03-31 2013-10-01 Hewlett-Packard Development Company, L.P. Memristive device
KR101096203B1 (ko) * 2010-04-08 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8456902B2 (en) * 2010-04-27 2013-06-04 The University Corporation Inc. at California State University Northridge Graphene-based switching elements using a diamond-shaped nano-patch and interconnecting nano-ribbons
JP2012004242A (ja) * 2010-06-15 2012-01-05 Toshiba Corp 不揮発性記憶装置
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8693233B2 (en) * 2010-06-18 2014-04-08 Sandisk 3D Llc Re-writable resistance-switching memory with balanced series stack
US8395927B2 (en) * 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers including breakdown layer
US8632633B2 (en) * 2010-08-25 2014-01-21 Raytheon Company In-situ growth of engineered defects in graphene by epitaxial reproduction
EP2628158A1 (en) * 2010-10-11 2013-08-21 Clean Energy Labs, LLC Non-volatile graphene-drum memory chip
US8767441B2 (en) * 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
JP2012169563A (ja) * 2011-02-16 2012-09-06 Toshiba Corp 記憶装置及びその製造方法
US8699259B2 (en) * 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
EP2525409B1 (en) * 2011-05-17 2016-05-11 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Graphene base transistor having compositionally-graded collector barrier layer
US20140124340A1 (en) * 2011-06-03 2014-05-08 Joseph F. Pinkerton Electrically-conductive membrane switch
US9646798B2 (en) * 2011-12-29 2017-05-09 Elwha Llc Electronic device graphene grid
TWI448427B (zh) * 2012-02-08 2014-08-11 Nat Univ Tsing Hua 利用低頻電磁波製備石墨烯之方法
EP2828196A1 (en) * 2012-03-21 2015-01-28 Lockheed Martin Corporation Methods for perforating graphene using an activated gas stream and perforated graphene produced therefrom
US9000412B2 (en) * 2012-07-30 2015-04-07 Macronix International Co., Ltd. Switching device and operating method for the same and memory array

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126195A1 (en) * 2004-01-13 2012-05-24 Board Of Regents, University Of Houston Two terminal multi-layer thin film resistance switching device with a diffusion barrier and methods thereof
US20090250678A1 (en) * 2007-03-29 2009-10-08 Koichi Osano Nonvolatile memory apparatus, nonvolatile memory element, and nonvolatile element array
US20100221896A1 (en) * 2008-05-28 2010-09-02 Regino Sandoval Electrical Device with Improved Electrode Surface
US20110084240A1 (en) * 2009-10-13 2011-04-14 Carl Schell Variable Resistance Materials with Superior Data Retention Characteristics
US20120153249A1 (en) * 2010-06-18 2012-06-21 Sandisk 3D Llc Composition of Memory Cell With Resistance-Switching Layers
EP2490012A1 (en) * 2011-02-16 2012-08-22 Stichting IMEC Nederland Sensor and method for sensing of at least one analyte comprising using such sensor
TW201405555A (zh) * 2012-07-30 2014-02-01 Macronix Int Co Ltd 切換裝置及其操作方法與記憶體陣列

Also Published As

Publication number Publication date
US20140252296A1 (en) 2014-09-11
TW201435875A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI493549B (zh) 電阻式隨機存取記憶體
Laurenti et al. Zinc oxide thin films for memristive devices: a review
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
KR100647333B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
Acharyya et al. A journey towards reliability improvement of TiO2 based resistive random access memory: a review
JP4911037B2 (ja) 抵抗記憶素子及びその製造方法
WO2016123881A1 (zh) 非挥发性阻变存储器件及其制备方法
Ielmini et al. Nanowire-based resistive switching memories: devices, operation and scaling
JP2007300082A (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
Jung et al. Reproducible resistance switching for BaTiO3 thin films fabricated by RF-magnetron sputtering
KR20150011793A (ko) 비선형 멤리스터
CN103597597A (zh) 可变电阻元件及其制造方法
US10043973B2 (en) Resistance random access memory device
JP2005236003A (ja) 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法
JP2008258616A (ja) 不揮発性記憶装置のストレージ及びその形成方法
JP6479480B2 (ja) 不揮発性メモリ素子
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
JP5266632B2 (ja) Mim素子および電子装置、電子装置の製造方法
KR101211011B1 (ko) 그래핀을 이용한 저항 변화 메모리 소자 및 이의 동작방법
CN110752289A (zh) 一种基于MnZn共掺杂BiFeO3薄膜的阻变存储器及其制备方法
KR100785509B1 (ko) ReRAM 소자 및 그 제조 방법
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법
JP5096294B2 (ja) 抵抗変化型不揮発性メモリー素子
KR101285903B1 (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법
JP5583738B2 (ja) 抵抗変化型メモリ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees