CN103597597A - 可变电阻元件及其制造方法 - Google Patents

可变电阻元件及其制造方法 Download PDF

Info

Publication number
CN103597597A
CN103597597A CN201280028327.9A CN201280028327A CN103597597A CN 103597597 A CN103597597 A CN 103597597A CN 201280028327 A CN201280028327 A CN 201280028327A CN 103597597 A CN103597597 A CN 103597597A
Authority
CN
China
Prior art keywords
metal oxide
oxide layer
electrode
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280028327.9A
Other languages
English (en)
Other versions
CN103597597B (zh
Inventor
西冈浩
堀田和正
福田夏树
菊地真
邹弘纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN103597597A publication Critical patent/CN103597597A/zh
Application granted granted Critical
Publication of CN103597597B publication Critical patent/CN103597597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

本发明提供一种不需进行成型处理，就能够降低元件的电力消耗及实现精细化的可变电阻元件及其制造方法。本发明的一个实施方式中，可变电阻元件（1）具有下部电极层（3）、上部电极层（5）及氧化物半导体层（4）。氧化物半导体层（4）形成在下部电极层（3）和上部电极层（5）之间。氧化物半导体层（4）具有第1金属氧化物层（41）和第2金属氧化物层（42）。第1金属氧化层（41）与下部电极层（3）欧姆接合。第2金属氧化物层（42）形成在第1金属氧化层（41）和上部电极层（5）之间，并与上部电极层（5）欧姆接合。

Description

可变电阻元件及其制造方法
技术领域
本发明涉及一种例如可作为非挥发性存储器使用的可变电阻元件及其制造方法。
背景技术
半导体存储器中有DRAM（Dynamic Random Access Memory，动态随机存取存储器）等的挥发性存储器和闪存等的非挥发性存储器。非挥发性存储器，公知有NAND型的闪存等，但并不局限于此，作为能够更加微细化的元器件，ReRAM（Resistance RAM，可变电阻式存储器）也被大家所关注。
ReRAM是利用电阻值随电压变化的可变电阻体作为电阻元件使用。该可变电阻体，一般具有氧化度或电阻率不同的2层以上的金属氧化物层，并为将该金属氧化物层由上下电极夹持的结构。例如，在下述的专利文献1中记载有，在下部电极（Pt，铂）上由氧化钛膜、氧化镍膜及上部电极（Pt）顺次叠层的电阻元件。
专利文献1：WO2008/107941号说明书
在现有技术中，可变电阻元件需要进行被称为成型的初始化工序，该工序中需要对其外加高电压。在成型后，由于在氧化物层上形成被称作导电丝的电流通道，因而能够实现元件的低电阻化。然而，由于不能够对导电丝的大小及位置进行适当的控制，从而导致不能够降低动作电流，另外也使平面内特性的偏差较大。因此，降低元件的电力消耗及实现微细化便成为难以解决的课题。
有鉴于此，本发明的目的在于提供一种不需进行成型处理，而且能够降低元件的电力消耗及实现微细化的可变电阻元件及其制造方法。
发明内容
为了达到上述目的，本发明的一个实施方式的可变电阻元件具有第1电极、第2电极和氧化物半导体。
所述氧化物半导体形成在所述第1电极和所述第2电极之间。所述氧化物半导体具有第1金属氧化物层，其与所述第1电极欧姆接合。第2金属氧化物层，其形成在所述第1金属氧化物层和所述第2电极之间，并与所述第2电极欧姆接合。
本发明的一个实施方式的可变电阻元件的制造方法包含，在基板上形成有由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中的任意的金属或其化合物构成的第1电极。
在所述第1电极上形成有第1金属氧化物层。所述第1金属氧化物层具有第1电阻率，并由N型氧化物半导体构成。
在所述第1金属氧化物层上形成有第2金属氧化物层。所述第2金属氧化物层具有与所述第1电阻率不同的第2电阻率，并由N型氧化物半导体构成。
在所述第2金属氧化物层上形成有由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中的任意的金属或其化合物构成的第2电极。
本发明的一个实施方式的可变电阻元件的制造方法包含，在基板上形成有由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中的任意的金属或其化合物构成的第1电极。
在所述第1电极上形成有第1金属氧化物层。所述第1金属氧化物层具有第1电阻率，并由P型氧化物半导体构成。
在所述第1金属氧化物层上形成有第2金属氧化物层。所述第2金属氧化物层具有与所述第1电阻率不同的第2电阻率，并由P型氧化物半导体构成。
在所述第2金属氧化物层上形成有由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中的任意的金属或其化合物构成的第2电极。
附图说明
图1为表示本发明的一个实施方式的可变电阻元件的结构的示意性截面图；
图2为表示本发明的一个实施方式的可变电阻元件的电流-电压特性的一个例子；
图3为表示比较实施例的可变电阻元件的电流-电压特性的一个例子；
图4为表示本实施方式及比较实施例的可变电阻元件的上部电极和读出电流之间关系的示意图；
图5为表示比较实施例的可变电阻元件中，读出电压为正电压时，对转换特性进行评价的一个实验结果，其中，图（A）表示反复的开关转换特性，图（B）表示外加脉冲的波形，图（C）表示元件的转换模式；
图6为表示比较实施例的可变电阻元件中，读出电压为负电压时，对转换特性进行评价的一个实验结果，其中，图（A）表示反复开关转换特性，图（B）表示外加脉冲的波形，图（C）表示元件的转换模式。
[图中标记说明]
1可变电阻元件；2基板；3下部电极层；4氧化物半导体层；5上部电极层；41第1金属氧化物层；42第2金属氧化物层。
具体实施方式
本发明的一个实施方式中的可变电阻元件具有：第1电极、第2电极和氧化物半导体。
上述氧化物半导体具有第1金属氧化物层和第2金属氧化物层。上述第1金属氧化物层形成在上述第1电极和上述第2电极之间，并且与上述第1电极欧姆接合。上述第2金属氧化物层形成在上述第1金属氧化物层和上述第2电极之间，并且与上述第2电极欧姆接合。
在上述可变电阻元件中，氧化物半导体分别与第1电极及第2电极欧姆接合。通过该结构，由于在第1电极和氧化物半导体之间的界面以及氧化物半导体和第2电极之间的界面上都未显示出整流特性，从而能够以较低的电压驱动氧化物半导体中的氧离子。因此，不需要实施需要外加高电压的成型处理，而且能够降低元件的电力消耗以及达到使元件微细化的目的。
为了实现欧姆接触，第1及第2电极的构成材料根据构成氧化物半导体的第1及第2金属氧化物层的载体的种类进行选择。
例如，第1及第2的金属氧化物层为N型氧化物半导体的情况下，第1及第2电极可以使用Ti（钛）、V（钒）、Cr（铬）、Zr（锆）、Nb（铌）、Mo（钼）、Hf（铪）、Ta（钽）、W（钨）中的任意一种金属或其的化合物。另一方面，第1及第2的金属氧化物层为P型氧化物半导体的情况下，第1及第2的电极可以使用Fe（铁）、Co（钴）、Ni（镍）、Cu（铜）、Ru（钌）、Rh（铑）、Pd（钯）、Ag（银）、Os（锇）、Ir（铱）、Pt（铂）、Au（金）中的任意一种金属或其的化合物。在上述的任何一种情况下，第1及第2电极可以由同种的材料构成，也可以由不同种的材料构成。
这里，N型氧化物半导体为作为载体电子起支配性作用的氧化物半导体，P型氧化物半导体为作为载体空穴起支配性作用的氧化物半导体。
本发明的一个实施方式的可变电阻元件的制造方法包含有，在基板上形成有由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中的任意一种的金属或其的化合物构成的第1电极。
在上述的第1电极上形成第1金属氧化物层。上述第1金属氧化物层具有第1电阻率，并由N型氧化物半导体构成。
在上述的第1金属氧化物层上形成有第2金属氧化物层。上述的第2金属氧化物层具有与上述的第1电阻率不同的第2电阻率，并由N型氧化物半导体构成。
在上述的第2金属氧化物层上形成有由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中的任意一种的金属或其的化合物构成的第2电极。
本发明的其他的实施方式的可变电阻元件的制造方法包含有，在基板上形成有由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中的任意一种的金属或其的化合物构成的第1电极。
在上述的第1电极上形成第1金属氧化物层。上述第1金属氧化物层具有第1电阻率，并由P型氧化物半导体构成。
在上述的第1金属氧化物层上形成有第2金属氧化物层。上述的第2金属氧化物层具有与上述的第1电阻率不同的第2电阻率，并由P型氧化物半导体构成。
在上述的第2金属氧化物层上形成有由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中的任意一种的金属或其的化合物构成的第2电极。
根据上述制造方法，能够使第1电极和第1金属氧化物层之间以及第2金属氧化物层和第2电极之间分别形成欧姆接合。这种结构由于在第1电极和氧化物半导体之间的界面以及氧化物半导体和第2电极之间的界面上都未显示出整流特性，从而能够以较低的电压驱动氧化物半导体中的氧离子。因此，不需要进行需要外加高电压的成型处理，而且能够降低元件的电力消耗以及达到使元件微细化的目的。
以下，参照图面对本发明的实施方式进行说明。
图1为表示本发明的一个实施方式的可变电阻元件的示意性截面图。本实施方式的可变电阻元件1具有基板2、下部电极层3、氧化物半导体层4和上部电极层5。
氧化物半导体层4具有第1金属氧化物层41和第2金属氧化物层42。第1金属氧化物层41和第2金属氧化物层42分别由同种的材料构成，但并不局限于此，也可以由不同的材料构成。在第1金属氧化物层41和第2金属氧化物层42中，一方由化学计量组成或接近化学计量组成的氧化物材料（以下称为“化学计量组成材料”）构成，另一方由含有较多氧缺损的氧化物材料（以下称为“氧缺损材料”）构成。在本实施方式中，第1金属氧化物层41由化学计量组成材料构成，第2金属氧化物层42由氧缺损材料构成。
可变电阻元件1的第1金属氧化物层41，由于其氧化度高于第2金属氧化物层42，从而具有高于第2金属氧化物层42的电阻率。这里，在上部电极层5上施加正电压，在下部电极层3上施加负电压时，高电阻的第1金属氧化物层41中的氧离子（O2-）向低电阻的第2金属氧化物层42中扩散，从而使第1金属氧化物层41的电阻下降（低电阻状态）。另一方面，在下部电极层3上施加正电压，在上部电极层5上施加负电压时，氧离子由第2金属氧化物层42向第1金属氧化物层41扩散，第1金属氧化物层41的氧化度再次升高，导致其电阻变大（高电阻状态）。
如上所述，通过控制下部电极层3和上部电极层5之间的电压，可使第1金属氧化物层41在低电阻状态和高电阻状态之间呈可逆式的转换（开关动作）。又有，低电阻状态和高电阻状态，由于不需要外加电压就能够被保持，因此能够将可变电阻元件1作为非挥发性存储元件使用，例如在高电阻状态下读入数据、在低电阻状态下读出数据的方式。
现有技术中，可变电阻元件由于需要进行被称为成型的初始化工序，在该工序中，由于需要向氧化物半导体层外加比转换（开关）动作电压高的高电压而会产生类似于绝缘被破坏的现象。通过成型能在氧化物半导体层上生成被称作导电丝的电路通道，从而导致了发现氧化物半导体层能够发生转换动作。然而，由于不能够对导电丝的大小及位置进行适当的控制，从而导致不能够降低动作电流，另外也使平面内特性的偏差较大。因此，降低元件的电力消耗及实现微细化便成为难以解决的课题。
在成型时需要使用高电压的原因为，由于电极层和氧化物半导体层之间的界面上的接触电阻较大，导致外加在氧化物半导体层上的电压降低。另外，难以控制导电丝的原因为，由于高电压会选择性的外加在氧化物半导体层的晶界及局部氧缺损部上而导致所形成的导电丝不均一的问题。
因此，本发明者认为通过实现电极层和氧化物半导体层之间的界面的低电阻化，可不需进行以高电压实施的成型，在其基础上本发明者对电极材料和氧化物半导体材料之间的组合的最优化进行了研究。
在本实施方式中，为了实现下部电极层3及上部电极层5和氧化物半导体层4之间的界面的低电阻化，使氧化物半导体4分别与下部电极层3和上部电极层5欧姆接合。即，氧化物半导体层4具有，其与下部电极层3欧姆接合的第1金属氧化物层41以及其与上部电极层5欧姆接合的第2金属氧化物层42的叠层结构。
通过本发明的结构，由于在下部电极层3和氧化物半导体层4之间的界面以及氧化物半导体层4和上部电极层5之间的界面上都未显示出整流特性，从而能够以较低的电压驱动氧化物半导体层4中的氧离子。因此，不需要进行要外加高电压的成型处理。另外，由于能够在整个氧化物半导体层4上外加同样的动作电压，从而能够达到削减驱动电力的目的。又有，能够阻止高电压选择性地被外加在氧化物半导体层4的晶界及局部氧缺损部上，能够抑制产生导电丝不均匀的问题，从而能够达到均一化的特性，并使元件微细化。
为了实现欧姆接触，下部电极3和上部电极5的构成材料根据第1及第2金属氧化物层41、42的载体的种类进行选择。
例如，在第1及第2金属氧化物层41、42为N型氧化物半导体的情况下，下部电极3和上部电极5使用相对于第1及第2金属氧化物层41、42的功函数较小的材料。N型氧化物半导体例如为，TaOx、HfOx、ZrOx、TiOx、SrTiOx等，与上述材料一起构成欧姆接触的电极材料例如可选择，Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W等的金属材料或其的化合物。化合物例如为上述金属材料的矽（硅）化物、碳化物、氧化物、氮化物、锗化合物等。
另一方面，在第1及第2金属氧化物层41、42为P型氧化物半导体的情况下，下部电极3和上部电极5使用相对于第1及第2金属氧化物层41、42的功函数较大的材料。P型氧化物半导体例如为，CoOx、NiOx、Pr（Ca、Mn）Ox等，与上述材料一起构成欧姆接触的电极材料例如可选择，Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au等的金属材料或其的化合物。化合物例如为上述金属材料的矽（硅）化物、碳化物、氧化物、氮化物、锗化合物等。
下面，对图1所示的可变电阻元件1的制造方法进行说明。
首先，在基板2上形成下部电极层3。基板2使用的材料较典型的有硅晶片等的半导体基板，但并不局限于此。下部电极层3能够使用真空蒸镀法、溅射法、CVD（Chemical Vapor Deposition，化学气相沉积）法、ALD（Atomic Layer Deposition，原子层沉积法）法等的各种成膜方法形成。下部电极层3优选没有晶界，而平坦性的结构。在本实施方式中，金属钽（Ta）作为下部电极层3使用。该下部电极层3的厚度并没有特别的限定，例如为50nm。
接下来，在下部电极层3上形成氧化物半导体层4。首先，将化学计量组成或接近该组成的含氧量的金属氧化物作为第1金属氧化物层41例如由真空蒸镀法、溅射法、CVD法、ALD法等制作。此时，选择能够实现与下部电极层3欧姆接触的金属氧化物。
在本实施方式中，第1金属氧化物层41由通过溅射法成膜的钽氧化物（TaOx）构成。厚度并没有特别的限定，例如为5nm。成膜方法，可使用将Ta（钽）靶材在氧气氛围中通过溅射而反应的溅射法，或将Ta（钽）靶材和TaOx靶材同时进行溅射反应的多元溅射法等。
此时，由于在下部电极层3和第1金属氧化物层41之间的界面上不存在绝缘性氧化物，使下部电极层3和第1金属氧化物层41之间的界面形成稳定的欧姆接触。在界面上不产生绝缘性氧化物的方法例如由以下的方法。
（1）通过使用金属氧化物靶材和Ar等的惰性气体进行高频溅射，而形成金属氧化物层。
（2）在Pt、Ir、Ru、Pd、TiN（氮化钛）、TiAIN（氮化钛铝）、TaN（氮化钽）等的具有耐氧化性的电极上，通过ALD法、CVD法、通过与氧化气体反应的溅射法等将金属氧化物叠加。
（3）在IrOx、RuOx、SrRuO3、LaNiO3、ITO等的氧化物导电体上，通过ALD法、CVD法、通过与氧化气体反应的溅射法等将金属氧化物叠加。
（4）在含有TaC、WSi、WGe等对元素Si、C、Ge等具有较强还原能力的导电体上，通过ALD法、CVD法、通过与氧化气体反应的溅射法等使金属氧化物具有耐氧化性。
（5）在下部电极层3上叠加的金属氧化物的下部电极界面附近，将施主元素或受主元素离子注入，或等离子掺杂，使其混入到上述元素成膜气体或靶材中。
（6）将未形成势垒电位的金属材料和氧化物材料组合。
接下来，在第1金属氧化物层41上形成第2金属氧化物层42。在本实施方式中，第2金属氧化物层42为相对于化学计量组成含氧量较少的钽氧化物层成膜。该第2金属氧化物层42的厚度并没有特别的限定，例如为40nm。成膜方法也没有特别的限定，例如由真空蒸镀法、溅射法、CVD法、ALD法等制作。
通过以上步骤形成氧化物半导体层4。接下来，在氧化物半导体层4上形成上部电极层5。上部电极层5能够通过真空蒸镀法、溅射法、CVD法、ALD法等的各种成膜方法形成。在本实施方式中，上部电极层5使用金属钽（Ta）。该上部电极层5的厚度并没有特别的限定，例如为50nm。由此，该上部电极层5与氧化物半导体层4之间能够实现所需要的欧姆接触。
可变电阻元件1按照所规定的元件尺寸形成。各层的图案可使用蚀刻及干式蚀刻技术，也可使用蚀刻及湿式蚀刻技术，还可介于抗蚀剂膜等进行各层的成膜。在使用蚀刻技术的情况下，也可在下部配线层和上部配线层之间的层间绝缘膜上制作该可变电阻元件1。
在上述结构的本实施方式的可变电阻元件1中，在下部电极层3和氧化物半导体层4之间的界面以及氧化物半导体层4和上部电极层5之间的界面上形成欧姆接触，从而能够实现氧化物半导体层4和两电极层3、5之间的界面的低电阻化。由此，可不进行现有技术中的称为成型的初始化工序，从而能够降低成本。
本实施方式的可变电阻元件1的电流-电压特性的一个例子在图2中表示。在图中，横轴表示电压，纵轴表示电流。另外在图中，“H”表示高电阻状态，“L”表示低电阻状态。在图3中表示比较实施例中的可变电阻元件的电流-电压特性的一个实验结果，上部电极层除了由Pt构成以外，其他结构与本实施方式的可变电阻元件1相同。这里，Pt为相对于具有N型的导电特性的氧化物半导体层具有较大功函数的金属材料的代表例，其与氧化物半导体层之间的界面上形成肖特基（Schottky）接合。
比较实施例中的可变电阻元件，需要如图3所示的大致9V的成型电压，且需要3V左右的转换电压。相对于上述比较实施例，本实施方式中的可变电阻元件1由于不需要如图2所示的初始化工序，转换电压也能够被抑制为较低的0.8V左右。又有，本实施方式的可变电阻元件1，与比较实施例的可变电阻元件相比较，能够抑制使在低电阻状态下的动作电流（读出电流）较低。因此，根据本实施方式，能够大幅度的降低元件的电力消耗。
另一方面，根据本实施方式的可变电阻元件1，由于不需要进行成型，而能够抑制在氧化物半导体层4上导电丝不均一现象的产生，因此，不仅能够使元件微细化，还能够稳定地制造具有均一电气特性的可变电阻元件。又有，由于能够降低动作电流对导电丝的依赖性，从而能够根据元件尺寸对元件的驱动电流进行控制。
例如，在图4中，表示读出电流的电极面积依赖性的一个例子。在图中，横轴表示上部电极的面积，纵轴表示外加0.5V时的电流值。另外，图中“a”表示比较实施例的可变电阻元件的电流特性，“b”表示本实施方式的可变电阻元件的电流特性。如图4所示，比较实施例的可变电阻元件，其读出电流并不依赖于电极面积而基本保持一定，相对于此，本实施方式的可变电阻元件，其读出电流按电极面积呈比例得到。由此可知，能够根据元件尺寸对元件的驱动电流进行控制。
图5及图6表示比较实施例的对可变电阻元件的转换动作的稳定性进行评价的一个实验结果，图5表示读出电压为正电压（+0.5V）时的情况，图6表示读出电压为负电压（-0.5V）时的情况。在各图中，（A）表示反复开关转换特性，（B）表示外加脉冲的波形，（C）表示元件的转换模式。
在读出电压为正电压的情况下，如图5（A）所示，根据转换循环的增加而使开与关的比值逐渐变化，相对于此，在读出电压为负电压情况下，如图6（A）所示，到109附近会保持一定的开与关的比值，能够确认为表示稳定的转换动作。由此可知，在读出电压为正电压的情况下，如图5（C）所示，在氧化物半导体层上形成的传导路径（导电丝）逐渐变粗，在读出电压为负电压的情况下，如图6（C）所示，传导路径的粗细保持不变。
以上是对本发明的实施方式的详细的说明，但本发明并不局限于此，在不脱离本发明的主旨和精神的范围内可以对其进行各种变更。
例如，在上述的实施方式中，第1金属氧化物层41由化学计量组成材料构成，第2金属氧化物层42由氧缺损材料构成，但并不局限于此，也可以使第1金属氧化物层41由氧缺损材料构成，并使第2金属氧化物层42由化学计量组成材料构成。
另外，在上述的实施方式中，第1金属氧化物层41和第2金属氧化物层42由同种的金属氧化物构成，但并不局限于此，也可以为任意的相同的导电型（N型或P型）材料的组合。对于下部电极层3及上部电极层5，也同样并不局限于适合氧化物半导体的导电型，也可以由不同的材料组合而成。

Claims (5)

1.一种可变电阻元件，其特征在于，
具有第1电极、第2电极和氧化物半导体，
所述氧化物半导体形成在所述第1电极和所述第2电极之间，所述氧化物半导体具有第1金属氧化物层，其与所述第1电极欧姆接合；第2金属氧化物层，其形成在所述第1金属氧化物层和所述第2电极之间，并与所述第2电极欧姆接合。
2.根据权利要求1所述的可变电阻元件，其特征在于，
所述第1金属氧化物层及所述第2金属氧化物层为N型氧化物半导体，所述第1电极及所述第2电极为Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中的任意的金属或其的化合物。
3.根据权利要求1所述的可变电阻元件，其特征在于，
所述第1金属氧化物层及所述第2金属氧化物层为P型氧化物半导体，所述第1电极及所述第2电极为Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中的任意的金属或其化合物。
4.一种可变电阻元件的制造方法，其特征在于，
在基板上形成有由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中的任意的金属或其的化合物构成的第1电极，
在所述第1电极上形成有由N型氧化物半导体构成的第1金属氧化物层，所述第1金属氧化物层具有第1电阻率，
在所述第1金属氧化物层上形成有由N型氧化物半导体构成的第2金属氧化物层，所述第2金属氧化物层具有与所述第1电阻率不同的第2电阻率，
在所述第2金属氧化物层上形成有由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中的任意的金属或其的化合物构成的第2电极。
5.一种可变电阻元件的制造方法，其特征在于，
在基板上形成有由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中的任意的金属或其化合物构成的第1电极，
在所述第1电极上形成有由P型氧化物半导体构成的第1金属氧化物层，所述第1金属氧化物层具有第1电阻率，
在所述第1金属氧化物层上形成有由P型氧化物半导体构成的第2金属氧化物层，所述第2金属氧化物层具有与所述第1电阻率不同的第2电阻率，
在所述第2金属氧化物层上形成有由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中的任意的金属或其化合物构成的第2电极。
CN201280028327.9A 2011-06-10 2012-06-07 可变电阻元件及其制造方法 Active CN103597597B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-130011 2011-06-10
JP2011130011 2011-06-10
PCT/JP2012/003728 WO2012169195A1 (ja) 2011-06-10 2012-06-07 抵抗変化素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN103597597A true CN103597597A (zh) 2014-02-19
CN103597597B CN103597597B (zh) 2016-09-14

Family

ID=47295778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280028327.9A Active CN103597597B (zh) 2011-06-10 2012-06-07 可变电阻元件及其制造方法

Country Status (6)

Country Link
US (1) US9281477B2 (zh)
JP (1) JP5648126B2 (zh)
KR (1) KR101528094B1 (zh)
CN (1) CN103597597B (zh)
TW (1) TWI562386B (zh)
WO (1) WO2012169195A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643660A (zh) * 2016-08-31 2019-04-16 流慧株式会社 p-型氧化物半导体及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038152A1 (ja) * 2012-09-05 2014-03-13 株式会社アルバック 抵抗変化素子及びその製造方法
US9059391B2 (en) * 2012-12-10 2015-06-16 Winbond Electronics Corp. Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof
JP6230090B2 (ja) * 2013-01-28 2017-11-15 国立研究開発法人物質・材料研究機構 多機能電気伝導素子
TWI556245B (zh) * 2015-02-16 2016-11-01 國立中山大學 電阻式記憶體
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
JP2018006696A (ja) * 2016-07-08 2018-01-11 東芝メモリ株式会社 記憶装置
CN111341909A (zh) * 2020-02-07 2020-06-26 中国科学院微电子研究所 一种存储器件及其制作方法、存储器及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
CN101064359A (zh) * 2006-04-28 2007-10-31 三星电子株式会社 包括可变电阻材料的非易失存储器件
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152173B2 (ja) 2007-03-01 2013-02-27 富士通株式会社 半導体装置及びその製造方法
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7981760B2 (en) * 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
US8350245B2 (en) * 2008-12-10 2013-01-08 Panasonic Corporation Variable resistance element and nonvolatile semiconductor memory device using the same
WO2010073897A1 (ja) 2008-12-26 2010-07-01 日本電気株式会社 抵抗変化素子
JP4792097B2 (ja) * 2009-03-25 2011-10-12 株式会社東芝 不揮発性記憶装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
CN101064359A (zh) * 2006-04-28 2007-10-31 三星电子株式会社 包括可变电阻材料的非易失存储器件
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643660A (zh) * 2016-08-31 2019-04-16 流慧株式会社 p-型氧化物半导体及其制造方法
CN109643660B (zh) * 2016-08-31 2024-03-05 株式会社Flosfia p-型氧化物半导体及其制造方法

Also Published As

Publication number Publication date
WO2012169195A1 (ja) 2012-12-13
TWI562386B (en) 2016-12-11
US20140166966A1 (en) 2014-06-19
KR20140014274A (ko) 2014-02-05
TW201310659A (zh) 2013-03-01
US9281477B2 (en) 2016-03-08
KR101528094B1 (ko) 2015-06-10
JP5648126B2 (ja) 2015-01-07
JPWO2012169195A1 (ja) 2015-02-23
CN103597597B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
CN101106171B (zh) 包括可变电阻材料的非易失存储器
CN101097988B (zh) 包括n+界面层的可变电阻随机存取存储器
US8599603B2 (en) Resistive-switching nonvolatile memory elements
CN103597597A (zh) 可变电阻元件及其制造方法
US8686390B2 (en) Nonvolatile memory element having a variable resistance layer whose resistance value changes according to an applied electric signal
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
US9252189B2 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
US11659779B2 (en) Memory cell and method of forming the same
JP2017055082A (ja) 不揮発性記憶装置の製造方法
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US10535818B2 (en) Resistance change memory device
JP2007335869A (ja) Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
JP5568950B2 (ja) 抵抗変化型メモリ素子、及び、抵抗変化型不揮発性メモリ、並びに、抵抗変化型メモリ素子制御方法
KR101776858B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN106030800A (zh) 电阻可变元件及其制造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP5583738B2 (ja) 抵抗変化型メモリ
KR101310855B1 (ko) 비휘발성 저항 스위칭 메모리 소자 및 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant