CN111341909A - 一种存储器件及其制作方法、存储器及电子设备 - Google Patents
一种存储器件及其制作方法、存储器及电子设备 Download PDFInfo
- Publication number
- CN111341909A CN111341909A CN202010082910.4A CN202010082910A CN111341909A CN 111341909 A CN111341909 A CN 111341909A CN 202010082910 A CN202010082910 A CN 202010082910A CN 111341909 A CN111341909 A CN 111341909A
- Authority
- CN
- China
- Prior art keywords
- resistance change
- memory device
- substrate
- layer
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000008859 change Effects 0.000 claims abstract description 114
- 239000000463 material Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 62
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 57
- 230000008569 process Effects 0.000 claims abstract description 44
- 238000009792 diffusion process Methods 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000009413 insulation Methods 0.000 claims description 15
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 6
- 229910003070 TaOx Inorganic materials 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000000295 complement effect Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 156
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012811 non-conductive material Substances 0.000 description 4
- 238000000746 purification Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种存储器件及其制作方法、存储器及电子设备，涉及非易失性存储器件技术领域，以便于存储器件与CMOS后段工艺兼容，提高存储器件性能。所述存储器件包括形成在衬底上的阻变元件。阻变元件包括底电极，顶电极，以及位于底电极和顶电极之间的阻变层，底电极、阻变层和顶电极所含有的材料均为钽材料。所述存储器件的制作方法用于制作所述存储器件。本发明提供的存储器件用于电子设备中。
Description
技术领域
本发明涉及非易失性存储器件技术领域，尤其涉及一种存储器件及其制作方法、存储器及电子设备。
背景技术
阻变式存储器件(Resistive Random Access Memory，缩写为RRAM)是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器件。其具有存储密度高、功耗低、读写速度快、可缩小性好等优点，因此，被广泛地应用于具有各种各样新型智能化功能的电路芯片。
但是，现有阻变式存储器件大多采用CMOS工艺制作，CMOS工艺对净化度要求极高，对元素的控制也极为严格，现有阻变式存储器件的制作材料或构成元素难以与CMOS后段工艺兼容，使得采用CMOS工艺制作获得的阻变式存储器件性能不佳。
发明内容
本发明的目的在于提供一种存储器件及其制作方法、存储器及电子设备，以便于存储器件与CMOS后段工艺兼容，提高存储器件性能。
为了实现上述目的，本发明提供如下技术方案：
本发明提供的存储器件包括：形成在衬底上的阻变元件；阻变元件包括底电极，顶电极，以及位于底电极和顶电极之间的阻变层；其中，底电极、阻变层和顶电极所含有的材料均为钽材料。
与现有技术相比，本发明提供的存储器件，其包括的阻变元件中的各部分均由钽材料制作形成，而钽材料是CMOS工艺中常用的制作材料，满足CMOS工艺对净化度，以及对元素控制的要求，能够使得存储器件与CMOS后段工艺兼容。采用钽材料制作形成的存储器件在后段集成操作中不受制备工艺限制，使得制作形成的存储器件能够保持良好的性能。
进一步地，阻变层所含有的钽材料为钽基氧化物；底电极和/或顶电极所含有的钽材料为钽基导电物。
进一步地，存储器件还包括扩散阻挡层，扩散阻挡层位于阻变层与顶电极之间。
进一步地，扩散阻挡层所含有的材料为钽。
进一步地，阻变层包括多层阻变层；多个阻变层的绝缘性沿着远离底电极的方向逐渐减小。
进一步地，阻变层包括第一阻变层和第二阻变层，第一阻变层形成在底电极背离衬底的表面，第二阻变层位于第一阻变层与顶电极之间；
第一阻变层所含有的材料为TaOx，1.7＜x＜2.1，第二阻变层所含有的材料为TaOy，0.25＜y＜1.2。
进一步地，存储器件还包括介电层，介电层位于衬底与底电极之间。
本发明还提供一种存储器件的制作方法，包括：
提供一衬底；
在衬底的表面上方形成底电极；
在底电极背离衬底的表面形成阻变层；
在阻变层背离衬底的上方形成顶电极；底电极、阻变层和顶电极所含有的材料为钽材料。
与现有技术相比，本发明提供的存储器件的制作方法，其有益效果与上述技术方案提供的存储器件的有益效果相同，在此不做赘述。
进一步地，阻变层所含有的钽材料为钽基氧化物；底电极和/或顶电极所含有的钽材料为钽基导电物。
进一步地，在底电极背离衬底的表面形成阻变层包括：
采用磁控溅射工艺在底电极背离衬底的上方形成阻变层。
进一步地，在底电极背离衬底的表面形成阻变层后，在阻变层背离衬底的上方形成顶电极前，存储器件的制作方法还包括：
在阻变层背离衬底的表面形成扩散阻挡层。
进一步地，扩散阻挡层所含有的材料为钽。
进一步地，阻变层包括多层阻变层，多个阻变层的绝缘性沿着远离底电极的方向逐渐减小。
进一步地，阻变层包括第一阻变层和第二阻变层，第一阻变层形成在底电极背离衬底的表面，第二阻变层位于第一阻变层与顶电极之间；
第一阻变层所含有的材料为TaOx，1.7＜x＜2.1，第二阻变层所含有的材料为TaOy，0.25＜y＜1.2。
进一步地，提供一衬底后，在衬底的表面上方形成底电极前，存储器件的制作方法还包括：
在衬底的表面形成介电层。
本发明还提供一种存储器，包括上述技术方案的存储器件。
与现有技术相比，本发明提供的存储器的有益效果与上述技术方案提供的存储器件的有益效果相同，在此不做赘述。
本发明还提供一种电子设备比，包括上述技术方案的存储器。
与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案提供的存储器件的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有技术中阻变式存储器阵列结构示意图；
图2为本发明实施例中提供一衬底后结构示意图；
图3为本发明实施例中形成介电层后结构示意图；
图4为本发明实施例中形成底电极后结构示意图；
图5为本发明实施例中形成阻变层后结构示意图；
图6为本发明实施例中形成扩散阻挡层后结构示意图；
图7为本发明实施例中形成顶电极后结构示意图；
图8为本发明实施例提供的存储器件的制作方法流程图。
附图标记：
1为衬底，2为介电层，3为底电极，4为阻变层，41为第一阻变层，42为第二阻变层，5为扩散阻挡层，6为顶电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
阻变式存储器(Resistive Random Access Memory，缩写为RRAM)是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。
如图1所示，阻变式存储器内含有阵列化的存储单元。每个存储单元包括一个晶体管M和一个阻变式存储器件N。晶体管M的源极连接至源极线SL。晶体管M的栅极连接至字线WL。晶体管M的漏极与阻变式存储器件N的第一端连接。阻变式存储器件N的第二端连接至位线BL。对于一个存储单元来说，当晶体管M导通后，若施加在阻变式存储器件N上的电压大于其形成电压(forming voltage)，阻变式存储器件N在电压的作用下，由高阻态转换为低阻态。此时，将待写入数据“1”以阻值的形式保存在阻变式存储器件N内。若施加在阻变式存储器件N上的电压小于其形成电压，则阻变式存储器件N仍为高阻态，其上存储的写入数据为“0”，从而实现在供电情况下对待写入数据的存储。当阻变式存储器件N在断电的情况下，其阻值不会发生变化，因高低阻值的差异，在重新上电后阻变式存储器件N内存储的写入数据不会丢失，能够恢复断电前的状态，从而降低静态功耗。
但是，现有阻变式存储器件大多采用CMOS工艺制作，CMOS工艺对净化度要求极高，对元素的控制也极为严格。现有阻变式存储器件的制作材料或构成元素在进行后段集成时难以与CMOS后段工艺兼容，继续采用CMOS工艺制作上述阻变式存储器件会使得其性能不佳。而采用额外的设备制作上述阻变式存储器件，则会使得制作成本较高。
为了克服现有阻变式存储器的制作材料或构成元素难以与CMOS后段工艺兼容，使得采用CMOS工艺制作获得的阻变式存储器性能不佳的技术问题，本发明实施例提供了一种存储器件及其制作方法、存储器及电子设备。其中，构成存储器件的阻变元件中的各部分均由钽材料制作形成，而钽材料是CMOS工艺中常用的制作材料，能够使得存储器件与CMOS后段工艺兼容，从而提高存储器件性能。
实施例一
本发明实施例提供一种存储器件。该存储器件可以应用于阻变式存储器。如图7所示，该存储器件包括：形成在衬底1上的阻变元件。衬底1可以为硅衬底或绝缘体上硅等，在此不再一一列举。
阻变元件包括底电极3，顶电极6，以及位于底电极3和顶电极6之间的阻变层4。其中，底电极3、阻变层4和顶电极6所含有的材料均为钽材料。至于存储器件的工作原理，则可以参考前文。
本发明实施例提供的存储器件，其包括的阻变元件中的各部分均由钽材料制作形成。而CMOS工艺中常用钽材料来制作防止扩散的阻挡层。由钽材料形成的膜层的存在，可以防止采用CMOS后段工艺形成的互连结构内的原子或离子向外扩散，影响器件性能。故采用钽材料制作形成的存储器件，满足CMOS工艺对净化度，以及对元素控制的要求，能够使得存储器件与CMOS后段工艺兼容。并且，采用钽材料制作形成的存储器件在后段集成操作中不受制备工艺限制，能够保持良好的性能。
作为一种可能的实现方式，上述阻变层4所含有的钽材料为钽基非导电物。底电极3和顶电极6所含有的钽材料为钽基导电物。
在一种可选方式中，阻变层4所含有的材料为钽基氧化物。当然，阻变层4所含有的材料还可以是由其他元素构成的钽基非导电物，能够使得存储器件与CMOS后段工艺兼容即可，在此不作具体限定。
在一种可选方式中，底电极3所含有的材料为钽基氮化物。当然，底电极3所含有的材料还可以根据实际情况，选择其他合适的材料。
在一种可选方式中，顶电极6所含有的材料为钽基氮化物。当然，底电极3所含有的材料还可以根据实际情况，选择其他合适的材料。
值得注意的是，CMOS后段工艺大多采用铜互连技术，TaN(氮化钽)具有较高的防扩散性能，是铜互连技术中标准的防扩散层。当底电极3和顶电极6所含有的材料均为钽基氮化物，并且采用铜互连工艺制作阻变存储器时，底电极3和顶电极6可以防止铜扩散到存储器件内，避免同扩散到电极材料内影响电极材料的耐热等特性，进一步确保存储器件性能。
作为一种可能的实现方式，阻变层4可以为单层阻变层，也可以为多层阻变层。
在一种可选方式中，当阻变层4为多层阻变层时，多个阻变层的绝缘性沿着远离底电极3的方向逐渐减小。多层阻变层中绝缘性较大的阻变层4中含有一定量的氧空位。绝缘性较小的阻变层4具有金属属性。在存储器件上施加正向电压时，绝缘性较大的阻变层4中的氧原子与绝缘性较小的阻变层4中的金属反应，从而迁移至绝缘性较小的阻变层4内。因绝缘性较大的阻变层4内有氧原子脱离，绝缘性较大的阻变层4上形成了新的氧空位，增加了绝缘性较大的阻变层4中的氧空位浓度。在电压的作用下，在绝缘性较大的阻变层4中形成氧空位的导电通道，导致存储器件处于低阻状态。在存储器件上施加反向电压时，绝缘性较小的阻变层4中的氧原子回迁至绝缘性较大的阻变层4中，降低了绝缘性较大的阻变层4中的氧空位浓度，导电通道被截断，使得存储器件处于高阻状态，从而使得存储器件在进行操作时具有极性。同时，与单层阻变层相比，多层阻变层中的绝缘性较小的阻变层4具有氧空位产生和复合的作用，使阻变器高低阻态操作稳定，增加了存储器件的保持性和耐久性。
在一种示例中，如图7所示，阻变层4为两层阻变层，该两层阻变层包括第一阻变层41和第二阻变层42，第一阻变层41形成在底电极3背离衬底1的表面，第二阻变层42位于第一阻变层41与顶电极6之间；
其中，第一阻变层41所含有的材料为TaOx，1.7＜x＜2.1，第二阻变层42所含有的材料为TaOy，0.25＜y＜1.2。x、y的具体值可以根据实际情况设置，在此不作限定。
至于底电极3、第一阻变层41、第二阻变层42和顶电极6的层厚可以根据实际情况选择合适值。示例性的，底电极3的厚度为10nm～100nm。第一阻变层41的厚度为3nm～8nm。第二阻变层42的厚度为10nm～100nm。顶电极6的厚度为10nm～100nm。
在一种可能的实现方式中，存储器件还包括扩散阻挡层5，扩散阻挡层5位于阻变层4与顶电极6之间。扩散阻挡层5的存在可以在存储器件进行操作时，防止阻变层4内的氧空位进入到顶电极6内，避免氧空位对电极材料造成影响，从而保持电极的稳定性，更进一步地确保存储器件的性能。
至于扩散阻挡层5的层厚可以根据实际情况选择合适值。示例性的，扩散阻挡层5的厚度为2nm～10nm。
在一种可选方式中，扩散阻挡层5所含有的材料为钽。在存储器件内增加材料为钽的扩散阻挡层5，没有引入新的污染元素，能够很好地使存储器件与CMOS后段工艺兼容。当然，扩散阻挡层5还可以根据实际情况，选择其他合适的材料。
在一种可能的实现方式中，存储器件还包括介电层2，介电层2位于衬底1与底电极3之间。介电层2的存在可以防止底电极3内的原子或离子扩散到衬底1内。至于介电层2的制作材料，以及介电层2的层厚可以根据实际情况设置，在此不作具体限定。
实施例二
本发明实施例提供了一种存储器件的制作方法，如图8所示，该存储器件的制作方法包括：
步骤S101、如图2所示，提供一衬底1；至于衬底1的选择可以参考前文，在此不再赘述。
步骤S102、如图4所示，在衬底1的表面上方形成底电极3。至于底电极3的厚度可以参考前文，在此不再赘述。
步骤S103、如图5所示，在底电极3背离衬底1的表面形成阻变层4。
步骤S104、如图7所示，在阻变层4背离衬底1的上方形成顶电极6。底电极3、阻变层4和顶电极6所含有的材料为钽材料。至于顶电极6的厚度可以参考前文，在此不再赘述。
与现有技术相比，本发明实施例提供的存储器件的制作方法，其有益效果与实施例一提供的存储器件的有益效果相同，在此不做赘述。
作为一种可能的实现方式，如图5所示，上述阻变层4所含有的钽材料为钽基非导电物，底电极3和顶电极6为钽基导电物。
在一种可选的方式中，如图5所示，阻变层4所含有的钽材料为钽基氧化物。当然，阻变层4所含有的材料还可以是由其他元素构成的钽基非导电物，能够使得存储器件与CMOS后段工艺兼容即可，在此不作具体限定。
在一种可选的方式中，如图5所示，底电极3所含有的钽材料为钽基氮化物。当然，底电极3所含有的材料还可以根据实际情况，选择其他合适的材料。
在一种可选的方式中，如图5所示，顶电极6所含有的钽材料为钽基氮化物。当然，底电极3所含有的材料还可以根据实际情况，选择其他合适的材料。
值得注意的是，CMOS后段工艺大多采用铜互连技术，TaN(氮化钽)具有较高的防扩散性能，是铜互连技术中标准的防扩散层。当底电极3和顶电极6所含有的材料均为钽基氮化物，并且采用铜互连工艺制作阻变存储器时，底电极3和顶电极6可以防止铜扩散到存储器件内，避免同扩散到电极材料内影响电极材料的耐热等特性，进一步确保存储器件性能。
示例性的，当底电极3和顶电极6所含有的钽材料均为TaN时，可以采用磁控溅射工艺形成底电极3和顶电极6。具体地，磁控溅射工艺的具体参数设置为：靶材溅射的射频功率(RF)为400W，衬底偏置射频功率(Bias)为10W，氩气(Ar)的气体流量为27sccm，氮气(N2)的气体流量为3sccm，腔体压力为5mTorr，腔体侧置脉冲直流功率(Plus DC)为20W。当然，底电极3和顶电极6的成型工艺和工艺参数还可以根据实际情况进行选择。
作为一种可能的实现方式，在底电极3背离衬底1的表面形成阻变层4包括：
步骤S103.1、采用磁控溅射工艺在底电极3背离衬底1的上方形成阻变层4。应理解，磁控溅射工艺是一种通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束实现材料沉积的工艺，采用磁控溅射工艺形成的阻变层4的致密性好，成膜均匀性好，氧空位均匀的分布在阻变层4中。在存储器件操作时，采用磁控溅射工艺形成的阻变层4可以提供稳定的氧空位，进一步提高存储器件的稳定性。
作为一种可能的实现方式，如图6所示，在底电极3背离衬底1的表面形成阻变层4后，在阻变层4背离衬底1的上方形成顶电极6前，存储器件的制作方法还包括：
步骤S103-4、在阻变层4背离衬底1的表面形成扩散阻挡层5。
当存储器件还包括扩散阻挡层5时，顶电极6则形成在扩散阻挡层5背离衬底1的表面。
在一种可选的方式中，扩散阻挡层5所含有的材料为钽。当然，扩散阻挡层5还可以根据实际情况，选择其他合适的材料。
至于扩散阻挡层5厚度的选择可以参考前文。扩散阻挡层5的成型工艺可以根据实际情况选择，在此不作具体限定。
示例性的，采用磁控溅射工艺在阻变层4背离衬底1的表面形成由钽制作形成的扩散阻挡层5。具体地，磁控溅射工艺的具体参数设置为：靶材溅射的射频功率(RF)为400W，衬底偏置射频功率(Bias)为10W，氩气(Ar)的气体流量为30sccm，腔体压力为5mTorr，腔体侧置脉冲直流功率(Plus DC)为20W。
作为一种可能的实现方式，上述的阻变层4可以为单层阻变层，也可以为多层阻变层。
在一种可选的方式中，当阻变层4为多层阻变层时，多个阻变层的绝缘性沿着远离底电极3的方向逐渐减小。
在一种示例中，阻变层4为两层阻变层，该两层阻变层包括第一阻变层41和第二阻变层42，第一阻变层41形成在底电极3背离衬底1的表面，第二阻变层42位于第一阻变层41与顶电极6之间；
第一阻变层41所含有的材料为TaOx，1.7＜x＜2.1，第二阻变层42所含有的材料为TaOy，0.25＜y＜1.2。至于第一阻变层41厚度和第二阻变层42厚度的选择可以参考前文。
示例性的，采用磁控溅射工艺制作第一阻变层时，磁控溅射工艺的具体参数设置为：靶材溅射的射频功率(RF)为450W，衬底偏置射频功率(Bias)为10W，氩气(Ar)的气体流量为40sccm，氧气(O2)的气体流量为12sccm，腔体压力为3mTorr。采用磁控溅射工艺制作第二阻变层时，磁控溅射工艺的具体参数设置为：靶材溅射的射频功率(RF)为450W，衬底偏置射频功率(Bias)为10W，氩气(Ar)的气体流量为40sccm，氧气(O2)的气体流量为5sccm，腔体压力为3mTorr。
作为一种可能的实现方式，如图3所示，提供一衬底1后，在衬底1的表面上方形成底电极3前，存储器件的制作方法还包括：
步骤S101-2、在衬底1的表面形成介电层2。介电层2的存在可以防止底电极3内的原子或离子扩散到衬底1内。至于介电层2的制作材料，以及介电层2的厚度可以根据实际情况设置，在此不作具体限定。
实施例三
本发明实施例提供了一种存储器，该存储器包括实施例一提供的存储器件。
与现有技术相比，本发明实施例提供的存储器的有益效果与实施例一提供的存储器件的有益效果相同，在此不做赘述。
实施例四
本发明实施例提供了一种电子设备，该存储器件包括实施例三提供的存储器。
与现有技术相比，本发明实施例提供的电子设备的有益效果与实施例一提供的存储器件的有益效果相同，在此不做赘述。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (17)
1.一种存储器件，其特征在于，包括：形成在衬底上的阻变元件；所述阻变元件包括底电极，顶电极，以及位于所述底电极和所述顶电极之间的阻变层；其中，所述底电极、所述阻变层和所述顶电极所含有的材料均为钽材料。
2.根据权利要求1所述的存储器件，其特征在于，所述阻变层所含有的钽材料为钽基氧化物；所述底电极和/或所述顶电极所含有的钽材料为钽基导电物。
3.根据权利要求1所述的存储器件，其特征在于，所述存储器件还包括扩散阻挡层，所述扩散阻挡层位于所述阻变层与所述顶电极之间。
4.根据权利要求3所述的存储器件，其特征在于，所述扩散阻挡层所含有的材料为钽。
5.根据权利要求1～4任一项所述的存储器件，其特征在于，所述阻变层包括多层阻变层；多个所述阻变层的绝缘性沿着远离所述底电极的方向逐渐减小。
6.根据权利要求1～4任一项所述的存储器件，其特征在于，所述阻变层包括第一阻变层和第二阻变层，所述第一阻变层形成在所述底电极背离所述衬底的表面，所述第二阻变层位于所述第一阻变层与所述顶电极之间；
所述第一阻变层所含有的材料为TaOx，1.7＜x＜2.1，所述第二阻变层所含有的材料为TaOy，0.25＜y＜1.2。
7.根据权利要求1～4任一项所述的存储器件，其特征在于，所述存储器件还包括介电层，所述介电层位于所述衬底与所述底电极之间。
8.一种存储器件的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底的表面上方形成底电极；
在所述底电极背离所述衬底的表面形成阻变层；
在所述阻变层背离所述衬底的上方形成顶电极；所述底电极、所述阻变层和所述顶电极所含有的材料均为钽材料。
9.根据权利要求8所述的存储器件的制作方法，其特征在于，所述阻变层所含有的钽材料为钽基氧化物；所述底电极和/或所述顶电极所含有的钽材料为钽基导电物。
10.根据权利要求8所述的存储器件的制作方法，其特征在于，在所述底电极背离所述衬底的表面形成所述阻变层包括：
采用磁控溅射工艺在所述底电极背离所述衬底的上方形成所述阻变层。
11.根据权利要求8所述的存储器件的制作方法，其特征在于，在所述底电极背离所述衬底的表面形成所述阻变层后，在所述阻变层背离所述衬底的上方形成所述顶电极前，所述存储器件的制作方法还包括：
在所述阻变层背离所述衬底的表面形成扩散阻挡层。
12.根据权利要求11所述的存储器件的制作方法，其特征在于，所述扩散阻挡层所含有的材料为钽。
13.根据权利要求8～12任一项所述的存储器件的制作方法，其特征在于，所述阻变层包括多层阻变层，多个所述阻变层的绝缘性沿着远离所述底电极的方向逐渐减小。
14.根据权利要求8～12任一项所述的存储器件的制作方法，其特征在于，所述阻变层包括第一阻变层和第二阻变层，所述第一阻变层形成在所述底电极背离所述衬底的表面，所述第二阻变层位于所述第一阻变层与所述顶电极之间；
所述第一阻变层所含有的材料为TaOx，1.7＜x＜2.1，所述第二阻变层所含有的材料为TaOy，0.25＜y＜1.2。
15.根据权利要求8～12任一项所述的存储器件的制作方法，其特征在于，提供一所述衬底后，在所述衬底的表面上方形成所述底电极前，所述存储器件的制作方法还包括：
在所述衬底的表面形成介电层。
16.一种存储器，其特征在于，包括权利要求1～7任一项所述存储器件。
17.一种电子设备，其特征在于，包括权利要求16所述存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010082910.4A CN111341909A (zh) | 2020-02-07 | 2020-02-07 | 一种存储器件及其制作方法、存储器及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010082910.4A CN111341909A (zh) | 2020-02-07 | 2020-02-07 | 一种存储器件及其制作方法、存储器及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111341909A true CN111341909A (zh) | 2020-06-26 |
Family
ID=71186052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010082910.4A Pending CN111341909A (zh) | 2020-02-07 | 2020-02-07 | 一种存储器件及其制作方法、存储器及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341909A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116806117A (zh) * | 2023-08-03 | 2023-09-26 | 西安电子科技大学 | 基于直流偏压调控的氧化物忆阻器的制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315969A (zh) * | 2008-06-26 | 2008-12-03 | 复旦大学 | 一种具有掺杂控制层的电阻存储器 |
| US20100019219A1 (en) * | 2008-07-24 | 2010-01-28 | Lee Yu-Jin | Resistive memory device and method for manufacturing the same |
| CN101866940A (zh) * | 2009-04-16 | 2010-10-20 | 索尼公司 | 半导体存储器及其制造方法 |
| JP2011198909A (ja) * | 2010-03-18 | 2011-10-06 | Panasonic Corp | 抵抗変化型不揮発性記憶素子 |
| CN103682095A (zh) * | 2013-12-23 | 2014-03-26 | 北京大学 | 一种具有选择特性的阻变存储器及其制备方法 |
| US20140166966A1 (en) * | 2011-06-10 | 2014-06-19 | Ulvac, Inc. | Resistance Change Element and Method for Producing the Same |
| US20150171142A1 (en) * | 2013-12-16 | 2015-06-18 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory device and method for manufacturing the same |
| CN108807668A (zh) * | 2018-06-25 | 2018-11-13 | 华中科技大学 | 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备 |
| US20190305218A1 (en) * | 2018-03-29 | 2019-10-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
-
2020
- 2020-02-07 CN CN202010082910.4A patent/CN111341909A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315969A (zh) * | 2008-06-26 | 2008-12-03 | 复旦大学 | 一种具有掺杂控制层的电阻存储器 |
| US20100019219A1 (en) * | 2008-07-24 | 2010-01-28 | Lee Yu-Jin | Resistive memory device and method for manufacturing the same |
| CN101866940A (zh) * | 2009-04-16 | 2010-10-20 | 索尼公司 | 半导体存储器及其制造方法 |
| JP2011198909A (ja) * | 2010-03-18 | 2011-10-06 | Panasonic Corp | 抵抗変化型不揮発性記憶素子 |
| US20140166966A1 (en) * | 2011-06-10 | 2014-06-19 | Ulvac, Inc. | Resistance Change Element and Method for Producing the Same |
| US20150171142A1 (en) * | 2013-12-16 | 2015-06-18 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory device and method for manufacturing the same |
| CN103682095A (zh) * | 2013-12-23 | 2014-03-26 | 北京大学 | 一种具有选择特性的阻变存储器及其制备方法 |
| US20190305218A1 (en) * | 2018-03-29 | 2019-10-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
| CN108807668A (zh) * | 2018-06-25 | 2018-11-13 | 华中科技大学 | 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116806117A (zh) * | 2023-08-03 | 2023-09-26 | 西安电子科技大学 | 基于直流偏压调控的氧化物忆阻器的制备方法 |
| CN116806117B (zh) * | 2023-08-03 | 2024-02-06 | 西安电子科技大学 | 基于直流偏压调控的氧化物忆阻器的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5488458B2 (ja) | 抵抗変化素子及びその製造方法 | |
| US7939815B2 (en) | Forming a carbon passivated ovonic threshold switch | |
| JP4763858B2 (ja) | 半導体メモリの製造方法 | |
| KR101422423B1 (ko) | 저항성 ｒａｍ 디바이스들 및 방법들 | |
| US8097878B2 (en) | Nonvolatile memory elements with metal-deficient resistive-switching metal oxides | |
| US11101321B2 (en) | Nonvolatile resistive memory device and manufacturing method thereof | |
| US9379322B2 (en) | Highly reliable nonvolatile memory and manufacturing method thereof | |
| TWI425633B (zh) | 記憶體元件及記憶體裝置 | |
| KR101052875B1 (ko) | 저항성 램 소자의 제조방법 | |
| JP2008153624A (ja) | 炭素フィラメントメモリおよびその形成方法 | |
| US8513639B2 (en) | Resistive-switching memory and fabrication method thereof | |
| CN103733339A (zh) | 存储器单元结构 | |
| TWI542054B (zh) | 記憶體元件，製造其之方法，及記憶體裝置 | |
| CN104969374A (zh) | 具有开关层和中间电极层的电阻开关器件及其形成方法 | |
| US8350244B2 (en) | Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device | |
| TW201248408A (en) | Signal processing circuit | |
| KR101964996B1 (ko) | 메모리 디바이스 및 그 제조 방법 | |
| TW201011909A (en) | Storage element and storage device | |
| WO2011090152A1 (ja) | 半導体装置及びその製造方法 | |
| KR20060082868A (ko) | 저항 스위칭 반도체 메모리 | |
| US8344375B2 (en) | Nonvolatile memory elements with metal deficient resistive switching metal oxides | |
| CN111341909A (zh) | 一种存储器件及其制作方法、存储器及电子设备 | |
| US8362455B2 (en) | Storage node of a resistive random access memory device with a resistance change layer and method of manufacturing the same | |
| CN112164749B (zh) | 双极性阻变存储器及其制备方法 | |
| JP2013089740A (ja) | アルミナ抵抗変化型メモリ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200626 |
|
| RJ01 | Rejection of invention patent application after publication |