JP2013089740A - アルミナ抵抗変化型メモリ素子及びその製造方法 - Google Patents
アルミナ抵抗変化型メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2013089740A JP2013089740A JP2011228511A JP2011228511A JP2013089740A JP 2013089740 A JP2013089740 A JP 2013089740A JP 2011228511 A JP2011228511 A JP 2011228511A JP 2011228511 A JP2011228511 A JP 2011228511A JP 2013089740 A JP2013089740 A JP 2013089740A
- Authority
- JP
- Japan
- Prior art keywords
- resistance change
- metal
- layer
- voltage
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】抵抗変化層に金属ないしは半導体、窒素を添加することにより、あらかじめ伝導パスの一部を形成する(プレフィラメント)ことにより、従来の高電圧フォーミングによるフィラメント形成プロセスを経ることなく、ON電圧と同等レベルの低電圧化することにより、素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性の抵抗変化素子。
【選択図】図5
Description
更に詳しくは、下部電極及び上部電極からなる1対の電極と、下部電極及び上部電極により狭持された、アルミニウム酸化物の抵抗変化層とで構成されている抵抗変化型メモリ素子に関するものである。
また最近は、電極層の一方を半導体Siなどにより形成することでの素子形成、消費電力の低下を試みる例もあるが、この方法においては一方の電極材料が指定されることにより、素子の実用化、特に他の素子と組み合わせた回路形成ないしは製造工程において自由度が低下することは避けられないという欠点がある。
この添加材料は基本的に導電性を有していればよく、例えば、金(Au)、白金(Pt)、Ru(ルテニウム)、Ir(イリジウム)、Al(アルミニウム)、Ti(チタニウム)、Co(コバルト)、Ni(ニッケル)等金属あるいはこれらの合金、あるいは電気伝導性を示す物質であれば、金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物等の化合物でも構わない。例えば、酸素欠損性TiO2(二酸化チタン)、ITO(スズ添加インジウム酸化物)、AlN、SiC、MgB2等の導電性を有する化合物を使用することができる。
このような機構上の違いから、一般的にフィラメント型は形成されるフィラメントのサイズに素子の特性が依存し、電極サイズには依存しない。対して界面型は電極サイズへの依存性が見られる特徴を有する。
SiO2(200nm)付きSi(100)基板上に、電子ビーム蒸着法でTi密着層20nm、1〜3nm/minの成長速度にて、Al下部配線層を500nm、1〜3nm/minの成長速度で成膜する。
その後、下部電極層状にDC/RF同時スパッタ法を用いて抵抗変化層を成膜する。AlをDCスパッタ法で、Al2O3をRFスパッタ法で90‐100nm同時成膜する。
成膜後のサンプルはフォトレジストAZ5214(AZ Electronic Materials社製)をスピンコート法にて1.4μmコートし、90℃で2分フォトレジスト中の溶液を飛ばす(ソフトベーク)。その後コンタクトマスクアライナー(波長350nmの水銀ランプ)を用いて1.5秒電極パターンを露光。露光後120℃で30秒の反転ベークを経て、もう一度マスクアライナーにて6秒Hgランプを照射することで上部電極パターンを露光形成する。
下部電極を真空蒸着装置でリフトオフ工程を用いて、Ti20nm、Al200nmを1×10−4Pa台以下の高真空下において成膜する。アルミニウムはこの真空度以下では膜中にアルミナが混入、もしくは表面のラフネスが増大(Ra 数nmから数十nmへ)し、Al表面が銀色から、銀色と白色の混合色に変化した。
下部電極をスパッタ装置でTi20nm、Al200nmを1×10−4Pa以下の高真空下において成膜する。抵抗変化層は実施例1及び2同様にDC/RF同時スパッタ装置において、アルミナターゲットをRFスパッタ200Wにて作製を行った。アルミナターゲットのRFスパッタにおいてはArプラズマ(Arガス18sccm)をベースに窒素ガスを2sccm導入することによりチャンバ内にアルゴンプラズマと窒素プラズマを発生させ窒素を膜中に添加する。図11にこの膜のN1sのXPSスペクトルを示す。横軸が結合エネルギーを、縦軸が光電子検出強度を示す。結合エネルギーから膜中には窒素が添加され、窒化アルミが形成されていることがわかる。
2 抵抗変化層
3 下部電極層
4 密着層
5 酸化物層
6 基板
7 抵抗変化型メモリ素子
Claims (4)
- 金属/金属酸化物(抵抗変化層)/金属の3層からなる抵抗変化型メモリ素子であって、前記金属酸化物中に電気伝導性を有する物質が添加され、物質を介して抵抗変化を引き起こす伝導性パスが形成され、素子の作動開始時において前記添加材料による導電性パスの高電圧のフォーミングプロセスを経ることなく導電性プレフィラメントが形成されていることを特徴とする抵抗変化メモリ素子。
- 前記金属酸化物がAlOx(xの範囲はx<1.5)であることを特徴とする請求項1に記載の抵抗変化メモリ素子。
- 前記導電性プレフィラメントが金属元素、半導体元素で構成されていることを特徴とする請求項1に記載の抵抗変化メモリ素子。
- 前記導電性プレフィラメントが金属元素又は半導体元素の酸化物、窒化物、炭化物、ホウ化物で構成されていることを特徴とする請求項1に記載の抵抗変化メモリ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011228511A JP5874905B2 (ja) | 2011-10-18 | 2011-10-18 | アルミナ抵抗変化型メモリ素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011228511A JP5874905B2 (ja) | 2011-10-18 | 2011-10-18 | アルミナ抵抗変化型メモリ素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013089740A true JP2013089740A (ja) | 2013-05-13 |
JP5874905B2 JP5874905B2 (ja) | 2016-03-02 |
Family
ID=48533366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011228511A Expired - Fee Related JP5874905B2 (ja) | 2011-10-18 | 2011-10-18 | アルミナ抵抗変化型メモリ素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5874905B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015002473A1 (ko) * | 2013-07-03 | 2015-01-08 | 고려대학교 산학협력단 | 투명전극을 포함하는 반도체 소자 및 그 제조방법 |
CN105098065A (zh) * | 2014-05-14 | 2015-11-25 | 中国科学院宁波材料技术与工程研究所 | 一种电阻型随机存储器的存储单元的制备方法及其产品 |
WO2016114311A1 (ja) * | 2015-01-15 | 2016-07-21 | 国立研究開発法人物質・材料研究機構 | 抵抗変化型素子およびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135752A (ja) * | 2006-11-28 | 2008-06-12 | Samsung Electronics Co Ltd | ドーパントを含む抵抗性メモリ素子及びその製造方法 |
WO2008149484A1 (ja) * | 2007-06-05 | 2008-12-11 | Panasonic Corporation | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
JP2009218411A (ja) * | 2008-03-11 | 2009-09-24 | Fujitsu Ltd | 抵抗記憶素子及びその製造方法 |
JP2009295941A (ja) * | 2008-06-09 | 2009-12-17 | Univ Of Tokyo | 記憶素子およびその製造方法 |
-
2011
- 2011-10-18 JP JP2011228511A patent/JP5874905B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135752A (ja) * | 2006-11-28 | 2008-06-12 | Samsung Electronics Co Ltd | ドーパントを含む抵抗性メモリ素子及びその製造方法 |
WO2008149484A1 (ja) * | 2007-06-05 | 2008-12-11 | Panasonic Corporation | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
JP2009218411A (ja) * | 2008-03-11 | 2009-09-24 | Fujitsu Ltd | 抵抗記憶素子及びその製造方法 |
JP2009295941A (ja) * | 2008-06-09 | 2009-12-17 | Univ Of Tokyo | 記憶素子およびその製造方法 |
Non-Patent Citations (2)
Title |
---|
JPN6015031624; 児子精祐 他: 'ReRAMに用いるAlOx薄膜のナノ構造' 第69回応用物理学会学術講演会講演予稿集 Vol.2 , 20080910 * |
JPN6015031626; 李政祐 他: '同時スパッタ法を用いて作製したAl2O3薄膜のスイッチング特性' 2010年春季第57回応用物理学関係連合講演会講演予稿集 , 20100303 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015002473A1 (ko) * | 2013-07-03 | 2015-01-08 | 고려대학교 산학협력단 | 투명전극을 포함하는 반도체 소자 및 그 제조방법 |
CN105098065A (zh) * | 2014-05-14 | 2015-11-25 | 中国科学院宁波材料技术与工程研究所 | 一种电阻型随机存储器的存储单元的制备方法及其产品 |
WO2016114311A1 (ja) * | 2015-01-15 | 2016-07-21 | 国立研究開発法人物質・材料研究機構 | 抵抗変化型素子およびその製造方法 |
US10290802B2 (en) | 2015-01-15 | 2019-05-14 | National Insitute for Materials Science | Variable resistance device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP5874905B2 (ja) | 2016-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5863302B2 (ja) | 二端子抵抗性スイッチングデバイス構造及びその製造方法 | |
Fang et al. | $\hbox {HfO} _ {x}/\hbox {TiO} _ {x}/\hbox {HfO} _ {x}/\hbox {TiO} _ {x} $ Multilayer-Based Forming-Free RRAM Devices With Excellent Uniformity | |
KR100672274B1 (ko) | Rram 메모리 셀 전극 | |
KR101052875B1 (ko) | 저항성 램 소자의 제조방법 | |
US10312439B2 (en) | Manufacturing method for a nonvolatile resistive switching memory device | |
US8258038B2 (en) | Method of manufacturing semiconductor memory | |
JP6344243B2 (ja) | スイッチング素子、および半導体スイッチング装置の製造方法 | |
CN109065710B (zh) | 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用 | |
TW201310659A (zh) | 電阻變化元件及其製造方法 | |
JP5874905B2 (ja) | アルミナ抵抗変化型メモリ素子の製造方法 | |
WO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
US8981333B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JP2011211165A (ja) | 半導体装置及びその製造方法 | |
JP5939482B2 (ja) | 抵抗変化型メモリ素子およびその製造方法 | |
US20190181182A1 (en) | Rectifying element and switching element having the rectifying element | |
KR101570620B1 (ko) | 저항변화 메모리 소자 및 그 제조방법 | |
Kim et al. | Voltage‐Tunable Ultra‐Steep Slope Atomic Switch with Selectivity over 1010 | |
JP2011238696A (ja) | 抵抗変化素子及びその製造方法、並びに半導体装置及びその製造方法 | |
KR20200074900A (ko) | 흑린층을 활성층으로 포함하는 저항 변화 메모리 소자 및 이의 제조방법 | |
JPWO2018181019A1 (ja) | 半導体装置およびその製造方法 | |
JP2015065240A (ja) | 電流制御素子およびその製造方法 | |
CN106159082B (zh) | 电阻式随机存储器的形成方法 | |
JP6662289B2 (ja) | 半導体装置およびその製造方法 | |
KR101469711B1 (ko) | 저항 스위칭 메모리 소자 및 그 제조 방법 | |
JP7426119B2 (ja) | 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5874905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |