JP7426119B2 - 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法 - Google Patents

非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法 Download PDF

Info

Publication number
JP7426119B2
JP7426119B2 JP2021509038A JP2021509038A JP7426119B2 JP 7426119 B2 JP7426119 B2 JP 7426119B2 JP 2021509038 A JP2021509038 A JP 2021509038A JP 2021509038 A JP2021509038 A JP 2021509038A JP 7426119 B2 JP7426119 B2 JP 7426119B2
Authority
JP
Japan
Prior art keywords
electrode
film
nonlinear resistance
resistance element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021509038A
Other languages
English (en)
Other versions
JPWO2020195918A1 (ja
Inventor
秀昭 沼田
宗弘 多田
直樹 伴野
浩一郎 岡本
憲幸 井口
Original Assignee
ナノブリッジ・セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナノブリッジ・セミコンダクター株式会社 filed Critical ナノブリッジ・セミコンダクター株式会社
Publication of JPWO2020195918A1 publication Critical patent/JPWO2020195918A1/ja
Application granted granted Critical
Publication of JP7426119B2 publication Critical patent/JP7426119B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、非線形抵抗素子およびその製造方法、並びにスイッチング素子に関する。
半導体集積回路は、微細化（スケーリング則）によってデバイスの集積化・低電力化が進められ、性能向上が図られてきた。近年、リソグラフィプロセスの高コスト化、およびデバイス寸法の物理的限界により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
近年、ゲートアレイとスタンダードセルの中間的な位置づけとして、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの回路構成を任意に設定することを可能とするものである。ＦＰＧＡは、多層配線構造の内部に抵抗変化素子を有し、配線の電気的接続を変更できる。このようなＦＰＧＡを搭載した半導体装置を用いることによって、回路の自由度を向上することができる。
抵抗変化素子としては、ＭＲＡＭ（磁気抵抗メモリ：Ｍａｇｎｅｔｏ－ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（相変化メモリ：Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（抵抗変化型メモリ：Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＣＢＲＡＭ（固体電解質のイオンにより導電性パスを形成するＲＡＭ：Ｃｏｎｄｕｃｔｉｖｅ Ｂｒｉｄｇｉｎｇ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などが挙げられる。
ＲｅＲＡＭは、外部から印加される電圧と電流により、抵抗値が変化する特性を利用するものである。ＲｅＲＡＭセルでは、２つの電極の間に挟まれた抵抗変化膜を有する構造が用いられる。例えば、２つの電極間に電界を印加して、金属酸化物からなる抵抗変化膜内部にフィラメントを生成するか、または、２つの電極間に導電性パスを形成することにより、オン状態とする。その後、２つの電極間へ逆方向に電界を印加することで、フィラメントを消失させるか、または、２つの電極間に形成されていた導電性パスを消失させることにより、オフ状態とする。印加する電界の方向を反転させることで、２つの電極間の抵抗値が大きく異なり、オン状態とオフ状態との間のスイッチングがなされる。上記オン状態とオフ状態との間における抵抗値の相違に応じて、この抵抗変化素子を介して流れる電流が異なることを利用して、データを記憶する。データ書き込み時は、記憶させるデータに対応して、オフ状態からオン状態への遷移、またはオン状態からオフ状態への遷移を引き起こすための電圧値、電流値およびパルス幅を選択し、データ記憶用のフィラメントの生成もしくは消失、または導電性パスの形成もしくは消失を行う。
非特許文献１には、このようなＲｅＲＡＭに利用できる抵抗変化素子の一例として、不揮発性抵抗変化素子が開示されている。非特許文献１に開示されている不揮発性抵抗変化素子は、イオン伝導体からなる固体電解質と、固体電解質の２つの面のそれぞれに接して設けられた第１電極および第２電極とを有する。第１電極は第１の金属から構成され、第２電極は第２の金属から構成されている。第１の金属と第２の金属は、金属を酸化して金属イオンを生成する過程における標準生成ギブズエネルギーΔＧが相違している。
非特許文献１の抵抗変化素子は、イオン伝導体中における金属イオン移動と、電気化学反応による「金属イオンの還元による金属の析出」と「金属の酸化による金属イオンの生成」を利用して、抵抗変化膜を挟む電極間の抵抗値を可逆的に変化させ、スイッチングを行う不揮発性スイッチング素子である。この不揮発性スイッチング素子は、金属架橋構造の形成と溶解によって、オン状態とオフ状態を遷移可能な不揮発性の金属架橋型抵抗変化素子である。
非特許文献１の抵抗変化素子にあっては、オフ状態からオン状態への遷移過程（セット過程）では、不活性電極である第２電極を接地して、活性電極である第１電極に正電圧を印加すると、第１電極と固体電解質の界面において、第１電極の金属が金属イオンとなって固体電解質に溶解する。一方、第２電極側において、第２電極から供給される電子を利用して、固体電解質中の金属イオンが固体電解質中に金属になって析出する。固体電解質中に析出した金属により、金属架橋構造が形成され、最終的に、第１電極と第２電極を接続する金属架橋が形成される。金属架橋を介して第１電極と第２電極が電気的に接続されることで、スイッチがオン状態になる。
一方、オン状態からオフ状態への遷移過程（リセット過程）では、オン状態のスイッチに対して、第２電極を接地して第１電極に負電圧を印加すると、金属架橋を構成している金属が金属イオンになって固体電解質に溶解する。金属の溶解が進行すると、金属架橋を構成している金属架橋構造の一部が切れる。最終的に、第１電極と第２電極を接続する金属架橋が切断されると、電気的接続が切れ、スイッチがオフ状態になる。
なお、金属の溶解が進行すると、導通経路を構成する金属架橋構造は細くなって第１電極および第２電極間の抵抗が大きくなり、第１電極と固体電解質の界面では、溶解している金属イオンが還元され、金属として析出する。そのため、固体電解質中に含まれる金属イオン濃度が減少して比誘電率が変化することに伴い、電極間容量が変化するなど、電気的接続が完全に切れる前の段階から電気特性が変化し、最終的に電気的接続が切れる。
また、金属架橋型抵抗変化素子をオン状態からオフ状態に遷移させた（リセットした）後、再び第２電極を接地して第１電極に正電圧を印加すると、オフ状態からオン状態への遷移過程（セット過程）が進行する。すなわち、金属架橋型抵抗変化素子は、オフ状態からオン状態への遷移過程（セット過程）と、オン状態からオフ状態への遷移過程（リセット過程）を、可逆的に行うことが可能である。
このような固体電解質層型の抵抗変化素子は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の半導体スイッチよりもサイズが小さく、オン抵抗が小さいという特徴がある。そのため、固体電解質層型の抵抗変化素子は、プログラマブルロジックデバイスのスイッチング素子への適用が有望である。
また、抵抗変化素子の導通状態（オンまたはオフ）は印加電圧をオフにしてもそのまま維持される。そのため、抵抗変化素子は、不揮発性のメモリ素子としての応用も考えられる。例えば、抵抗変化素子を有するメモリ素子としては、トランジスタ等の選択素子１個と抵抗変化素子１個とを含むメモリセルを基本単位とし、複数のメモリセルを縦方向と横方向にそれぞれ配列したものが挙げられる。このようにメモリセルを配列することによって、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルの抵抗変化素子の導通状態をセンスし、抵抗変化素子のオンまたはオフの状態から情報「１」または「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
上述した２端子型の不揮発性抵抗変化素子を半導体装置に搭載し、この不揮発性抵抗変化素子をプログラミングする場合、不揮発性抵抗変化素子１つにつき、１つの選択トランジスタ（アクセストランジスタ）を備えた構成が用いられる。この構成は、一般的に１Ｔ１Ｒと呼ばれている。１Ｔ１Ｒは、選択トランジスタの占める面積が大きいため、全体の面積が実効的に大きくなるという課題があった。そのため、選択トランジスタを非線形抵抗素子などの２端子の選択素子（セレクタ）に置き換えることによって、回路の実装面積を小さくすることが検討されている。この構成は、一般的に１Ｓ１Ｒと呼ばれている。例えば、特許文献１には、抵抗変化素子の上部に２端子の選択素子（セレクタ）を形成し、１Ｓ１Ｒを構成する技術が記載されている。また、特許文献２には、抵抗変化素子としてオボニックメモリスイッチ（ＯＭＳ）を使用するとともに、２端子の選択素子（セレクタ）としてオボニック閾値スイッチ（ＯＴＳ）を使用し、１Ｓ１Ｒを構成する例が記載されている。特許文献２に記載のオボニックメモリスイッチとオボニック閾値スイッチには、カルコゲナイド材料が用いられている。また、電極には、窒化物である窒化チタンアルミ（ＴｉＡｌＮ）が用いられている。
日本特許第５３８０６１２号公報 日本特開２００６－０８６５２６号公報
Ｍ．Ｔａｄａ，Ｋ．Ｏｋａｍｏｔｏ，Ｔ．Ｓａｋａｍｏｔｏ，Ｍ．Ｍｉｙａｍｕｒａ，Ｎ．Ｂａｎｎｏ，ａｎｄ Ｈ．Ｈａｄａ，"Ｐｏｌｙｍｅｒ Ｓｏｌｉｄ－Ｅｌｅｃｔｒｏｌｙｔｅ Ｓｗｉｔｃｈ Ｅｍｂｅｄｄｅｄ ｏｎ ＣＭＯＳ ｆｏｒ Ｎｏｎｖｏｌａｔｉｌｅ Ｃｒｏｓｓｂａｒ Ｓｗｉｔｃｈ" ，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，Ｖｏｌ．５８，Ｎｏ．１２，ｐｐ．４３９８－４４０６，（２０１１）． Ｋ．Ｔａｎａｋａ，"Ｓｔｒｕｃｔｕａｌ ｐｈａｓｅ ｔｒａｎｓｉｔｉｏｎｓ ｉｎ ｃｈａｌｃｏｇｅｎｉｄｅ ｇｌａｓｓｅｓ"，ＰＨＹＳＩＣＡＬ ＲＥＶＩＥＷ Ｂ，ＶＯＬＵＭＥ ３９，ＮＵＭＢＥＲ ２，ｐｐ．１２７０－１２７９，（１９８８）．
プログラミング対象の抵抗変化素子を選択する素子として、トランジスタの代わりに、２端子の選択素子（セレクタ）を用いる場合、電気特性が十分ではないという課題があった。プログラミング時に、アレイ内のただ１つの抵抗変化素子を選択するために、２端子の選択素子（セレクタ）を動作させても、電気特性が十分でない場合、誤書き込みを発生し、これにより回路動作時に誤動作が生じてしまうことがある。特に、２端子の選択素子（セレクタ）としてオボニック閾値スイッチ（ＯＴＳ）を使用する場合に、カルコゲナイド材料と電極間の電気接触が安定しないという課題があった。
この発明は、上述した事情に鑑みてなされたものであって、電気特性を改善した非線形抵抗素子、非線形抵抗素子を備えるスイッチング素子、非線形抵抗素子の製造方法を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の第１態様に示す非線形抵抗素子では、金属窒化物からなる第１電極と、金属からなる第１中間層と、アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、金属からなる第２中間層と、金属窒化物からなる第２電極とを備え、前記第１電極、前記第１中間層、前記非線形抵抗層、前記第２中間層、および、前記第２電極が、この順に積層されている。
本発明の第２態様に示すスイッチング素子は、論理回路の信号経路中に設けられたスイッチング素子であって、２つの２端子型の非線形抵抗素子と、２つの２端子型の不揮発性抵抗変化素子と、を有し、前記２つの２端子型の不揮発性抵抗変化素子のそれぞれの一方の端子が互いに接続され、かつ、前記２つの２端子型の非線形抵抗素子のそれぞれの一方の電極と接続され、前記２つの２端子型の非線形抵抗素子は、本発明の第１態様に示す非線形抵抗素子である。
本発明の第３態様に示す非線形抵抗素子の製造方法では、金属窒化物からなる第１電極と、金属からなる第１中間層と、アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、金属からなる第２中間層と、金属窒化物からなる第２電極とを、この順に同一真空内で積層する。
本発明によれば、電気特性に優れた２端子の選択素子（セレクタ）の製造を可能にし、選択トランジスタを２端子の選択素子（セレクタ）で置き換えることにより、回路の実装面積を小さくすることができる。
第１の実施形態に係る非線形抵抗素子の構成例を示す断面図である。 第１の実施形態に係る非線形抵抗素子の電流－電圧特性（Ｉ－Ｖ特性）の一例を示す図である。 第１の実施形態の比較例に係る非線形抵抗素子の構成例を示す断面図である。 第２の実施形態の試料１、試料２および試料３の非線形抵抗素子の電気特性を示す図である。 第２の実施形態の試料１において、印加電界の平方根と、電流密度／印加電界の対数との関係を示す図である。 第３の実施形態に係る非線形抵抗素子であり、集積回路内に作り込まれた非線形抵抗素子を示す断面図である。 第４の実施形態に係るクロスバースイッチの構成の一例を示す等価回路図である。 第５の実施形態に係る半導体装置の素子構造を示す断面図である。
以下、図面を参照して本発明の実施形態について説明する。
（第１の実施形態）
本実施形態は、本発明の第１の例として、電気特性に優れた２端子の選択素子（セレクタ）に関するものである。図１を用いて、本実施形態の非線形抵抗素子の構成例を説明する。
図１に示すように、本実施形態の非線形抵抗素子１００は、第１電極１０１と、第１中間層１０２と、非線形抵抗層１０３と、第２中間層１０４と、第２電極１０５とが、この順に積層された構造をなしている。
第１中間層１０２は、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、ＨｆまたはＷのいずれか１種を主成分とする金属からなる。
第１電極１０１の材料としては、第１中間層１０２の材料の窒化物を用いることができる。
第２中間層１０４は、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、ＨｆまたはＷのいずれか１種を主成分とする金属からなる。
第２電極１０５は、第２中間層１０４の材料の窒化物を用いることができる。
非線形抵抗層１０３は、アモルファス・カルコゲナイド薄膜からなる。アモルファス・カルコゲナイド薄膜の材料としては、ＧｅおよびＳｉの少なくとも１種と、Ｓｅ、ＴｅおよびＳからなる群から選択される少なくとも１種とを含むアモルファス・カルコゲナイドを用いることができる。アモルファス・カルコゲナイド薄膜は、さらに、Ａｓ、ＳｂおよびＮからなる群から選択される少なくとも１種を含んでいてもよい。
以下、本実施形態の非線形抵抗素子の具体的な形成方法を示す。
第１電極１０１として、例えば、膜厚１０ｎｍのＴｉＮ膜を基板上に堆積する。
ＴｉＮ膜の成膜方法としては、ＤＣスパッタリング法を用いることができる。例えば、１×１０－６Ｐａ程度まで減圧されたスパッタリングチャンバー内部に、アルゴン（Ａｒ）ガスと窒素（Ｎ２）ガスを導入し、チタン（Ｔｉ）ターゲットに５００Ｗ～２ｋＷの直流（ＤＣ）電力を印加することにより、ＴｉＮ膜を堆積する。
続いて、第１中間層１０２を形成する。
第１中間層１０２としては、例えば、膜厚２ｎｍのＴｉ膜を堆積する。
Ｔｉ膜の成膜方法としては、ＤＣスパッタリング法を用いることができる。例えば、１×１０－６Ｐａ程度まで減圧されたスパッタリングチャンバー内部に、アルゴン（Ａｒ）ガスのみを導入し、チタン（Ｔｉ）ターゲットに５００Ｗ～２ｋＷの直流（ＤＣ）電力を印加することにより、第１電極１０１上にＴｉ膜を堆積する。
なお、第１電極１０１と第１中間層１０２は、ガスを切り替えるのみで、同一真空中において連続的に形成することができる。
次に、非線形抵抗層１０３を形成する。
非線形抵抗層１０３としては、例えば、膜厚５０ｎｍのＧｅ－Ｓｅ系のカルコゲナイドのアモルファス膜（アモルファス・カルコゲナイド薄膜）を堆積する。
アモルファス・カルコゲナイド薄膜の成膜方法としては、Ｇｅターゲットと例えば、Ｇｅ２０Ｓｅ８０などの組成のＧｅ－Ｓｅ化合物ターゲットを用いた同時スパッタリング法を用いることができる。例えば、１×１０－６Ｐａ程度まで減圧されたスパッタリングチャンバー内部に、アルゴン（Ａｒ）ガスを導入し、Ｇｅターゲットに１０Ｗ～５００ＷのＤＣ電力またはＲＦ電力を印加し、Ｇｅ－Ｓｅ化合物ターゲットに１００Ｗ～２ｋＷのＲＦ電力を印加する。Ｇｅ－Ｓｅ化合物ターゲットの組成、あるいは、同時スパッタリングする際のＧｅターゲットとＧｅ－Ｓｅ化合物ターゲットに印加する電力を調整することにより、非線形抵抗層１０３の組成を調整することができる。また、同時スパッタリングする際に、アルゴン（Ａｒ）ガスに加えて窒素（Ｎ２）ガスを用いると、非線形抵抗層１０３に窒素を添加することができる。
本実施形態では、例えば、組成がＧｅ４７Ｓｅ５３であり、膜厚約５０ｎｍのアモルファス・カルコゲナイド薄膜を形成する。
次に、第２中間層１０４を形成する。
第２中間層１０４としては、例えば、膜厚２ｎｍのＴｉ膜を堆積する。
Ｔｉ膜の成膜方法としては、第１中間層１０２と同様に、ＤＣスパッタリング法を用いることができる。
次に、第２電極１０５を形成する。
第２電極１０５としては、例えば、膜厚２５ｎｍのＴｉＮ膜を堆積する。
第２電極１０５の成膜方法としては、第１電極１０１と同様に、アルゴン（Ａｒ）ガスと窒素（Ｎ２）ガスを用いた、ＤＣスパッタリング法を用いる。
第２中間層１０４と第２電極１０５は、ガスを切り替えるのみで、同一真空中において連続的に形成することができる。
上述の形成方法によって得られた積層体を素子化するためには、いわゆるフォトリソグラフィーとドライエッチングによる微細加工技術を用いることが好適である。
図２は、本実施形態の非線形抵抗素子の電流－電圧特性（Ｉ－Ｖ特性）の一例を示す図である。
この非線形抵抗素子は、強い非線形を示し、特に１．４Ｖ近傍に急激な電流の飛躍が見られる。また、この非線形抵抗素子は、０．２５Ｖ印加時に流れる電流と、２Ｖ印加時に流れる電流の比から定義する非線形性ＮＬ（２Ｖ／０．２５Ｖ）が約１×１０６である。本実施形態の非線形抵抗素子では、このような電気特性が安定的に得られた。
（第１の実施形態の比較例）
図３を用いて、第１の実施形態の比較例として、関連技術による２端子の非線形抵抗素子の一例を説明する。
図３に示すように、関連技術による非線形抵抗素子３００は、第１電極３０１と、非線形抵抗層３０３と、第２電極３０５とが、この順に積層された構造をなしている。
第１電極３０１および第２電極３０５の材料としては、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、ＨｆまたはＷのいずれか１種を主成分とする金属の窒化物を用いることができる。
非線形抵抗層３０３は、アモルファス・カルコゲナイド薄膜からなる。アモルファス・カルコゲナイド薄膜の材料としては、ＧｅおよびＳｉの少なくとも１種と、Ｓｅ、ＴｅおよびＳからなる群から選択される少なくとも１種とを含むアモルファス・カルコゲナイドを用いることができる。アモルファス・カルコゲナイド薄膜は、さらに、Ａｓ、ＳｂおよびＮからなる群から選択される少なくとも１種を含んでいてもよい。
以下、関連技術による非線形抵抗素子の具体的な形成方法を示す。
第１電極３０１として、例えば、膜厚１０ｎｍのＴｉＮ膜を基板上に堆積する。
ＴｉＮ膜の成膜方法としては、ＤＣスパッタリング法を用いることができる。例えば、１×１０－６Ｐａ程度まで減圧されたスパッタリングチャンバー内部に、アルゴン（Ａｒ）ガスと窒素（Ｎ２）ガスを導入し、チタン（Ｔｉ）ターゲットに５００Ｗ～２ｋＷの直流（ＤＣ）電力を印加することにより、ＴｉＮ膜を堆積する。
次に、非線形抵抗層３０３を形成する。
非線形抵抗層３０３としては、例えば、膜厚５０ｎｍのＧｅ－Ｓｅ系のカルコゲナイドのアモルファス膜（アモルファス・カルコゲナイド薄膜）を堆積する。
アモルファス・カルコゲナイド薄膜の成膜方法としては、Ｇｅターゲットと例えば、Ｇｅ２０Ｓｅ８０などの組成のＧｅ－Ｓｅ化合物ターゲットを用いた同時スパッタリング法を用いることができる。例えば、１×１０－６Ｐａ程度まで減圧されたスパッタリングチャンバー内部に、アルゴン（Ａｒ）ガスを導入し、Ｇｅターゲットに１０Ｗ～５００ＷのＤＣ電力またはＲＦ電力を印加し、Ｇｅ－Ｓｅ化合物ターゲットに１００Ｗ～２ｋＷのＲＦ電力を印加する。Ｇｅ－Ｓｅ化合物ターゲットの組成、あるいは、同時スパッタリングする際のＧｅターゲットとＧｅ－Ｓｅ化合物ターゲットに印加する電力を調整することにより、非線形抵抗層３０３の組成を調整することができる。また、同時スパッタリングする際に、アルゴン（Ａｒ）ガスに加えて窒素（Ｎ２）ガスを用いると、非線形抵抗層３０３に窒素を添加することができる。
本比較例では、例えば、組成がＧｅ４７Ｓｅ５３であり、膜厚約５０ｎｍのアモルファス・カルコゲナイド薄膜を形成する。
次に、第２電極３０５を形成する。
第２電極３０５としては、例えば、膜厚２５ｎｍのＴｉＮ膜を堆積する。
第２電極３０５の成膜方法としては、第１電極３０１と同様に、アルゴン（Ａｒ）ガスと窒素（Ｎ２）ガスを用いた、ＤＣスパッタリング法を用いる。
本比較例の非線形抵抗素子３００では、一部の素子で、図２と同様な非線性の強い電気特性が得られたが、素子に流れる電流値（抵抗）には大きなばらつきがあり、安定しなかった。
本発明の第１の実施形態の非線形抵抗素子と比較例の非線形抵抗素子の性質を比較するために、ＪＩＳ Ｋ ５６００－５－６：１９９９（ＩＳＯ ２４０９：１９９２）に準拠する方法で付着試験を行った。
はじめに、図３に示す関連技術による構造を有する、比較例の非線形抵抗素子の膜構造を３００ｍｍウェハ上に成膜した。
成膜直後と、３５０℃で３０分間の熱処理を施した後に、非線形抵抗素子の付着試験を行った。
３５０℃で３０分間の熱処理は、素子集積化のために必要な最低限の熱処理条件を模擬している。
付着試験の結果を表１に示す。
Figure 0007426119000001
表１中の数値は、剥がれが生じた格子のおおよその割合を示す。
比較例の非線形抵抗素子では、成膜直後には良好な付着性を示しているが、３５０℃で３０分間の熱処理を施した後では、付着力が大きく低下していた。特に３００ｍｍウェハの中央部では、格子が剥がれ易くなっていることが分かる。剥がれが生じているのは、主に、第２電極３０５と非線形抵抗層３０３の間の界面であった。
同様に、図１に示す構造を有する、第１の実施形態の非線形抵抗素子の膜構造を３００ｍｍウェハ上に成膜した。
成膜直後と、３５０℃で３０分間の熱処理を施した後に、非線形抵抗素子の付着試験を行った。
付着試験の結果を表１に示す。
本発明の第１の実施形態の非線形抵抗素子では、３５０℃で３０分間の熱処理を施した後においても、付着力が維持され、ウェハ外周部でわずかな剥がれが生じているのみであった。
したがって、関連技術による非線形抵抗素子の膜構造では、素子集積化プロセス中の熱履歴のために、多層膜間での付着力が低下し、その結果、第２電極３０５と非線形抵抗層３０３の間の界面の接触抵抗が大きくなる。また、表１のように、熱処理後の付着力はウェハ面内で大きな分布をもっており、第２電極３０５と非線形抵抗層３０３の間の界面の接触抵抗は、ウェハ面内で大きな分布をもっている。その結果、関連技術による膜構造の非線形抵抗素子では、素子に流れる電流（抵抗）値には大きなばらつきがあり、安定した電気特性が得られないことが分かった。
本発明の第１の実施形態の非線形抵抗素子の膜構造では、３５０℃の熱処理後も、多層膜間で十分な付着力が維持され、第２電極１０５と第２中間層１０４の界面の接触抵抗、および、第２中間層１０４と非線形抵抗層１０３の界面の接触抵抗が安定する。その結果、均一性が高く、安定した電気特性をもつ非線形抵抗素子を得ることができた。
さらに、本発明の第１の実施形態の非線形抵抗素子では、金属電極とアモルファス・カルコゲナイド薄膜の界面には、ショットキーバリヤが生じる。例えば、Ｔｉの仕事関数は４．３３ｅＶであり、窒化物であるＴｉＮの仕事関数４．７ｅＶより小さく、Ｔｉはより電子供給源となりやすい。その結果、本発明の第１の実施形態の非線形抵抗素子は、ショットキーバリヤを抑制し、安定な電気コンタクトが得られる。その結果、本発明の第１の実施形態の非線形抵抗素子は、非線形抵抗素子をプログラミングする際の選択性、書き込みの均一性、安定性が向上する。
このように、本発明の第１の実施形態の非線形抵抗素子において、第１中間層１０２および第２中間層１０４の金属材料は、非線形抵抗層１０３との密着性の制御と、仕事関数の制御の観点から選択される。その結果、非線形抵抗層１０３と第１電極１０１および第２電極１０５との接触抵抗が安定し、均一性が高く、安定した電気特性をもつ非線形抵抗素子を得ることができる。
（第２の実施形態）
本実施形態は、本発明の第２の例として、第１の実施形態の非線形抵抗素子１００を構成する非線形抵抗層１０３の組成および膜厚を変化させた２端子の選択素子（セレクタ）に関するものである。
本実施形態で作製した非線形抵抗層１０３の組成および膜厚を表２に示す。
Figure 0007426119000002
試料１は、非線形抵抗層１０３におけるＧｅの割合が４５．３ａｔ％、Ｓｅの割合が５４．７ａｔ％、膜厚が約５０ｎｍであった。試料２は、非線形抵抗層１０３におけるＧｅの割合が４３．６ａｔ％、Ｓｅの割合が５６．４ａｔ％、膜厚が約１４３ｎｍであった。試料３は、非線形抵抗層１０３におけるＧｅの割合が５７．３ａｔ％、Ｓｅの割合が４２．７ａｔ％、膜厚が約３９ｎｍであった。
また、カルコゲナイド材料の組成から平均配位数を求めることができる。例えば、ＧｅとＳｉの合計の組成割合をｘ、ＡｓとＳｂとＮの合計の組成割合をｙ、ＳとＳｅとＴｅの合計の組成割合をｚとすると、平均配位数を、４ｘ＋３ｙ＋２ｚで表すことができる（ただし、ｘ＋ｙ＋ｚ＝１である。）。試料１、試料２および試料３の平均配位数も表２に示す。平均配位数は、本実施形態において説明したＧｅ－Ｓｅ系のみならず、Ａｓ－Ｓｅ系、Ｇｅ－Ｓｂ－Ｔｅ系、Ｇｅ－Ｓｂ－Ｓｅ系、Ｇｅ－Ａｓ－Ｓｅ系、Ｇｅ－Ａｓ－Ｔｅ系、あるいは、より複雑なＧｅ－Ｓｂ－Ｎ－Ｓｅ系、Ｇｅ－Ｓｉ－Ａｓ－Ｓｅ系などにおいても同様に算出できる。
図４は、試料１、試料２および試料３の非線形抵抗素子の電気特性を示す図である。
表２から、試料１の平均配位数は２．９３であり、図４から、約１．４Ｖに明快な電流ジャンプが見られた。試料１の非線形抵抗素子は、低バイアス時には高抵抗状態で、１．４Ｖ以上の高バイアス時には低抵抗状態となり、強い非線形性を示した。
表２から、試料２の平均配位数は２．８７であり、図４から、約３．６Ｖに明快な電流ジャンプが見られた。試料２の非線形抵抗素子も強い非線形性を示した。
試料１と試料２の電流ジャンプが生じる電圧の差異は、膜厚が異なることに起因する。より膜厚の厚い試料２では、スイッチ電圧が試料１よりも高くなっている。試料１と試料２を比較すると、電流ジャンプが生じる電圧は、膜厚で調整可能であることが分かる。
表２から、試料３の平均配位数は３．１５であり、電流ジャンプは見られなかった。試料３の非線形抵抗素子は、試料１および試料２の非線形抵抗素子とは異なり、低バイアス下でも低抵抗状態であり、非線形性が弱い電気特性を有していた。
試料１および試料２と、試料３とでは、組成が異なっている。その結果、組成から算出される平均配位数も異なっている。非特許文献２には、カルコゲナイドガラスのバルク材料に関して平均配位数とバンドギャップなどの物性の関連性について記載されている。非特許文献２によれば、バルクのカルコゲナイドガラスでは、平均配位数が２．４から２．６７に大きくなるに従い、バンドギャップが大きくなる。平均配位数が２．６７でバンドギャップは極大となり、さらに平均配位数が大きくなるとバンドギャップは急激に低下する。
試料１の高抵抗状態の電気特性について解析すると、図５に示すように、印加電界の平方根（Ｅ１／２）と、電流密度／印加電界（Ｊ／Ｅ）の対数との関係がほぼ線形であった。したがって、試料１の非線形抵抗素子の高抵抗状態では、プール＝フレンケル型の伝導が起きていると考えられる。プール＝フレンケル型の伝導では、バンドギャップの大きさと、電荷トラップの深さおよび密度とが、電気特性に重要な影響を与える。第２の実施形態の結果から導かれることは、平均配位数が３．１５では、プール＝フレンケル型の伝導を示す高抵抗状態となるためには、十分なバンドギャップが確保されず、必要な非線形性が得られないということである。非線形性を得るためには、平均配位数を３以下とし、十分なバンドギャップを確保し、プール＝フレンケル型の伝導による高抵抗状態を出現させる必要がある。平均配位数が３以下となる組成は、例えば、Ｇｅ（＋Ｓｉ）－Ｓｅ系では、ＧｅとＳｉを合わせた組成比が５０ａｔ％以下である。この時の組成は、例えば、Ｇｅ５０Ｓｅ５０、または、Ｇｅ２５Ｓｉ２５Ｓｅ５０などである。さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、ＳｉあるいはＧｅの組成比を下げればよい。
また、Ｇｅ２２Ａｓ２０Ｓｅ５８のカルコゲナイドガラス材とＳｉあるいはＧｅの同時スパッタ法などで組成を調整する場合には、ＧｅとＳｉを合わせた組成比が４３ａｔ％以下の時に平均配位数が３以下となる。この時の組成は、例えば、Ｇｅ４２ａｔ％、Ａｓ１５ａｔ％、Ｓｅ４３ａｔ％、あるいは、Ｇｅ１６ａｔ％、Ｓｉ２６ａｔ％、Ａｓ１５ａｔ％、Ｓｅ４３ａｔ％などである。さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、ＳｉあるいはＧｅの組成比を下げればよいことは明らかである。
カルコゲナイドガラス材からなるスパッタターゲットは、一般的な焼結体からなるターゲットに比べて、ターゲットの組成の均一性に優れている。その結果、組成の均一性に優れたアモルファス・カルコゲナイド薄膜を得ることができるため、製造した素子のばらつきが小さく、かつ歩留まりを高く維持することができる利点を有する。
Ａｓ４０Ｓｅ６０のカルコゲナイドガラス材とＳｉあるいはＧｅの同時スパッタ法などで組成を調整する場合には、ＧｅとＳｉを合わせた組成比が３７．５ａｔ％以下の時に平均配位数が３以下となる。この時の組成は、例えば、Ｇｅ３７．５ａｔ％、Ａｓ２５ａｔ％、Ｓｅ３７．５ａｔ％、または、Ｓｉ３７．５ａｔ％、Ａｓ２５ａｔ％、Ｓｅ３７．５ａｔ％、あるいは、Ｇｅ１７．５ａｔ％、Ｓｉ２０ａｔ％、Ａｓ２５ａｔ％、Ｓｅ３７．５ａｔ％などである。ＧｅとＳｉを合わせた組成比が３７．５ａｔ％であれば、ＳｉとＧｅの割合を変えても平均配位数は同じである。さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、ＳｉあるいはＧｅの組成比を下げればよい。
Ｓｂ４０Ｓｅ６０のカルコゲナイドガラス材とＳｉあるいはＧｅの同時スパッタ法などで組成を調整する場合には、ＧｅとＳｉを合わせた組成比が３７．５ａｔ％以下の時に平均配位数が３以下となる。この時の組成は、例えば、Ｇｅ３７．５ａｔ％、Ｓｂ２５ａｔ％、Ｓｅ３７．５ａｔ％、または、Ｓｉ３７．５ａｔ％、Ｓｂ２５ａｔ％、Ｓｅ３７．５ａｔ％、あるいは、Ｇｅ１７．５ａｔ％、Ｓｉ２０ａｔ％、Ｓｂ２５ａｔ％、Ｓｅ３７．５ａｔ％などである。ＧｅとＳｉを合わせた組成比が３７．５ａｔ％であれば、ＳｉとＧｅの割合を変えても平均配位数は同じである。さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、ＳｉあるいはＧｅの組成比を下げればよい。
Ｇｅ１Ａｓ２Ｓｅ３のカルコゲナイドガラス材とＳｉあるいはＧｅの同時スパッタ法などで組成を調整する場合には、ＧｅとＳｉを合わせた組成比が３７．５ａｔ％以下の時に平均配位数が３以下となる。この時の組成は、例えば、Ｇｅ３７．５ａｔ％、Ａｓ２５ａｔ％、Ｓｅ３７．５ａｔ％、あるいは、Ｇｅ１２．５ａｔ％、Ｓｉ２５ａｔ％、Ａｓ２５ａｔ％、Ｓｅ３７．５ａｔ％などである。ＳｉとＧｅを合わせた組成比が３７．５ａｔ％であれば、ＳｉとＧｅの割合を変えても平均配位数は同じである。さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、ＳｉあるいはＧｅの組成比を下げればよい。
また、本実施形態の非線形抵抗素子の膜構造は、上述のプール＝フレンケル型の伝導を安定化する点でも効果がある。プール＝フレンケル型の伝導では、電荷トラップの深さと密度は、バンドギャップと同様に電気特性を決定づける重要な因子である。
さて、図３に示す関連技術による構造を成膜する場合、非線形抵抗層３０３であるアモルファス・カルコゲナイド薄膜の直上に金属の窒化物からなる第２電極３０５を成膜する際に、窒素ガスを混合したプラズマを用いる。この窒素を混合したプラズマは、非線形抵抗層３０３であるアモルファス・カルコゲナイド薄膜の表面を叩き、アモルファス・カルコゲナイド薄膜中に窒素をドーピングする。また、第１電極３０１を成膜する際にも、窒素ガスを混合したプラズマを用いるが、成膜終了後にプラズマを止めた後も雰囲気中に窒素ガスが残留しているため、第１電極３０１の表面には窒素分子が吸着する。この吸着した窒素分子は、次に成膜する非線形抵抗層３０３であるアモルファス・カルコゲナイド薄膜に取り込まれ、第２電極３０５の成膜時と同様に、非線形抵抗層３０３であるアモルファス・カルコゲナイド膜中へ窒素をドーピングする要因となる。こうしたプラズマのイオンボンバ－ドメントや吸着分子による窒素ドーピングは制御が困難である。
しかし、非線形抵抗層３０３であるアモルファス・カルコゲナイド薄膜にドーピングされた窒素は、局所的に平均配位数を変化させるとともに、Ｇｅ、Ｓｉなどと結合する。Ｇｅ－Ｎ、あるいは、Ｓｉ－Ｎなどの結合は電荷トラップサイトとなり、プール＝フレンケル型の伝導に影響する。その結果、関連技術による構造の非線形抵抗素子では、意図しない窒素ドーピングの影響で、素子特性がばらつきやすい。
本実施形態の非線形抵抗素子の膜構造は、非線形抵抗層１０３であるアモルファス・カルコゲナイド薄膜の直下に、純金属である第１中間層１０２が配置されている。また、非線形抵抗層１０３であるアモルファス・カルコゲナイド薄膜の直上には、純金属である第２中間層１０４が配置されている。したがって、第１中間層１０２および第２中間層１０４の成膜時に窒素を用いない。その結果、意図しない窒素ドープを抑制でき、非線形抵抗素子の電気特性が安定し、均一性が向上する。
（第３の実施形態）
上述のような非線形抵抗素子を集積回路内に作り込む場合には、一般的な集積回路プロセスとの整合性を確保する必要がある。一般的に遷移金属の窒化物は、金属単体に比べて、酸化や、腐食性ガス、およびそれらのプラズマに耐性があり、かつ、リソグラフィーや、ドライエッチングの工程との整合性が高い。したがって、非線形抵抗素子を集積回路内に作り込む場合には、集積回路プロセスと整合させるために、素子の上面、また、下面を金属窒化物で覆っておくことが好適である。
図６は、集積回路内に作り込まれた非線形抵抗素子を示す断面図である。
図６に示すように、非線形抵抗素子６００は、第１電極６０１と、第１中間層６０２と、非線形抵抗層６０３と、第２中間層６０４と、第２電極６０５と、第１絶縁膜６０６と、第２絶縁膜６０７と、Ｃｕ電極６０８と、基板６０９と、を有する。
基板６０９上にＣｕ電極６０８が形成され、Ｃｕ電極６０８が第１絶縁膜６０６と第２絶縁膜６０７で埋め込まれている。第２絶縁膜６０７には開口部が設けられ、開口部を覆うように第１電極６０１としてＴｉＮ膜が形成されている。ＴｉＮ膜によりＣｕ電極６０８が覆われているため、第１中間層６０２、非線形抵抗層６０３、第２中間層６０４、第２電極６０５などを成膜中に、Ｃｕ電極６０８が酸化、あるいは、腐食されることを防ぐことができる。さらに、第１電極６０１の上には、第１中間層６０２として、例えば、Ｔｉ膜が形成され、さらに第１中間層６０２の上には、非線形抵抗層６０３としてアモルファス・カルコゲナイド薄膜が形成されている。また、非線形抵抗層６０３の上には、第２中間層６０４として、例えば、Ｔｉ膜が形成されている。さらに、第２中間層６０４の上には、第２電極６０５としてＴｉＮ膜が形成されている。
非線形抵抗素子６００は、さらに絶縁膜（不図示）で埋め込まれ、その絶縁膜には、第２電極６０５に至るスルーホール（不図示）が形成される。スルーホール形成時のエッチングストッパー、および、電気コンタクト材料として、ＴｉＮに代表される金属窒化物は、プロセス整合性、ならびに、電気特性の観点でも優れている。なお、第１電極６０１および第２電極６０５を構成する窒化物材料は、それぞれ、第１中間層６０２および第２中間層６０４を構成する電極材料の金属窒化物とすると、成膜装置の構成、および、効率的な製造工程を構成する上で好適である。
第１中間層６０２および第２中間層６０４は、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、ＨｆまたはＷのいずれか１種を主成分とする金属からなる。
第１電極６０１および第２電極６０５は、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、ＨｆまたはＷのいずれか１種を主成分とする金属の窒化物からなる。
第１電極６０１は第１中間層６０２の材料の窒化物からなり、第２電極６０５は第２中間層６０４の材料の窒化物からなることが好ましい。
非線形抵抗層６０３は、アモルファス・カルコゲナイド薄膜からなる。アモルファス・カルコゲナイド薄膜の材料としては、ＧｅおよびＳｉの少なくとも１種と、Ｓｅ、ＴｅおよびＳからなる群から選択される少なくとも１種とを含むアモルファス・カルコゲナイドを用いることができる。アモルファス・カルコゲナイド薄膜は、さらに、Ａｓ、ＳｂおよびＮからなる群から選択される少なくとも１種を含んでいてもよい。
非線形抵抗層６０３の平均配位数は、３．０以下になるように組成を調整する。
（第４の実施形態）
本実施形態は、本発明の第３の例として、第１の実施形態で説明した非線形抵抗素子と不揮発性の抵抗変化素子を含むスイッチング素子を有するクロスバースイッチに関するものである。
不揮発性の抵抗変化素子は、活性電極と、不活性電極と、前記活性電極および前記不活性電極に挟まれた抵抗変化膜とで構成された２端子型の素子である。詳細は、日本再表２０１６－２０３７５１号公報などに開示されている。
本実施形態のクロスバースイッチの構成を説明する。
図７は、本実施形態のクロスバースイッチの構成の一例を示す等価回路図である。
図７に示すように、本実施形態のクロスバースイッチ７００は、アレイ状に設けられた複数のスイッチング素子７３０を有する。スイッチング素子７３０は、論理回路の信号経路中に設けられたスイッチング素子に相当する。
スイッチング素子７３０は、不揮発性抵抗変化素子７３１、７３２と、非線形抵抗素子７２１、７２２とを有する。
不揮発性抵抗変化素子７３１、７３２は、それぞれの不活性電極同士が接続されている。不揮発性抵抗変化素子７３１の活性電極は、第１配線７４１に接続されている。
不揮発性抵抗変化素子７３２の活性電極は、第２配線７４２に接続されている。
非線形抵抗素子７２１の２つの電極のうち、一方の電極が不揮発性抵抗変化素子７３１の不活性電極に接続され、他方の電極が第３配線７４３に接続されている。
非線形抵抗素子７２２の２つの電極のうち、一方の電極が不揮発性抵抗変化素子７３２の不活性電極に接続され、他方の電極が第４配線７４４に接続されている。
図７に示す例では、第１配線７４１と第３配線７４３が平行に配置され、第２配線７４２と第４配線７４４が平行に配置されている。第１配線７４１および第３配線７４３は、他の２つの配線（第２配線７４２および第４配線７４４）と直交している。
次に、図７に示すスイッチング素子７３０のプログラミングの方法を説明する。
不揮発性抵抗変化素子７３１をＯＮ状態（低抵抗状態）へ遷移させる場合、第３配線７４３を接地（グラウンドに接続）し、第１配線７４１に閾値電圧（セット電圧）以上の正電圧を印加する。
一方、不揮発性抵抗変化素子７３１をＯＮ状態からＯＦＦ状態（高抵抗状態）へ遷移させる場合、第１配線７４１を接地（グラウンドに接続）し、第３配線７４３に閾値電圧（リセット電圧）以上の正電圧を印加する。
また、不揮発性抵抗変化素子７３２をＯＮ状態へ遷移させる場合、第４配線７４４を接地（グラウンドに接続）し、第２配線７４２に閾値電圧（セット電圧）以上の正電圧を印加する。
一方、不揮発性抵抗変化素子７３２をＯＮ状態からＯＦＦ状態へ遷移させる場合、第２配線７４２を接地（グラウンドに接続）し、第４配線７４４に閾値電圧（リセット電圧）以上の正電圧を印加する。
このようにして、不揮発性抵抗変化素子７３１のプログラミングは非線形抵抗素子７２１を介して行い、不揮発性抵抗変化素子７３２のプログラミングは非線形抵抗素子７２２を介して行うことができる。
上述したように、本発明の第１の実施形態の非線形抵抗素子は優れた非線形性を有している。そのため、プログラミング対象の不揮発性抵抗変化素子を選択するための２端子の選択素子として第１の実施形態の非線形抵抗素子を用いることで、スイッチング素子の誤書き込みおよび誤動作を防止することが可能となる。その結果、選択トランジスタを用いない不揮発スイッチング素子を実現でき、集積度と高信頼性に優れたクロスバースイッチを提供することができる。これにより、優れたＦＰＧＡを製造できる。
（第５の実施形態）
第４の実施形態で述べた非線形抵抗素子と不揮発性の抵抗変化素子を含むスイッチング素子を具現化するための素子構造について説明する。
図８は、半導体装置の素子構造を示す断面図である。
図８に示す半導体装置８００は、スイッチング素子８２２ａ、８２２ｂを有する。
スイッチング素子８２２ａは、不揮発性抵抗変化素子の活性電極（第１配線８０５ａ）と、不揮発性抵抗変化素子の抵抗変化膜８０９と、第１電極８１０と、非線形抵抗層８１１と、第２電極８１２とを有する。
第１電極８１０は、不揮発性抵抗変化素子の不活性電極と、非線形抵抗素子の第１電極（図１に示す第１電極１０１に相当）と、非線形抵抗素子の第１中間層（図１に示す第１中間層１０２に相当）とを、兼ね備えた多層膜である。
また、第２電極８１２は、非線形抵抗素子の第２中間層（図１に示す第２中間層１０４に相当）と、非線形抵抗素子の第２電極（図１に示す第２電極１０５に相当）とを、兼ね備えた多層膜である。
活性電極（第１配線８０５ａ）と、抵抗変化膜８０９と、第１電極８１０とから、不揮発性抵抗変化素子が形成され、第１電極８１０と、非線形抵抗層８１１と、第２電極８１２とから、非線形抵抗素子が形成されている。さらに、図８に示す積層体８４０は、抵抗変化膜８０９、第１電極８１０、非線形抵抗層８１１および第２電極８１２に相当する。
スイッチング素子８２２ｂは、スイッチング素子８２２ａと同様に、活性電極（第１配線８０５ｂ）と、抵抗変化膜８０９と、第１電極８１０と、非線形抵抗層８１１と、第２電極８１２とを有する。
スイッチング素子８２２ａ、８２２ｂは、抵抗変化膜８０９、第１電極８１０および非線形抵抗層８１１を共用している構成である。また、スイッチング素子８２２ａ、８２２ｂのそれぞれに制御電極の役目を果たす第２電極８１２が設けられている。スイッチング素子８２２ａの第２電極８１２は、バリアメタル８２０ａ、プラグ８１９ａを介して、第２配線８１８ａと接続されている。スイッチング素子８２２ｂの第２電極８１２は、バリアメタル８２０ｂ、プラグ８１９ｂを介して第２配線８１８ｂと接続されている。
図８に示すように、多層配線構造は、半導体基板（不図示）上に、層間絶縁膜８０２、バリア絶縁膜８０３、層間絶縁膜８０４、絶縁性バリア膜８０７、保護絶縁膜８１４、層間絶縁膜８１７、ハードマスク膜８１６、およびバリア絶縁膜８２１の順に積層した絶縁積層体を有する。多層配線構造は、第１配線８０５ａ、８０５ｂと、第２配線８１８ａ、８１８ｂを有する。第１配線８０５ａ、８０５ｂは、層間絶縁膜８０４およびバリア絶縁膜８０３に形成された配線溝にバリアメタル８０６ａ、８０６ｂを介して、埋め込まれている。第２配線８１８ａ、８１８ｂおよびプラグ８１９ａ、８１９ｂは、層間絶縁膜８１７およびハードマスク膜８１６に形成された配線溝に埋め込まれている。第２配線８１８ａとプラグ８１９ａとが一体となっており、第２配線８１８ａおよびプラグ８１９ａの側面および底面がバリアメタル８２０ａによって覆われている。
絶縁性バリア膜８０７に形成された開口部にスイッチング素子８２２ａ、８２２ｂそれぞれの不揮発性抵抗変化素子の活性電極となる第１配線８０５ａ、８０５ｂの上面の一部が露出している。絶縁性バリア膜８０７の開口部の壁面および絶縁性バリア膜８０７上に、抵抗変化膜８０９、第１電極８１０、非線形抵抗層８１１および第２電極８１２が順に積層されている。スイッチング素子８２２ａ、８２２ｂは、非線形抵抗素子付き相補型抵抗変化素子である。
第２電極８１２を所望の形状に加工した後に、保護絶縁膜８１４が形成される。図８に示した素子構造では、抵抗変化膜８０９、第１電極８１０、非線形抵抗層８１１、第２電極８１２からなる積層体８４０の側面が保護絶縁膜８１４で覆われている。第１配線８０５ａ、８０５ｂが不揮発性抵抗変化素子の活性電極の役目を兼ねることで、製造工程数を簡略化し、かつ、電極抵抗を下げることができる。通常のＣｕダマシン配線プロセスに対する追加工程として、少なくとも２枚のマスクセットを作製するだけで、不揮発性抵抗変化素子を搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができる。
スイッチング素子８２２ａ、８２２ｂに用いられる抵抗変化型不揮発素子は、本実施形態では、イオン伝導体中における金属イオン移動と電気化学反応とを利用している。不揮発性抵抗変化素子は、電圧の印加、あるいは電流を流すことでオン／オフの制御を行う。不揮発性抵抗変化素子は、例えば、抵抗変化膜８０９中への第１配線８０５ａ、８０５ｂに係る金属の電界拡散を利用してオン／オフの制御を行う。
図８に示す各膜の構成について説明する。
図８に示さない半導体基板は、半導体素子が形成された基板である。半導体基板には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜８０２は、半導体基板上に形成された絶縁膜である。層間絶縁膜８０２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜８０２は、複数の絶縁膜を積層したものであってもよい。
層間絶縁膜８０４には、層間絶縁膜８０２と同種の膜を用いることが可能である。
バリア絶縁膜８０３は、層間絶縁膜８０２および層間絶縁膜８０４の間に設けられた、バリア性を有する絶縁膜である。バリア絶縁膜８０３は、第１配線８０５ａ、８０５ｂを配線溝に形成する際にエッチングストップ層としての役割を有する。バリア絶縁膜８０３としては、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。
絶縁性バリア膜８０７は、層間絶縁膜８０４上に形成された絶縁膜である。絶縁性バリア膜８０７には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。絶縁性バリア膜８０７は、複数の絶縁膜を積層したものであってもよい。
層間絶縁膜８０４およびバリア絶縁膜８０３には、第１配線８０５ａ、８０５ｂを埋め込むための配線溝が形成されており、当該配線溝にバリアメタル８０６ａ、８０６ｂを介して第１配線８０５ａ、８０５ｂが埋め込まれている。
第１配線８０５ａ、８０５ｂは、層間絶縁膜８０４およびバリア絶縁膜８０３に形成された配線溝にバリアメタル８０６ａ、８０６ｂを介して埋め込まれた配線である。第１配線８０５ａ、８０５ｂは、スイッチング素子８２２ａ、８２２ｂの不揮発性抵抗変化素子の活性電極を兼ね、抵抗変化膜８０９と接触している。なお、第１配線８０５ａ、８０５ｂと抵抗変化膜８０９との間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜８０９は連続工程にて堆積され、連続工程にて加工される。また、抵抗変化膜８０９の下部がコンタクトプラグを介して下層配線に接続されることはない。第１配線８０５ａ、８０５ｂには、抵抗変化膜８０９において拡散、イオン電導が可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。第１配線８０５ａ、８０５ｂは、ＡｌやＭｎと合金化されていてもよい。
バリアメタル８０６ａ、８０６ｂは、第１配線８０５ａ、８０５ｂに係る金属が層間絶縁膜８０２や下層へ拡散することを防止するために、第１配線８０５ａ、８０５ｂの側面および底面を被覆する、バリア性を有する導電性膜である。例えば、第１配線８０５ａ、８０５ｂがＣｕを主成分とする金属元素からなる場合には、バリアメタル８０６ａ、８０６ｂには、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
絶縁性バリア膜８０７は、第１配線８０５ａ、８０５ｂを含む層間絶縁膜８０４上に形成される。絶縁性バリア膜８０７は、第１配線８０５ａ、８０５ｂに係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜８０４中への第１配線８０５ａ、８０５ｂに係る金属の拡散を防いだり、第２電極８１２、非線形抵抗層８１１、第１電極８１０および抵抗変化膜８０９の加工時にエッチングストップ層としての役割を果たしたりする。絶縁性バリア膜８０７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、およびそれらの積層構造等を用いることができる。絶縁性バリア膜８０７は、保護絶縁膜８１４およびハードマスク膜８１６と同一材料であることが好ましい。
絶縁性バリア膜８０７は、第１配線８０５ａ、８０５ｂ上にて開口部を有する。絶縁性バリア膜８０７の開口部においては、第１配線８０５ａ、８０５ｂと抵抗変化膜８０９が接している。絶縁性バリア膜８０７の開口部は、第１配線８０５ａ、８０５ｂの領域内に形成されている。このようにすることで、凹凸の小さい第１配線８０５ａ、８０５ｂの表面上に不揮発性抵抗変化素子を形成することができるようになる。絶縁性バリア膜８０７の開口部の壁面は、第１配線８０５ａ、８０５ｂから離れるにしたがって広くなるテーパ面となっている。絶縁性バリア膜８０７の開口部のテーパ面は、第１配線８０５ａ、８０５ｂの上面に対し８５°以下に設定されている。このようにすることで、第１配線８０５ａ、８０５ｂと抵抗変化膜８０９の接続部の外周（絶縁性バリア膜８０７の開口部の外周部付近）における電界集中が緩和され、絶縁耐性を向上させることができる。
抵抗変化膜８０９は、抵抗が変化する膜である。抵抗変化膜８０９には、第１配線８０５ａ、８０５ｂ（不揮発性抵抗変化素子の下部電極（活性電極））に係る金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができる。該不揮発性抵抗変化素子の抵抗変化を金属イオンの析出によって行う場合には、抵抗変化膜８０９としてイオン伝導可能な膜が用いられる。例えば、Ｔａを含む酸化物絶縁膜であるＴａ２Ｏ５、ＴａＳｉＯ等を用いることができる。また、抵抗変化膜８０９は、下からＴａ２Ｏ５、ＴａＳｉＯの順に積層した積層構造とすることができる。このような積層構造とすることで、抵抗変化膜８０９を固体電解質として用いた場合には、低抵抗時（オン時）にイオン伝導層内部に形成される金属イオン（例えば、銅イオン）よる架橋を、Ｔａ２Ｏ５層で分断することで、オフ時に金属イオンを容易に回収することができるようになり、スイッチング特性を向上させることができる。抵抗変化膜８０９は、第１配線８０５ａ、８０５ｂ、絶縁性バリア膜８０７の開口部のテーパ面、および絶縁性バリア膜８０７上に形成されている。第１配線８０５ａ、８０５ｂと抵抗変化膜８０９の接続部にある抵抗変化膜８０９の外周部分は、少なくとも絶縁性バリア膜８０７の開口部のテーパ面上に沿って設けられている。
多層構造の第１電極８１０のうち、抵抗変化膜８０９と直接接している下側の層には、第１配線８０５ａ、８０５ｂに係る金属よりもイオン化し難く、抵抗変化膜８０９において拡散、イオン電導し難い金属が用いられることが好ましい。例えば、Ｐｔ、Ｒｕ等を用いることができる。また、Ｐｔ、Ｒｕ等の金属材料を主成分としたＲｕＴａ、ＲｕＴｉなどを用いてもよい。第１電極８１０は下側の面で抵抗変化膜８０９と直接接しており、上側の面で非線形抵抗層８１１に接している。第１電極８１０のうち、非線形抵抗層８１１と接している上層（図１に示す第１中間層１０２に相当）には、仕事関数の制御、および、密着性の制御のために、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、Ｈｆ、Ｗなどが用いられる。また、第１電極８１０内部での相互拡散を防ぐために、第１電極８１０の中間の層には金属窒化物を挿入することが好適である。第１電極８１０の中間の層（図１に示す第１電極１０１に相当）としては、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、Ｈｆ、Ｗなどの窒化物が好適である。
非線形抵抗層８１１（図１に示す非線形抵抗層１０３に相当）には、アモルファスのカルコゲナイド材料を用いる。例えば、ＧｅおよびＳｉの少なくとも１種と、Ｓｅ、ＴｅおよびＳからなる群から選択される少なくとも１種とを含むアモルファス・カルコゲナイドを用いることができる。さらに、非線形抵抗層８１１は、Ａｓ、ＳｂおよびＮからなる群から選択される少なくとも１種を含んでいてもよい。非線形抵抗層８１１には、Ｇｅ－Ｓｅ系、Ａｓ－Ｓｅ系、Ｇｅ－Ｓｂ－Ｔｅ系、Ｇｅ－Ｓｂ－Ｓｅ系、Ｇｅ－Ａｓ－Ｓｅ系、Ｇｅ－Ａｓ－Ｔｅ系、Ｇｅ－Ｓｂ－Ｎ－Ｓｅ系、あるいは、Ｇｅ－Ｓｉ－Ａｓ－Ｓｅ系などのアモルファスのカルコゲナイド材料が適しており、十分な非線形を得るためには、平均配位数が３．０以下となるように組成を調整する。
第２電極８１２は、多層構造である。第２電極８１２は、下側の面で非線形抵抗層８１１に接している。第２電極８１２のうち、非線形抵抗層８１１と接している下層（図１に示す第２中間層１０４に相当）には、仕事関数の制御、および、密着性の制御のために、例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、Ｈｆ、Ｗなどが用いられる。第２電極８１２は、上側の面でバリアメタル８２０ａ、８２０ｂに接している。第２電極８１２のうち、バリアメタル８２０ａ、８２０ｂと接している上層（図１に示す第２電極１０５に相当）には、窒化物等を用いることができる。例えば、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｔａ、Ｈｆ、Ｗなどの窒化物が好適である。第２電極８１２の上層は、プラグ８１９ａ、８１９ｂを形成するためのビアホールの加工を施す際にエッチングストッパーとして機能する。
第２電極８１２は、バリアメタル８２０ａ、８２０ｂを介してプラグ８１９ａ、８１９ｂと電気的に接続されている。第２電極８１２とプラグ８１９ａ、８１９ｂ（厳密にはバリアメタル８２０ａ、８２０ｂ）とが接する領域の円の直径Ｒ２（またはその領域の面積）は、第１配線８０５ａ、８０５ｂと抵抗変化膜８０９とが接する領域の円の直径Ｒ１（またはその領域の面積）よりも小さくなるように設定されている。このように設定することで、第２電極８１２とプラグ８１９ａ、８１９ｂとの接続部となる、層間絶縁膜８１７に形成された下穴へのめっき（例えば、銅めっき）の埋め込み不良が抑制され、ボイドの発生を抑制することができるようになる。
保護絶縁膜８１４と絶縁性バリア膜８０７とは、同一材料であることが好ましい。すなわち、スイッチング素子８２２ａ、８２２ｂの周囲を全て同一材料で囲むことで材料の界面が一体化され、外部からの水分などの浸入を防ぐとともに、スイッチング素子８２２ａ、８２２ｂ自身からの酸素の脱離を防ぐことができるようになる。
保護絶縁膜８１４は、スイッチング素子８２２ａ、８２２ｂにダメージを与えることなく、さらに抵抗変化膜８０９からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜８１４には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜８１４は、ハードマスク膜８１６および絶縁性バリア膜８０７と同一材料であることが好ましい。これらの膜が同一材料である場合には、保護絶縁膜８１４と絶縁性バリア膜８０７およびハードマスク膜８１６とが一体化して、界面の密着性が向上し、スイッチング素子８２２ａ、８２２ｂをより保護することができるようになる。
層間絶縁膜８１７は、保護絶縁膜８１４上に形成された絶縁膜である。層間絶縁膜８１７には、例えば、シリコン酸化膜（ＳｉＯｘ）、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜８１７は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜８１７には、プラグ８１９ａ、８１９ｂを埋め込むための下穴と、第２配線８１８ａ、８１８ｂを埋め込むための配線溝が形成されている。これら下穴と配線溝にバリアメタル８２０ａ、８２０ｂを介してプラグ８１９ａ、８１９ｂおよび第２配線８１８ａ、８１８ｂが埋め込まれている。
第２配線８１８ａ、８１８ｂは、層間絶縁膜８１７に形成された配線溝にバリアメタル８２０ａ、８２０ｂを介して埋め込まれた配線である。第２配線８１８ａはプラグ８１９ａと一体になっている。プラグ８１９ａは、層間絶縁膜８１７およびハードマスク膜８１６に形成された下穴に、バリアメタル８２０ａを介して埋め込まれている。プラグ８１９ａは、バリアメタル８２０ａを介してスイッチング素子８２２ａと電気的に接続されている。第２配線８１８ａおよびプラグ８１９ａには、例えば、Ｃｕを用いることができる。第２配線８１８ｂおよびプラグ８１９ｂは、第２配線８１８ａおよびプラグ８１９ａと同様な構成である。
バリアメタル８２０ａ、８２０ｂは、第２配線８１８ａ、８１８ｂ（プラグ８１９ａ、８１９ｂを含む）に係る金属が層間絶縁膜８１７や下層へ拡散することを防止するために、第２配線８１８ａ、８１８ｂおよびプラグ８１９ａ、８１９ｂの側面および底面を被覆する、バリア性を有する導電性膜である。バリアメタル８２０ａ、８２０ｂには、例えば、第２配線８１８ａ、８１８ｂおよびプラグ８１９ａ、８１９ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜８２１は、第２配線８１８ａ、８１８ｂを含むハードマスク膜８１６上に形成され、第２配線８１８ａ、８１８ｂに係る金属（例えば、Ｃｕ）の酸化を防ぎ、上層への第２配線８１８ａ、８１８ｂに係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜８２１には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、およびそれらの積層構造等を用いることができる。
以上の素子構造により、選択トランジスタを用いない不揮発スイッチング素子実現でき、集積度と高信頼性に優れたクロスバースイッチを提供することができる。これにより、優れたＦＰＧＡを製造できる。
以上、本発明の実施形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
この出願は、２０１９年３月２６日に出願された日本出願特願２０１９－０５９３３６号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、例えば、半導体装置に利用可能である。本発明によれば、電気特性に優れた２端子の選択素子（セレクタ）の製造が可能であり、回路の実装面積を小さくすることができる。
１００ 非線形抵抗素子
１０１ 第１電極
１０２ 第１中間層
１０３ 非線形抵抗層
１０４ 第２中間層
１０５ 第２電極
３００ 非線形抵抗素子
３０１ 第１電極
３０３ 非線形抵抗層
３０５ 第２電極
６００ 非線形抵抗素子
６０１ 第１電極
６０２ 第１中間層
６０３ 非線形抵抗層
６０４ 第２中間層
６０５ 第２電極
６０６ 第１絶縁膜
６０７ 第２絶縁膜
６０８ Ｃｕ電極
６０９ 基板
７００ クロスバースイッチ
７２１、７２２ 非線形抵抗素子
７３０ スイッチング素子
７３１、７３２ 不揮発性抵抗変化素子
７４１ 第１配線
７４２ 第２配線
７４３ 第３配線
７４４ 第４配線
８００ 半導体装置
８０２ 層間絶縁膜
８０３ バリア絶縁膜
８０４ 層間絶縁膜
８０５ａ、８０５ｂ 第１配線
８０６ａ、８０６ｂ バリアメタル
８０７ 絶縁性バリア膜
８０９ 抵抗変化膜
８１０ 第１電極
８１１ 非線形抵抗層
８１２ 第２電極
８１４ 保護絶縁膜
８１６ ハードマスク膜
８１７ 層間絶縁膜
８１８ａ、８１８ｂ 第２配線
８１９ａ、８１９ｂ プラグ
８２０ａ、８２０ｂ バリアメタル
８２２ａ、８２２ｂ スイッチング素子
８４０ 積層体

Claims (3)

  1. 金属窒化物からなる第１電極と、
    金属からなる第１中間層と、
    アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、
    金属からなる第２中間層と、
    金属窒化物からなる第２電極とを、この順に同一真空内で積層する非線形抵抗素子の製造方法であって、
    前記アモルファス・カルコゲナイド薄膜からなる非線形抵抗層は、カルコゲナイドガラス材をターゲットとしてスパッタ成膜する非線形抵抗素子の製造方法。
  2. 前記カルコゲナイドガラス材ターゲットは、Ｇｅ、Ａｓ、Ｓｅを含む請求項１に記載の非線形抵抗素子の製造方法。
  3. 前記カルコゲナイドガラス材ターゲットの組成が、Ｇｅ２２Ａｓ２０Ｓｅ５８である請求項１に記載の非線形抵抗素子の製造方法。
JP2021509038A 2019-03-26 2020-03-13 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法 Active JP7426119B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019059336 2019-03-26
JP2019059336 2019-03-26
PCT/JP2020/010978 WO2020195918A1 (ja) 2019-03-26 2020-03-13 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020195918A1 JPWO2020195918A1 (ja) 2020-10-01
JP7426119B2 true JP7426119B2 (ja) 2024-02-01

Family

ID=72610578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021509038A Active JP7426119B2 (ja) 2019-03-26 2020-03-13 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法

Country Status (2)

Country Link
JP (1) JP7426119B2 (ja)
WO (1) WO2020195918A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086526A (ja) 2004-09-17 2006-03-30 Ovonyx Inc オボニック閾値スイッチを有する相変化メモリ
US20060278900A1 (en) 2004-12-30 2006-12-14 Stmicroelectronics S.R.I. Phase change memory device having an adhesion layer and manufacturing process thereof
WO2015107945A1 (ja) 2014-01-17 2015-07-23 ソニー株式会社 スイッチ素子および記憶装置
WO2018190241A1 (ja) 2017-04-11 2018-10-18 日本電気株式会社 スイッチ回路とこれを用いた半導体装置およびスイッチ方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086526A (ja) 2004-09-17 2006-03-30 Ovonyx Inc オボニック閾値スイッチを有する相変化メモリ
US20060278900A1 (en) 2004-12-30 2006-12-14 Stmicroelectronics S.R.I. Phase change memory device having an adhesion layer and manufacturing process thereof
WO2015107945A1 (ja) 2014-01-17 2015-07-23 ソニー株式会社 スイッチ素子および記憶装置
WO2018190241A1 (ja) 2017-04-11 2018-10-18 日本電気株式会社 スイッチ回路とこれを用いた半導体装置およびスイッチ方法

Also Published As

Publication number Publication date
WO2020195918A1 (ja) 2020-10-01
JPWO2020195918A1 (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US8134139B2 (en) Programmable metallization cell with ion buffer layer
US11659781B2 (en) Selector device and method of making the same
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
JP5863302B2 (ja) 二端子抵抗性スイッチングデバイス構造及びその製造方法
US8941089B2 (en) Resistive switching devices and methods of formation thereof
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
KR101052875B1 (ko) 저항성 램 소자의 제조방법
JP6901686B2 (ja) スイッチング素子、半導体装置及びその製造方法
US7423282B2 (en) Memory structure and method of manufacture
JP6798489B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
US9502647B2 (en) Resistive random-access memory (RRAM) with a low-K porous layer
US9496495B2 (en) Memory cells and methods of forming memory cells
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP2011211165A (ja) 半導体装置及びその製造方法
US8546781B2 (en) Nitrogen doped aluminum oxide resistive random access memory
JP7426119B2 (ja) 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法
JP7255853B2 (ja) 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
JP5874905B2 (ja) アルミナ抵抗変化型メモリ素子の製造方法
JP2023051435A (ja) 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法
US10615339B2 (en) Variable resistance element and method for fabricating the variable resistance element
US20230422641A1 (en) Cmos-compatible rram devices
JPWO2018181019A1 (ja) 半導体装置およびその製造方法
CN115472737A (zh) 存储装置以及其制作方法
JPWO2014050198A1 (ja) スイッチング素子およびスイッチング素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240115

R150 Certificate of patent or registration of utility model

Ref document number: 7426119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150