JP2023051435A - 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法 - Google Patents

非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法 Download PDF

Info

Publication number
JP2023051435A
JP2023051435A JP2021162102A JP2021162102A JP2023051435A JP 2023051435 A JP2023051435 A JP 2023051435A JP 2021162102 A JP2021162102 A JP 2021162102A JP 2021162102 A JP2021162102 A JP 2021162102A JP 2023051435 A JP2023051435 A JP 2023051435A
Authority
JP
Japan
Prior art keywords
nonlinear resistance
electrode
film
layer
nonlinear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021162102A
Other languages
English (en)
Other versions
JP7572058B2 (ja
Inventor
秀昭 沼田
Hideaki Numata
宗弘 多田
Munehiro Tada
直樹 伴野
Naoki Tomono
浩一郎 岡本
Koichiro Okamoto
憲幸 井口
Noriyuki Iguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanobridge Semiconductor Inc
Original Assignee
Nanobridge Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanobridge Semiconductor Inc filed Critical Nanobridge Semiconductor Inc
Priority to JP2021162102A priority Critical patent/JP7572058B2/ja
Priority claimed from JP2021162102A external-priority patent/JP7572058B2/ja
Publication of JP2023051435A publication Critical patent/JP2023051435A/ja
Application granted granted Critical
Publication of JP7572058B2 publication Critical patent/JP7572058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】電気特性に優れた非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法を提供する。【解決手段】第1電極と、アモルファス・カルコゲナイド薄膜からなる第1非線形抵抗層と、中間層と、アモルファス・カルコゲナイド薄膜からなる第2非線形抵抗層と、第2電極とを備え、第1電極、第1非線形抵抗層、中間層、第2非線形抵抗層、及び第2電極がこの順に積層された、非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法である。【選択図】図1

Description

本開示は、非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法に関する。
半導体集積回路は、微細化(スケーリング則)によってデバイスの集積化・低電力化が進められ、性能向上が図られてきた。近年、リソグラフィプロセスの高コスト化、及びデバイス寸法の物理的限界により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
近年、ゲートアレイ及びスタンダードセルの中間的な位置づけとして、FPGA(Field Programmable Gate Array)と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。FPGAは、顧客自身がチップの回路構成を任意に設定することを可能とするものである。FPGAは、多層配線構造の内部に抵抗変化素子を有し、配線の電気的接続を変更できる。このようなFPGAを搭載した半導体装置を用いることによって、回路の自由度を向上することができる。
抵抗変化素子としては、MRAM(磁気抵抗メモリ:Magneto-resistive Random Access Memory)、PRAM(相変化メモリ:Phase Change Random Access Memory)、ReRAM(抵抗変化型メモリ:Resistive Random Access Memory)、CBRAM(固体電解質のイオンにより導電性パスを形成するRAM:Conductive Bridging Random Access Memory)等が挙げられる。
ReRAMは、外部から印加される電圧と電流により、抵抗値が変化する特性を利用するものである。ReRAMセルでは、2つの電極の間に挟まれた抵抗変化膜を有する構造が用いられる。例えば、2つの電極間に電界を印加して、金属酸化物からなる抵抗変化膜内部にフィラメントを生成するか、又は、2つの電極間に導電性パスを形成することにより、オン状態とする。その後、2つの電極間へ逆方向に電界を印加することで、フィラメントを消失させるか、又は、2つの電極間に形成されていた導電性パスを消失させることにより、オフ状態とする。印加する電界の方向を反転させることで、2つの電極間の抵抗値が大きく異なり、オン状態とオフ状態との間のスイッチングがなされる。上記オン状態とオフ状態との間における抵抗値の相違に応じて、この抵抗変化素子を介して流れる電流が異なることを利用して、データを記憶する。データ書き込み時は、記憶させるデータに対応して、オフ状態からオン状態への遷移、又はオン状態からオフ状態への遷移を引き起こすための電圧値、電流値及びパルス幅を選択し、データ記憶用のフィラメントの生成もしくは消失、又は導電性パスの形成もしくは消失を行う。
非特許文献1には、このようなReRAMに利用できる抵抗変化素子の一例として、不揮発性抵抗変化素子が開示されている。非特許文献1に開示されている不揮発性抵抗変化素子は、イオン伝導体からなる固体電解質と、固体電解質の2つの面のそれぞれに接して設けられた第1電極及び第2電極とを有する。第1電極は第1の金属から構成され、第2電極は第2の金属から構成されている。第1の金属と第2の金属は、金属を酸化して金属イオンを生成する過程における標準生成ギブズエネルギーΔGが相違している。
非特許文献1の抵抗変化素子は、イオン伝導体中における金属イオン移動と、電気化学反応による「金属イオンの還元による金属の析出」と「金属の酸化による金属イオンの生成」を利用して、抵抗変化膜を挟む電極間の抵抗値を可逆的に変化させ、スイッチングを行う不揮発性スイッチング素子である。この不揮発性スイッチング素子は、金属架橋構造の形成と溶解によって、オン状態とオフ状態を遷移可能な不揮発性の金属架橋型抵抗変化素子である。
非特許文献1の抵抗変化素子にあっては、オフ状態からオン状態への遷移過程(セット過程)では、不活性電極である第2電極を接地して、活性電極である第1電極に正電圧を印加すると、第1電極と固体電解質の界面において、第1電極の金属が金属イオンとなって固体電解質に溶解する。一方、第2電極側において、第2電極から供給される電子を利用して、固体電解質中の金属イオンが固体電解質中に金属になって析出する。固体電解質中に析出した金属により、金属架橋構造が形成され、最終的に、第1電極と第2電極を接続する金属架橋が形成される。金属架橋を介して第1電極と第2電極が電気的に接続されることで、スイッチがオン状態になる。
一方、オン状態からオフ状態への遷移過程(リセット過程)では、オン状態のスイッチに対して、第2電極を接地して第1電極に負電圧を印加すると、金属架橋を構成している金属が金属イオンになって固体電解質に溶解する。金属の溶解が進行すると、金属架橋を構成している金属架橋構造の一部が切れる。最終的に、第1電極と第2電極を接続する金属架橋が切断されると、電気的接続が切れ、スイッチがオフ状態になる。
なお、金属の溶解が進行すると、導通経路を構成する金属架橋構造は細くなって第1電極及び第2電極間の抵抗が大きくなり、第1電極と固体電解質の界面では、溶解している金属イオンが還元され、金属として析出する。そのため、固体電解質中に含まれる金属イオン濃度が減少して比誘電率が変化することに伴い、電極間容量が変化する等、電気的接続が完全に切れる前の段階から電気特性が変化し、最終的に電気的接続が切れる。
また、金属架橋型抵抗変化素子をオン状態からオフ状態に遷移させた(リセットした)後、再び第2電極を接地して第1電極に正電圧を印加すると、オフ状態からオン状態への遷移過程(セット過程)が進行する。すなわち、金属架橋型抵抗変化素子は、オフ状態からオン状態への遷移過程(セット過程)と、オン状態からオフ状態への遷移過程(リセット過程)を、可逆的に行うことが可能である。
このような固体電解質層型の抵抗変化素子は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の半導体スイッチよりもサイズが小さく、オン抵抗が小さいという特徴がある。そのため、固体電解質層型の抵抗変化素子は、プログラマブルロジックデバイスのスイッチング素子への適用が有望である。
また、抵抗変化素子の導通状態(オン又はオフ)は印加電圧をオフにしてもそのまま維持される。そのため、抵抗変化素子は、不揮発性のメモリ素子としての応用も考えられる。例えば、抵抗変化素子を有するメモリ素子としては、トランジスタ等の選択素子1個と抵抗変化素子1個とを含むメモリセルを基本単位とし、複数のメモリセルを縦方向と横方向にそれぞれ配列したものが挙げられる。このようにメモリセルを配列することによって、ワード線及びビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルの抵抗変化素子の導通状態をセンスし、抵抗変化素子のオン又はオフの状態から情報「1」又は「0」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
上述した2端子型の不揮発性抵抗変化素子を半導体装置に搭載し、この不揮発性抵抗変化素子をプログラミングする場合、不揮発性抵抗変化素子1つにつき、1つの選択トランジスタ(アクセストランジスタ)を備えた構成が用いられる。この構成は、一般的に1T1Rと呼ばれている。1T1Rは、選択トランジスタの占める面積が大きいため、全体の面積が実効的に大きくなるという問題があった。そのため、選択トランジスタを非線形抵抗素子等の2端子の選択素子(セレクタ)に置き換えることによって、回路の実装面積を小さくすることが検討されている。この構成は、一般的に1S1Rと呼ばれている。例えば、特許文献1には、抵抗変化素子の上部に2端子の選択素子(セレクタ)を形成し、1S1Rを構成する技術が記載されている。また、特許文献2には、抵抗変化素子としてオボニックメモリスイッチ(OMS)を使用するとともに、2端子の選択素子(セレクタ)としてオボニック閾値スイッチ(OTS)を使用し、1S1Rを構成する例が記載されている。特許文献2に記載のオボニックメモリスイッチとオボニック閾値スイッチには、カルコゲナイド材料が用いられている。
日本特許第5380612号公報 日本特開2006-086526号公報
M.Tada,K.Okamoto,T.Sakamoto,M.Miyamura,N.Banno,and H.Hada,"Polymer Solid-Electrolyte Switch Embedded on CMOS for Nonvolatile Crossbar Switch" ,IEEE TRANSACTIONS ON ELECTRON DEVICES,Vol.58,No.12,pp.4398-4406,(2011). K.Tanaka,"Structual phase transitions in chalcogenide glasses",PHYSICAL REVIEW B,VOLUME 39,NUMBER 2,pp.1270-1279,(1988).
オボニック閾値スイッチである2端子の選択素子(セレクタ)として、特許文献2に記載されているように、カルコゲナイド材料を用いた非線形抵抗素子が知られている。非線形抵抗素子として、アモルファス・カルコゲナイド層を含むMSM(Metal-Semiconductor-Metal)構造の素子が挙げられる。このような非線形抵抗素子では、アモルファス・カルコゲナイド層を構成する元素の拡散、あるいは脱離に起因して電気特性が劣化することがある。しかしながら、上記先行技術を始めとして、様々な技術が従来から検討されているにも関わらず、優れた電気特性を有する非線形抵抗素子を得るための技術が十分でないのが現状である。
本開示は、このような状況を鑑みてなされたものであり、本開示の一実施形態が解決しようとする課題は、電気特性に優れた非線形抵抗素子を提供することである。
本開示の他の実施形態が解決しようとする課題は、上記非線形抵抗素子を備えるスイッチング素子を提供することである。
本開示の他の実施形態が解決しようとする課題は、上記非線形抵抗素子の製造方法を提供することである。
本開示は、以下の態様を含む。
<1> 第1電極と、
アモルファス・カルコゲナイド薄膜からなる第1非線形抵抗層と、
中間層と、
アモルファス・カルコゲナイド薄膜からなる第2非線形抵抗層と、
第2電極とを備え、
第1電極、第1非線形抵抗層、中間層、第2非線形抵抗層、及び第2電極がこの順に積層された、
非線形抵抗素子。
<2> アモルファス・カルコゲナイド薄膜は、Ge及びSiの少なくとも1種の元素からなる第1群元素と、Se、Te及びSからなる群から選択される少なくとも1種の元素からなる第2群元素とを含む、<1>に記載の非線形抵抗素子。
<3> 第1非線形抵抗層と第1電極との界面から、第1非線形抵抗層と中間層との界面に向かって、第1非線形抵抗層のアモルファス・カルコゲナイド薄膜を構成する第2群元素の組成が変化しており、
第2非線形抵抗層と第2電極との界面から、第2非線形抵抗層と中間層との界面に向かって、第2非線形抵抗層のアモルファス・カルコゲナイド薄膜を構成する第2群元素の組成が変化している、
<2>に記載の非線形抵抗素子。
<4> アモルファス・カルコゲナイド薄膜は、As、Sb及びNからなる群から選択される少なくとも1種の元素からなる第3群元素を含む、<1>~<3>のいずれか1つに記載の非線形抵抗素子。
<5> 第1非線形抵抗層と第1電極との界面から、第1非線形抵抗層と中間層との界面に向かって、第1非線形抵抗層のアモルファス・カルコゲナイド薄膜を構成する第3群元素の組成が変化しており、
第2非線形抵抗層と第2電極との界面から、第2非線形抵抗層と中間層との界面に向かって、第2非線形抵抗層のアモルファス・カルコゲナイド薄膜を構成する第3群元素の組成が変化している、
<4>に記載の非線形抵抗素子。
<6> 中間層は、Ti、Zr、Ta、Nb、Mo、W、Hf、V、Si、及びCからなる群から選択される少なくとも1種の元素を含む、<1>~<5>のいずれか1つに記載の非線形抵抗素子。
<7> 中間層の膜厚は、2nm以下である、<1>~<6>のいずれか1つに記載の非線形抵抗素子。
<8> 第1電極と第2電極の間に、絶対値が第1閾電圧以上の電圧を印可することにより低抵抗状態に変化し、絶対値が第1閾電圧未満の第2閾電圧以下の電圧を印可することにより高抵抗状態に変化する、<1>~<7>のいずれか1つに記載の非線形抵抗素子。
<9> 論理回路の信号経路中に設けられたスイッチング素子であって、
2つの2端子型の非線形抵抗素子と、
2つの2端子型の不揮発性抵抗変化素子と、を有し、
2つの2端子型の不揮発性抵抗変化素子のそれぞれの一方の端子が、互いに接続され、かつ、2つの2端子型の非線形抵抗素子のそれぞれの一方の電極と接続され、
2つの2端子型の非線形抵抗素子は、<1>~<8>のいずれか1つに記載の非線形抵抗素子である、
スイッチング素子。
<10> <1>~<8>のいずれか1つに記載の非線形抵抗素子の製造方法であって、
第1電極と、
第1非線形抵抗層と、
中間層と、
アモルファス・カルコゲナイド薄膜からなる第2非線形抵抗層と、
第2電極とを、この順に同一真空内で積層する、
非線形抵抗素子の製造方法。
本開示の一実施形態によれば、電気特性に優れた非線形抵抗素子が提供される。
本開示の他の実施形態によれば、上記非線形抵抗素子を備えるスイッチング素子が提供される。
本開示の他の実施形態によれば、上記非線形抵抗素子の製造方法が提供される。
図1は、第1実施形態の非線形抵抗素子の構成の一例を示す断面図である。 図2は、中間層の機能効果を調査分析した実験の一例を説明する図である。 図3は、第1実施形態の非線形抵抗素子の電流-電圧特性(I-V特性)の一例を示す図である。 図4は、比較例の非線形抵抗素子の構成の一例を示す断面図である。 図5は、比較例の非線形抵抗素子のI-V特性の一例を示す図である。 図6は、変形例の非線形抵抗素子の構成例を示す断面図である。 図7は、集積回路内に作り込まれた第2実施形態の非線形抵抗素子の一例を示す断面図である。 図8は、第3実施形態のクロスバースイッチの構成の一例を示す等価回路図である。 図9は、第4実施形態の半導体装置の素子構造の一例を示す断面図である。
以下、本開示に係る非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法の詳細を説明する。
以下の説明において参照する図面は、例示的、かつ、概略的に示されたものであり、本開示は、これらの図面に限定されない。同じ符号は、同じ構成要素を示す。また、図面の符号は省略することがある。
(第1実施形態)
第1実施形態は、本開示の第1の例として、電気特性に優れた非線形抵抗素子に関する。図1を用いて、第1実施形態の非線形抵抗素子の構成例を説明する。
図1に示すように、第1実施形態の非線形抵抗素子100は、第1電極101と、アモルファス・カルコゲナイド薄膜からなる第1非線形抵抗層102と、中間層103と、アモルファス・カルコゲナイド薄膜からなる第2非線形抵抗層104と、第2電極105とを備え、これらの電極及び層がこの順に積層されている。
このように、中間層103は、第1非線形抵抗層102と第2非線形抵抗層104との間に設けられている。
中間層103は、第1非線形抵抗層102及び第2非線形抵抗層104のアモルファス・カルコゲナイド薄膜を構成する第2群元素、若しくは、第3群元素(例えば、As、Se等)のゲッタリング材として機能する。アモルファス・カルコゲナイド薄膜を構成する元素は、中間層103に向かって拡散して移動し、第1非線形抵抗層102と中間層103との界面近傍、及び第2非線形抵抗層104と中間層103との界面近傍で濃度が高くなる。そのため、第1非線形抵抗層102、中間層103及び第2非線形抵抗層104に亘って組成の勾配が生じる。
これにより、アモルファス・カルコゲナイド薄膜を構成する元素は、素子表面への拡散、あるいは、素子外への脱離が抑制され、第1非線形抵抗層102中、及び第2非線形抵抗層104中に安定して存在することができる。そのため、電気特性に優れた非線形抵抗素子を得ることができる。
更に、中間層103を設けることで、アモルファス・カルコゲナイド薄膜を構成する元素が成膜時、および、素子形成後に脱離することを抑制することができ、上記のように、アモルファス・カルコゲナイド薄膜を構成する元素の濃度が高い領域を形成することができる。
非線形抵抗素子100は、第1電極と第2電極の間に、絶対値が第1閾電圧以上の電圧を印可することにより低抵抗状態に変化し、絶対値が第1閾電圧未満の第2閾電圧以下の電圧を印可することにより高抵抗状態に変化するものであってよい。
第1非線形抵抗層102及び第2非線形抵抗層104は、アモルファス・カルコゲナイド薄膜からなる。アモルファス・カルコゲナイド薄膜の材料としては、例えば、Ge及びSiの少なくとも1種の元素からなる第1群元素を含むアモルファス・カルコゲナイドを用いることができる。
アモルファス・カルコゲナイド薄膜は、例えば、Se、Te及びSからなる群から選択される少なくとも1種の元素からなる第2元素を含んでよい。
アモルファス・カルコゲナイド薄膜が第2群元素を含む態様において、第1非線形抵抗層102と第1電極101との界面から、第1非線形抵抗層102と中間層103との界面に向かって、第1非線形抵抗層102のアモルファス・カルコゲナイド薄膜を構成する第2群元素の組成が変化していてよい。
また、同態様において、第2非線形抵抗層104と第2電極105との界面から、第2非線形抵抗層104と中間層103との界面に向かって、第2非線形抵抗層104のアモルファス・カルコゲナイド薄膜を構成する第2群元素の組成が変化していてよい。
以上のような組成の変化は、上述した組成の勾配に寄与するため、非線形抵抗素子の電気特性の向上を容易とする。
アモルファス・カルコゲナイド薄膜は、As、Sb及びNからなる群から選択される少なくとも1種の元素からなる第3群元素を含んでよい。
アモルファス・カルコゲナイド薄膜が第3群元素を含む態様において、第1非線形抵抗層102と第1電極101との界面から、第1非線形抵抗層102と中間層103との界面に向かって、第1非線形抵抗層102のアモルファス・カルコゲナイド薄膜を構成する第3群元素の組成が変化していてよい。
また、同態様において、第2非線形抵抗層104と第2電極105との界面から、第2非線形抵抗層104と中間層103との界面に向かって、第2非線形抵抗層104のアモルファス・カルコゲナイド薄膜を構成する第3群元素の組成が変化していてよい。
以上のような組成の変化は、上述した組成の勾配に寄与するため、非線形抵抗素子の電気特性の向上を容易とする。
第1非線形抵抗層102の組成は、第2非線形抵抗層104の組成と同一であってよく、異なっていてもよい。
第1非線形抵抗層102及び第2非線形抵抗層104の膜厚は特に限定されない。膜厚が厚くなる程、素子抵抗が低抵抗になる第1閾電圧は高くなり、また、高抵抗状態でのリーク電流は小さくなる傾向がある。従って、第1非線形抵抗層102及び第2非線形抵抗層104の組成等の材質から決まる特性と、必要とされる非線形抵抗素子の電気特性とに合わせて、第1非線形抵抗層102及び第2非線形抵抗層104の膜厚が調整される。第1非線形抵抗層102及び第2非線形抵抗層104の膜厚は、例えば、5nm~50nmに設定してよい。
第1非線形抵抗層102の膜厚は、第2非線形抵抗層104の膜厚とは同一であってよく、異なっていてもよい。
中間層103は、例えば、Ti、Zr、Ta、Nb、Mo、W、Hf又はVのいずれかの1種の元素を含む金属からなる。
また、中間層103は、例えば、Si又はCを含んでよい。
このように、中間層103は、例えば、Ti、Zr、Ta、Nb、Mo、W、Hf、V、Si、及びCからなる群から選択される少なくとも1種の元素を含んでよい。
中間層103の膜厚は特に限定しないが、例えば、0.5nm以上であることが好ましい。また、中間層103の膜厚は、2nm以下であることが好ましく、1nm以下であることが好ましい。
第1電極101及び第2電極105の材料としては、例えば、Cu、Al、Ti、Zr、Ta、Nb、Mo、W、Hf、及びV、並びにそれらの窒化物を用いることができる。
第1電極101の材料は、第2電極105の材料とは同一であってよく、異なっていてもよい。
第1電極101の下方(すなわち、第1電極101の第1非線形抵抗層102を有する側とは反対側)には、下部配線が備えられていてよい。下部配線の材料としては、Cu、Al又はWのいずれか1種の元素を含む金属を用いてよい。
以下、第1実施形態の非線形抵抗素子100の具体的な形成方法を示す。
第1電極101として、例えば、膜厚10nmのTiN膜を基板上に堆積する。
TiN膜の成膜方法としては、DCスパッタリング法を用いることができる。例えば、5×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスと窒素(N)ガスを導入し、チタン(Ti)ターゲットに500W~2kWの直流(DC)電力を印加することにより、TiN膜を堆積する。
次に、第1非線形抵抗層102を形成する。
第1非線形抵抗層102としては、例えば、Ge-Si-As-Se系の膜厚20nmのカルコゲナイドのアモルファス膜(アモルファス・カルコゲナイド薄膜)を堆積する。
アモルファス・カルコゲナイド薄膜の成膜方法としては、Siターゲットと、例えば、Ge-As-Se化合物ターゲット(カルゴゲナイドターゲット)を用いた同時スパッタリング法を用いることができる。例えば、5×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスを導入し、Siターゲットに10W~500WのDC電力又はRF電力を印加し、カルコゲナイドターゲットに10W~2kWのRF電力を印加する。カルコゲナイドターゲットの組成、あるいは、同時スパッタリングする際のSiターゲット及びカルコゲナイドターゲットに印加する電力を調整することにより、第1非線形抵抗層102の組成を調整することができる。カルコゲナイドターゲットには、通常の焼結体ターゲットが利用できるが、Ge22As20Se58等の組成のカルコゲナイドガラスもターゲットとして利用できる。カルコゲナイドガラスをターゲットに用いた場合には、焼結体に比べて、ターゲットの密度、及び組成の均一性が優れるために、均一性に優れた第1非線形抵抗層102を得ることができる。また、非線形抵抗層102の成膜には、上記のようなSiとの同時スパッタリングではなく、カルコゲナイドターゲットのみを用いた通常の単独スパッタリングを行っても、第1非線形抵抗層102として機能するアモルファス・カルコゲナイド薄膜を形成できることができる。更に、スパッタリングする際に、アルゴン(Ar)ガスに加えて窒素(N)ガスを用いると、第1非線形抵抗層102に窒素を添加することができる。
なお、第1電極101及び第1非線形抵抗層102は、ガスとターゲットを切り替えることで、同一真空中において連続的に形成することができる。
次に、中間層103を形成する。
中間層103としては、例えば、膜厚0.5nmのTi膜を堆積する。
Ti膜の成膜方法としては、DCスパッタリング法を用いることができる。例えば、5×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスのみを導入し、チタン(Ti)ターゲットに500W~2kWの直流(DC)電力を印加することにより、第1非線形抵抗層102上にTi膜を堆積する。
次に、第2非線形抵抗層104を形成する。
第2非線形抵抗層104としては、例えば、第1非線形抵抗層102と同様に、膜厚20nmのGeSiAsSe系のアモルファス・カルコゲナイド薄膜を堆積する。
アモルファス・カルコゲナイド薄膜の成膜方法としては、Siターゲットと、例えば、GeAsSeカルコゲナイドターゲットを用いた同時スパッタリング法を用いることができる。例えば、5×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスを導入し、Siターゲットに10W~500WのDC電力又はRF電力を印加し、カルコゲナイドターゲットに10W~2kWのRF電力を印加する。カルコゲナイドターゲットの組成、あるいは、同時スパッタリングする際のSiターゲット及びカルコゲナイドターゲットに印加する電力を調整することにより、第2非線形抵抗層102の組成を調整することができる。その他、第1非線形抵抗層102について上述した通りである。
なお、第1非線形抵抗層102、中間層103、及び第2非線形抵抗層104の成膜は、同一真空中において連続的に行うことが望ましい。これにより、第1非線形抵抗層102と中間層103との界面、及び中間層103と第2非線形抵抗層104との界面が清浄に保たれ、中間層103の効果を最大限に発現させることができる。
次に、第2電極105を形成する。
第2電極105としては、例えば、膜厚25nmのTiN膜を堆積する。
第2電極105の成膜方法としては、第1電極101と同様に、アルゴン(Ar)ガスと窒素(N)ガスを用いた、DCスパッタリング法を用いる。
なお、第2非線形抵抗層104及び第2電極105は、ガスとターゲットを切り替えることで、同一真空中において連続的に形成することができる。
上述の形成方法によって得られた積層体を素子化するためには、いわゆるフォトリソグラフィー及びドライエッチングによる微細加工技術を用いることが好適である。
また、第1電極101を成膜する前に、絶縁膜に埋め込まれた下部配線を予め形成しておいてもよい。下部配線は更に絶縁膜で被覆され、開口部を介して、第1電極101と電気的に接続される。
(実験例)
ここで、非線形抵抗素子100の中間層103の機能効果を調査分析した実験例について説明する。
この例においては、図2に示すように、下から、膜厚10nmのTiN電極膜、膜厚2nmのTi膜、膜厚20nmのGe-As-Se系カルコゲナイドのアモルファス膜を積層し、更に、膜厚2nmのTi膜、膜厚25nmのTiN電極膜を成膜した試料を作製した。上下のTiN電極とGe-As-Se系カルコゲナイドのアモルファス膜の界面に設けられた膜厚2nmのTi膜は、第1実施形態と積層構造が異なっているが、非線形抵抗素子100の中間層103と同等の機能を有している。すなわち、第2群元素、若しくは、第3群元素に対して、ゲッタリング効果を有している。
この試料の断面を透過型電子顕微鏡(TEM)で観察し、アモルファス・カルコゲナイド薄膜の組成を分析した結果の一例を表1に示す。アモルファス・カルコゲナイド薄膜の組成は、図2に示すように、上部のTi膜とアモルファス・カルコゲナイドの界面をaとし、アモルファス・カルコゲナイド薄膜と下部のTiの界面をeとし、膜厚方向に略等間隔に5点(位置a~位置e)で分析した。
Figure 2023051435000002
表1に示すように、この実験例の一例である上記非線形抵抗素子について、アモルファス・カルコゲナイド薄膜の組成は、膜厚方向で変化していた。組成変化の理解を容易にするため、Geに対するAs及びSeの相対組成も表1に示す。As及びSeの相対組成は、上部のTi膜とアモルファス・カルコゲナイド薄膜との界面a、及びアモルファス・カルコゲナイド薄膜と下部のTi膜との界面eにおいて、位置b~位置dと比較して大きかった。このことから、第3群元素のAs、及び第2群元素のSeがTi膜との界面に向かって移動していることが分かる。特にAsは、アモルファス・カルコゲナイド薄膜の中央部cからもTi膜との界面に向かって移動している。
以上のことから、TiN電極とアモルファス・カルコゲナイド薄膜の界面に設けたTi膜は、非線形抵抗層のアモルファス・カルコゲナイド薄膜を構成する元素であるAs及びSeのゲッタリング材として機能し、AsとSeを強力に吸着・固定できることを示している。
更に、As及びSeに対してゲッタリング効果のある薄膜をアモルファス・カルコゲナイド薄膜に隣接して配置することで、As及びSeを濃縮し、成膜時の組成よりもAs濃度及びSe濃度の高い組成領域を形成することができる。
第1実施形態のように、アモルファス・カルコゲナイド薄膜の中央部に、中間層103としてゲッタリング効果のある薄膜を挿入した場合には、アモルファス・カルコゲナイド薄膜の中央部にAs濃度及びSe濃度の高い領域を設けることができる。これにより、拡散しやすいAs及びSeを膜中にしっかりと固定して素子表面に拡散することを防ぐ。また、蒸気圧が高く、素子外に脱離しやすいAs及びSeを安定して素子内に留めておくことが可能である。この結果、第1実施形態の非線形抵抗素子は安定性に優れた電気特性を示す。
中間層103には、As及びSe等に対するゲッタリング効果を示す材料として、Ti、Zr、Ta、Nb、Mo、W、Hf、及びVが適している。
また、第2群、若しくは、第3群を構成するSe、As等は蒸気圧が高く、アモルファス・カルコゲナイド薄膜のスパッタリング成膜では、Se、As等は揮発しやすく、膜中の濃度を高めることが難しい。上述したように、第2群、若しくは、第3群を構成するSe、As等に対してゲッタリング効果のあるTi等をアモルファス・カルコゲナイド薄膜に接して配置することで、Se、As等を濃縮することが可能である。このため、アモルファス・カルコゲナイド薄膜の成膜時よりも、Se濃度及びAs濃度を高くすることが可能となり、アモルファス・カルコゲナイド薄膜の組成調節範囲を広くすることができる。この結果、電気特性に優れた非線形素子を得ることができる。
図3は、第1実施形態の非線形抵抗素子100の電流-電圧特性(I-V特性)の一例を示す図である。この例において、第1電極101は、膜厚10nm、第2電極105は、膜厚25nmのTiN膜であり、中間層103は、膜厚0.5nmのTi膜である。また、第1非線形抵抗層102及び第2非線形抵抗層104は、膜厚25nmのGeAsSe系のアモルファス・カルコゲナイド薄膜である。
I-V特性は、非線形抵抗素子の第2電極に0Vから-2Vの電圧を印可して測定した。また、素子破壊を防ぐために、100μA以上の電流が流れないように測定器で制限した。
第1実施形態の一例である上記非線形抵抗素子は、強い非線形を示し、特に-1.2V近傍で急激に電流が増加した。これは、約1.2Vを第1閾電圧として低抵抗状態に変化したことを示している。低抵抗状態での電流値は100μAで制限されており、実際には、100μA以上の電流が流れることがわかる。この非線形抵抗素子の約0.6V印加した時の電流値と、低抵抗状態である1.25Vでの電流比は、約1.5×10であった。このように、第1実施形態の一例である上記非線形抵抗素子は、電気特性が優れている。
(比較例)
図4を用いて、比較例として、関連技術による非線形抵抗素子の一例を説明する。図4に示すように、関連技術による非線形抵抗素子300は、第1電極301と、非線形抵抗層303と、第2電極305とを備え、これらの電極及び層がこの順に積層されている。
第1電極301及び第2電極305の材料としては、例えば、Ti、V、Zr、Nb、Ta、Hf又はWのいずれか1種の元素を含む金属の窒化物を用いることができる。
非線形抵抗層303は、アモルファス・カルコゲナイド薄膜からなる。アモルファス・カルコゲナイド薄膜の材料としては、Ge及びSiの少なくとも1種の元素と、Se、Te及びSからなる群から選択される少なくとも1種の元素とを含むアモルファス・カルコゲナイドを用いることができる。アモルファス・カルコゲナイド薄膜は、更に、As、Sb及びNからなる群から選択される少なくとも1種を含んでいてもよい。
以下、関連技術による非線形抵抗素子300の具体的な形成方法を示す。
第1電極301として、例えば、膜厚10nmのTiN膜を基板上に堆積する。
TiN膜の成膜方法としては、DCスパッタリング法を用いることができる。例えば、1×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスと窒素(N)ガスを導入し、チタン(Ti)ターゲットに500W~2kWの直流(DC)電力を印加することにより、TiN膜を堆積する。
次に、非線形抵抗層303を形成する。
非線形抵抗層303としては、例えば、Ge-Se系の膜厚50nmのカルコゲナイドのアモルファス膜(アモルファス・カルコゲナイド薄膜)を堆積する。
アモルファス・カルコゲナイド薄膜の成膜方法としては、Geターゲットと例えば、Ge20Se80等の組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いることができる。例えば、1×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスを導入し、Geターゲットに10W~500WのDC電力又はRF電力を印加し、Ge-Se化合物ターゲットに100W~2kWのRF電力を印加する。Ge-Se化合物ターゲットの組成、あるいは、同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに印加する電力を調整することにより、非線形抵抗層303の組成を調整することができる。また、同時スパッタリングする際に、アルゴン(Ar)ガスに加えて窒素(N)ガスを用いると、非線形抵抗層303に窒素を添加することができる。
本比較例では、例えば、組成がGe47Se53であり、膜厚約50nmのアモルファス・カルコゲナイド薄膜を形成する。
次に、第2電極305を形成する。
第2電極305としては、例えば、膜厚25nmのTiN膜を堆積する。
第2電極305の成膜方法としては、第1電極301と同様に、アルゴン(Ar)ガスと窒素(N)ガスを用いた、DCスパッタリング法を用いる。
図5は、比較例の非線形抵抗素子300の電流-電圧特性(I-V特性)の一例を示す図である。この例において、第1電極301は、膜厚10nmのTiN膜であり、第2電極305は、膜厚25nmのTiN膜であり、非線形抵抗層303は、組成がGe47Se53であり、膜厚50nmのアモルファス・カルコゲナイド薄膜である。
比較例の非線形抵抗素子は、図5に示すように、電気特性の非線性が低かった。このように、比較例の非線形抵抗素子は、電気特性が劣っている。
(変形例)
図6を用いて、変形例の非線形抵抗素子の構成例を説明する。図6に示すように、変形例の非線形抵抗素子500は、第1電極501と、第1拡散バリア層502と、アモルファス・カルコゲナイド薄膜からなる非線形抵抗層503と、第2拡散バリア層504と、第2電極505とを備え、これらの電極及び層がこの順に積層されている。
このように、非線形抵抗層503は、第1拡散バリア層502と第2拡散バリア層504との間に設けられている。
第1拡散バリア層502及び第2拡散バリア層504は、非線形抵抗層503のアモルファス・カルコゲナイド薄膜を構成する元素(例えば、As、Se等)の拡散防止層として機能する。第1拡散バリア層502及び第2拡散バリア層504は、非線形抵抗層503のアモルファス・カルコゲナイド薄膜を構成する元素が、第1電極501及び第2電極505に拡散して移動することを抑制し、非線形抵抗層503のスイッチ層としての組成を保持する。そのため、電気特性に優れた非線形抵抗素子を得ることができる。
第1拡散バリア層502及び第2拡散バリア層504は、例えば、Ru、Ir、Pt、Au又はRhのいずれか1種の元素を含む金属からなることが好適である。また、第1拡散バリア層502及び第2拡散バリア層504は、例えば、Ti、Zr、Ta、Nb、Mo、W又はHf等の窒化物からなることが好適である。
第1拡散バリア層502の組成は、第2拡散バリア層504の組成と同一であってよく、異なっていてもよい。
第1拡散バリア層502及び第2拡散バリア層504の膜厚は特に限定さないが、例えば、3nm以下であることが好ましい。
第1拡散バリア層502の膜厚は、第2拡散バリア層504の膜厚と同一であってよく、異なっていてもよい。
非線形抵抗層503は、アモルファス・カルコゲナイド薄膜からなる。アモルファス・カルコゲナイド薄膜の材料としては、例えば、Ge及びSiの少なくとも1種の元素からなる第1群元素を含むアモルファス・カルコゲナイドを用いることができる。
アモルファス・カルコゲナイド薄膜は、例えば、Se、Te及びSからなる群から選択される少なくとも1種の元素からなる第2元素を含んでよい。
アモルファス・カルコゲナイド薄膜は、As、Sb及びNからなる群から選択される少なくとも1種の元素からなる第3群元素を含んでよい。
非線形抵抗層503の膜厚は特に限定されない。膜厚が厚くなる程、素子抵抗が低抵抗になる第1閾電圧は高くなり、また、高抵抗状態でのリーク電流は小さくなる傾向がある。従って、非線形抵抗層503の組成等の材質から決まる特性と、必要とされる非線形抵抗素子の電気特性とに合わせて、非線形抵抗層503の膜厚が調整される。非線形抵抗層503の膜厚は、例えば、5nm~50nmに設定してよい。
第1電極501及び第2電極505の材料としては、例えば、Cu、Al、Ti、Zr、Ta、Nb、Mo、W、Hf、及びV、並びにそれらの窒化物を用いることができる。
第1電極501の材料は、第2電極505の材料と同一であってよく、異なっていてもよい。
第1電極501の下方(すなわち、第1電極501の第1拡散バリア層502を有する側とは反対側)には、下部配線が備えられていてよい。下部配線の材料としては、Cu、Al又はWのいずれか1種の元素を主成分とする金属を用いてよい。
以下、変形例の非線形抵抗素子500の具体的な形成方法を示す。
第1電極501として、例えば、膜厚10nmのTiN膜を基板上に堆積する。
TiN膜の成膜方法としては、DCスパッタリング法を用いることができる。例えば、5×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスと窒素(N)ガスを導入し、チタン(Ti)ターゲットに500W~2kWの直流(DC)電力を印加することにより、TiN膜を堆積する。
次に、第1拡散バリア層502を形成する。
第1拡散バリア層502としては、例えば、膜厚2nmのRu膜を堆積する。
Ti膜の成膜方法としては、DCスパッタリング法を用いることができる。例えば、5×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスのみを導入し、ルテニウム(Ru)ターゲットに500W~2kWの直流(DC)電力を印加することにより、第1電極501上にRu膜を堆積する。
なお、第1電極501及び第1拡散バリア層502は、ガスとターゲットを切り替えることで、同一真空中において連続的に形成することができる。
次に、非線形抵抗層503を形成する。
非線形抵抗層503としては、例えば、Ge-As-Se系の膜厚20nmのカルコゲナイドのアモルファス膜(アモルファス・カルコゲナイド薄膜)を堆積する。
アモルファス・カルコゲナイド薄膜の成膜方法としては、Siターゲットと、例えば、Ge-As-Se化合物ターゲット(カルゴゲナイドターゲット)を用いた同時スパッタリング法を用いることができる。例えば、1×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスを導入し、Siターゲットに10W~500WのDC電力又はRF電力を印加し、カルゴゲナイドターゲットに100W~2kWのRF電力を印加する。カルゴゲナイドターゲット化合物ターゲットの組成、あるいは、同時スパッタリングする際のSiターゲットとカルゴゲナイドターゲットに印加する電力を調整することにより、非線形抵抗層503の組成を調整することができる。また、同時スパッタリングする際に、アルゴン(Ar)ガスに加えて窒素(N)ガスを用いると、非線形抵抗層503に窒素を添加することができる。
なお、第1拡散バリア層502及び非線形抵抗層503は、ガスとターゲットを切り替えることで、同一真空中において連続的に形成することができる。
次に、第2拡散バリア層504を形成する。
第1拡散バリア層504としては、例えば、膜厚2nmのRu膜を堆積する。
Ti膜の成膜方法としては、DCスパッタリング法を用いることができる。例えば、5×10-6Pa程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスのみを導入し、ルテニウム(Ru)ターゲットに500W~2kWの直流(DC)電力を印加することにより、非線形抵抗層503上にRu膜を堆積する。
なお、非線形抵抗層503及び第2拡散バリア層504は、ガスとターゲットを切り替えることで、同一真空中において連続的に形成することができる。
次に、第2電極505を形成する。
第2電極505としては、例えば、膜厚25nmのTiN膜を堆積する。
第2電極505の成膜方法としては、第1電極501と同様に、アルゴン(Ar)ガスと窒素(N)ガスを用いた、DCスパッタリング法を用いる。
なお、第2拡散バリア層504及び第2電極505は、ガスとターゲットを切り替えることで、同一真空中において連続的に形成することができる。
上述の形成方法によって得られた積層体を素子化するためには、いわゆるフォトリソグラフィー及びドライエッチングによる微細加工技術を用いることが好適である。
また、第1電極501を成膜する前に、絶縁膜に埋め込まれた下部配線を予め形成しておいてもよい。下部配線は更に絶縁膜で被覆され、開口部を介して、第1電極501と電気的に接続される。
以下、変形例に関連する態様について付記する。
(付記1)
第1電極と、
第1拡散バリア層と、
アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、
第2拡散バリア層と、
第2電極とを備え、
第1電極、第1拡散バリア層、非線形抵抗層、第2拡散バリア層、及び第2電極がこの順に積層された、
非線形抵抗素子。
(付記2)
アモルファス・カルコゲナイド薄膜は、Ge及びSiの少なくとも1種の元素からなる第1群元素と、Se、Te及びSからなる群から選択される少なくとも1種の元素からなる第2群元素とを含む、付記1に記載の非線形抵抗素子。
(付記3)
アモルファス・カルコゲナイド薄膜は、As、Sb及びNからなる群から選択される少なくとも1種の元素からなる第3群元素を含む、付記1又は付記2に記載の非線形抵抗素子。
(付記4)
付記1~付記3のいずれか1つに記載の非線形抵抗素子の製造方法であって、
第1電極と、
第1拡散バリア層と、
アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、
第2拡散バリア層と、
第2電極とを、この順に同一真空内で積層する、
非線形抵抗素子の製造方法。
(第2実施形態)
第2施形態は、本開示の第2の例として、集積回路内に作り込まれた非線形抵抗素子に関する。
上述のような非線形抵抗素子を集積回路内に作り込む場合には、一般的な集積回路プロセスとの整合性を確保する必要がある。一般的に遷移金属の窒化物は、金属単体に比べて、酸化、腐食性ガス、及びそれらのプラズマに耐性があり、かつ、リソグラフィー、及びドライエッチングの工程との整合性が高い。従って、非線形抵抗素子を集積回路内に作り込む場合には、集積回路プロセスと整合させるために、非線形抵抗素子の上面、また、下面を金属窒化物で覆っておくことが好適である。
図7は、集積回路内に作り込まれた非線形抵抗素子600を示す断面図である。
図7に示すように、非線形抵抗素子600は、第1電極601と、第1非線形抵抗層602と、中間層603と、第2非線形抵抗層604と、第2電極605と、第1絶縁膜606と、第2絶縁膜607と、Cu電極608と、基板609と、を有する。
基板609上にCu電極608が形成され、Cu電極608が第1絶縁膜606と第2絶縁膜607とで埋め込まれている。第2絶縁膜607には開口部が設けられ、開口部を覆うように第1電極601としてTiN膜が形成されている。TiN膜によりCu電極608が覆われているため、第1非線形抵抗層602、中間層603、第2非線形抵抗層604、第2電極605等を成膜中に、Cu電極608が酸化、あるいは、腐食されることを防ぐことができる。第1電極601の上には、第1非線形抵抗層602として、アモルファス・カルコゲナイド薄膜が形成され、第1非線形抵抗層602の上には、中間層603として、例えば、Ti膜が形成されている。中間層603の上には、第2非線形抵抗層604として、アモルファス・カルコゲナイド薄膜が形成されている。また、第2非線形抵抗層604の上には、第2電極605としてTiN膜が形成されている。
第1電極601、第1非線形抵抗層602、中間層603、第2非線形抵抗層604、及び第2電極605の材質の詳細は、第1電極、第1非線形抵抗層、中間層、第2非線形抵抗層、及び第2電極について第1実施形態で上述した通りである。
非線形抵抗素子600は、更に絶縁膜(不図示)で埋め込まれ、その絶縁膜には、第2電極605に至るスルーホール(不図示)が形成される。スルーホール形成時のエッチングストッパー、及び電気コンタクト材料として、TiNに代表される金属窒化物は、プロセス整合性、及び電気特性の観点でも優れている。なお、第1電極601及び第2電極605を構成する窒化物材料は、それぞれ、中間層603を構成する電極材料の金属窒化物とすると、成膜装置の構成、及び効率的な製造工程を構成する上で好適である。
(第3実施形態)
第3実施形態は、本開示の第3の例として、第1実施形態で説明した非線形抵抗素子と不揮発性の抵抗変化素子とを含むスイッチング素子を有するクロスバースイッチに関するものである。
スイッチング素子は、論理回路の信号経路中に設けられており、2つの2端子型の本開示に係る非線形抵抗素子と、2つの2端子型の不揮発性抵抗変化素子と、を有している。また、2つの2端子型の不揮発性抵抗変化素子のそれぞれの一方の端子が、互いに接続され、かつ、2つの2端子型の非線形抵抗素子のそれぞれの一方の電極と接続されている。
不揮発性の抵抗変化素子は、活性電極と、不活性電極と、当該活性電極及び不活性電極に挟まれた抵抗変化膜とで構成された2端子型の素子である。詳細は、特表2016-203751号公報等に開示されている。
図8は、第3実施形態のクロスバースイッチ700の構成の一例を示す等価回路図である。
図8に示すように、第3実施形態のクロスバースイッチ700は、アレイ状に設けられた複数のスイッチング素子730を有する。スイッチング素子730は、論理回路の信号経路中に設けられたスイッチング素子に相当する。
スイッチング素子730は、不揮発性抵抗変化素子731及び732と、非線形抵抗素子721及び722とを有する。非線形抵抗素子721及び722は、それぞれ、第1実施形態で示した非線形抵抗素子100に相当する2端子型の素子である。
不揮発性抵抗変化素子731及び732は、それぞれの不活性電極同士が接続されている。不揮発性抵抗変化素子731の活性電極は、第1配線741に接続されている。
不揮発性抵抗変化素子732の活性電極は、第2配線742に接続されている。
非線形抵抗素子721の2つの電極のうち、一方の電極が不揮発性抵抗変化素子731の不活性電極に接続され、他方の電極が第3配線743に接続されている。
非線形抵抗素子722の2つの電極のうち、一方の電極が不揮発性抵抗変化素子732の不活性電極に接続され、他方の電極が第4配線744に接続されている。
図8に示す例では、第1配線741と第3配線743が平行に配置され、第2配線742と第4配線744が平行に配置されている。第1配線741及び第3配線743は、他の2つの配線(第2配線742及び第4配線744)と直交している。
次に、図8に示すスイッチング素子730のプログラミングの方法を説明する。
不揮発性抵抗変化素子731をON状態(低抵抗状態)へ遷移させる場合、第3配線743をグラウンドに接地し、第1配線741に閾値電圧(セット電圧)以上の正電圧を印加する。
一方、不揮発性抵抗変化素子731をON状態からOFF状態(高抵抗状態)へ遷移させる場合、第1配線741をグラウンドに接地し、第3配線743に閾値電圧(リセット電圧)以上の正電圧を印加する。
また、不揮発性抵抗変化素子732をON状態へ遷移させる場合、第4配線744をグラウンドに接地し、第2配線742に閾値電圧(セット電圧)以上の正電圧を印加する。
一方、不揮発性抵抗変化素子732をON状態からOFF状態へ遷移させる場合、第2配線742をグラウンドに接地し、第4配線744に閾値電圧(リセット電圧)以上の正電圧を印加する。
このようにして、不揮発性抵抗変化素子731のプログラミングは非線形抵抗素子721を介して行い、不揮発性抵抗変化素子732のプログラミングは非線形抵抗素子722を介して行うことができる。
上述したように、本開示の第1実施形態の非線形抵抗素子は優れた非線形性を有している。そのため、プログラミング対象の不揮発性抵抗変化素子を選択するための2端子の選択素子として第1実施形態の非線形抵抗素子を用いることで、スイッチング素子の誤書き込み及び誤動作を防止することが可能となる。その結果、選択トランジスタを用いない不揮発スイッチング素子を実現でき、集積度及び高信頼性に優れたクロスバースイッチを提供することができる。これにより、優れたFPGAを製造できる。
(第4実施形態)
第4実施形態は、本開示の第4の例として、第3実施形態で説明した非線形抵抗素子と不揮発性の抵抗変化素子とを含むスイッチング素子を具現化するための素子構造に関する。
図9は、半導体装置800の素子構造の一例を示す断面図である。
図9に示す半導体装置800は、スイッチング素子822a及び822bを有する。
スイッチング素子822aは、不揮発性抵抗変化素子の活性電極(第1配線805a)と、不揮発性抵抗変化素子の抵抗変化膜809と、第1電極810と、非線形抵抗層811と、第2電極812とを有する。
第1電極810は、不揮発性抵抗変化素子の不活性電極と、非線形抵抗素子の第1電極(図1に示す第1電極101に相当)とを、兼ね備えた多層膜である。
また、第2電極812は、非線形抵抗素子の第2電極(図1に示す第2電極105に相当)である。
また、非線形抵抗層811は、非線形抵抗素子の第1非線形抵抗層(図1に示す第1非線形抵抗層102に相当)と、非線形抵抗素子の中間層(図1に示す中間層103に相当)と、非線形抵抗素子の第2非線形抵抗層(図1に示す第1非線形抵抗層104に相当)とを、兼ね備えた多層膜である。
活性電極(第1配線805a)と、抵抗変化膜809と、第1電極810とから、不揮発性抵抗変化素子が形成され、第1電極810と、非線形抵抗層811と、第2電極812とから、非線形抵抗素子が形成されている。図9に示す積層体840は、抵抗変化膜809、第1電極810、非線形抵抗層811及び第2電極812に相当する。
スイッチング素子822bは、スイッチング素子822aと同様に、活性電極(第1配線805b)と、抵抗変化膜809と、第1電極810と、非線形抵抗層811と、第2電極812とを有する。
スイッチング素子822a及び822bは、抵抗変化膜809、第1電極810及び非線形抵抗層811を共用している構成である。また、スイッチング素子822a及び822bのそれぞれに制御電極の役目を果たす第2電極812が設けられている。スイッチング素子822aの第2電極812は、バリアメタル820a及びプラグ819aを介して、第2配線818aと接続されている。第2配線818aはプラグ819aと一体になっている。スイッチング素子822bの第2電極812は、バリアメタル820b及びプラグ819bを介して第2配線818bと接続されている。第2配線818bはプラグ819bと一体になっている。
図9に示すように、多層配線構造は、半導体基板(不図示)上に、層間絶縁膜802、バリア絶縁膜803、層間絶縁膜804、絶縁性バリア膜807、保護絶縁膜814、層間絶縁膜817、ハードマスク膜816、及びバリア絶縁膜821の順に積層した絶縁積層体を有する。多層配線構造は、第1配線805a及び805bと、第2配線818a及び818bとを有する。第1配線805a及び805bは、層間絶縁膜804及びバリア絶縁膜803に形成された配線溝にバリアメタル806a及び806bを介して、埋め込まれている。第2配線818a及び818b、並びにプラグ819a及び819bは、層間絶縁膜817及びハードマスク膜816に形成された配線溝に埋め込まれている。第2配線818aとプラグ819aとが一体となっており、第2配線818a及びプラグ819aの側面及び底面がバリアメタル820aによって覆われている。
絶縁性バリア膜807に形成された開口部にスイッチング素子822a及び822bそれぞれの不揮発性抵抗変化素子の活性電極となる第1配線805a及び805bの上面の一部が露出している。絶縁性バリア膜807の開口部の壁面及び絶縁性バリア膜807上に、抵抗変化膜809、第1電極810、非線形抵抗層811及び第2電極812が順に積層されている。スイッチング素子822a及び822bは、非線形抵抗素子付き相補型抵抗変化素子である。
第2電極812を所望の形状に加工した後に、保護絶縁膜814が形成される。図9に示した素子構造では、抵抗変化膜809、第1電極810、非線形抵抗層811及び第2電極812からなる積層体840の側面が保護絶縁膜814で覆われている。第1配線805a及び805bが不揮発性抵抗変化素子の活性電極の役目を兼ねることで、製造工程数を簡略化し、かつ、電極抵抗を下げることができる。通常のCuダマシン配線プロセスに対する追加工程として、少なくとも2枚のマスクセットを作製するだけで、不揮発性抵抗変化素子を搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができる。
スイッチング素子822a及び822bに用いられる抵抗変化型不揮発素子は、第4実施形態では、イオン伝導体中における金属イオン移動と電気化学反応とを利用している。不揮発性抵抗変化素子は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。不揮発性抵抗変化素子は、例えば、抵抗変化膜809中への第1配線805a及び805bに係る金属の電界拡散を利用してオン/オフの制御を行う。
図9に示す各膜の構成について説明する。
図9に不図示の半導体基板は、半導体素子が形成された基板である。半導体基板には、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜802は、半導体基板上に形成された絶縁膜である。層間絶縁膜802には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜802は、複数の絶縁膜を積層したものであってもよい。
層間絶縁膜804には、層間絶縁膜802と同種の膜を用いることが可能である。
バリア絶縁膜803は、層間絶縁膜802と層間絶縁膜804との間に設けられた、バリア性を有する絶縁膜である。バリア絶縁膜803は、第1配線805a及び805bを配線溝に形成する際にエッチングストップ層としての役割を有する。バリア絶縁膜803としては、例えば、SiN膜、SiC膜、SiCN膜等を用いることができる。
絶縁性バリア膜807は、層間絶縁膜804上に形成された絶縁膜である。絶縁性バリア膜807には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。絶縁性バリア膜807は、複数の絶縁膜を積層したものであってもよい。
層間絶縁膜804及びバリア絶縁膜803には、第1配線805a及び805bを埋め込むための配線溝が形成されており、その配線溝にバリアメタル806a及び806bを介して第1配線805a及び805bが埋め込まれている。
第1配線805a及び805bは、層間絶縁膜804及びバリア絶縁膜803に形成された配線溝にバリアメタル806a及び806bを介して埋め込まれた配線である。第1配線805a及び805bは、スイッチング素子822a及び822bの不揮発性抵抗変化素子の活性電極を兼ね、抵抗変化膜809と接触している。なお、第1配線805a及び805bと抵抗変化膜809との間には、電極層等が挿入されていてもよい。電極層が形成される場合は、電極層及び抵抗変化膜809は連続工程にて堆積され、連続工程にて加工される。また、抵抗変化膜809の下部がコンタクトプラグを介して下層配線に接続されることはない。第1配線805a及び805bには、抵抗変化膜809において拡散、イオン伝導が可能な金属が用いられ、例えば、Cu等を用いることができる。第1配線805a及び805bは、Al、Mn等と合金化されていてもよい。
バリアメタル806a及び806bは、第1配線805a及び805bに係る金属が層間絶縁膜802及び下層へ拡散することを防止するために、第1配線805a及び805bの側面及び底面を被覆する、バリア性を有する導電性膜である。例えば、第1配線805a及び805bがCuを主成分とする金属元素からなる場合には、バリアメタル806a及び806bには、タンタル(Ta)、窒化タンタル(TaN)、窒化チタン(TiN)、炭窒化タングステン(WCN)のような高融点金属又はその窒化物等、あるいは、それらの積層膜を用いることができる。
絶縁性バリア膜807は、第1配線805a及び805bを含む層間絶縁膜804上に形成される絶縁膜である。絶縁性バリア膜807は、第1配線805a及び805bを構成する(例えば、Cu)の酸化を防いだり、層間絶縁膜804中への第1配線805a及び805bを構成する金属の拡散を防いだり、第2電極812、非線形抵抗層811、第1電極810及び抵抗変化膜809の加工時にエッチングストップ層としての役割を果たしたりする。絶縁性バリア膜807には、例えば、シリコン酸化膜(SiO)、シリコン酸化膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。また、絶縁性バリア膜807には、例えば、SiC膜、SiCN膜、SiN膜、及びそれらの積層構造等を用いることができる。絶縁性バリア膜807は、保護絶縁膜814及びハードマスク膜816と同一材料であることが好ましい。絶縁性バリア膜807は、複数の絶縁膜を積層したものであってもよい。
絶縁性バリア膜807は、第1配線805a及び805b上にて開口部を有する。絶縁性バリア膜807の開口部においては、第1配線805a及び805bと抵抗変化膜809とが接している。絶縁性バリア膜807の開口部は、第1配線805a及び805bの領域内に形成されている。このようにすることで、凹凸の小さい第1配線805a及び805bの表面上に不揮発性抵抗変化素子を形成することができるようになる。絶縁性バリア膜807の開口部の壁面は、第1配線805a及び805bから離れるにしたがって広くなるテーパ面となっている。絶縁性バリア膜807の開口部のテーパ面は、第1配線805a及び805bの上面に対し85°以下に設定されている。このようにすることで、第1配線805a及び805bと抵抗変化膜809との接続部の外周(絶縁性バリア膜807の開口部の外周部付近)における電界集中が緩和され、絶縁耐性を向上させることができる。
抵抗変化膜809は、抵抗が変化する膜である。抵抗変化膜809には、第1配線805a及び805b(不揮発性抵抗変化素子の下部電極(活性電極))に係る金属の作用(拡散、イオン伝導等)により抵抗が変化する材料を用いることができる。不揮発性抵抗変化素子の抵抗変化を金属イオンの析出によって行う場合には、抵抗変化膜809としてイオン伝導可能な膜が用いられる。例えば、Taを含む酸化物絶縁膜であるTa、TaSiO等を用いることができる。また、抵抗変化膜809は、下からTa、TaSiOの順に積層した積層構造とすることができる。このような積層構造とすることで、抵抗変化膜809を固体電解質として用いた場合には、低抵抗時(オン時)にイオン伝導層内部に形成される金属イオン(例えば、銅イオン)よる架橋を、Ta層で分断することで、オフ時に金属イオンを容易に回収することができるようになり、スイッチング特性を向上させることができる。抵抗変化膜809は、第1配線805a及び805b、絶縁性バリア膜807の開口部のテーパ面、並びに絶縁性バリア膜807上に形成されている。第1配線805a及び805bと抵抗変化膜809との接続部にある抵抗変化膜809の外周部分は、少なくとも絶縁性バリア膜807の開口部のテーパ面上に沿って設けられている。
多層構造の第1電極810のうち、抵抗変化膜809と直接接している下側の層には、第1配線805a及び805bに係る金属よりもイオン化し難く、抵抗変化膜809において拡散及びイオン伝導し難い金属が用いられることが好ましい。例えば、Pt、Ru等を用いることができる。また、Pt、Ru等の金属材料を主成分としたRuTa、RuTi等を用いてもよい。第1電極810は下側の面で抵抗変化膜809と直接接しており、上側の面で非線形抵抗層811に接している。多層構造の第1電極810のうち、非線形抵抗層と直接接している上側の層は、非線形抵抗素子の第1電極(図1に示す第1電極101に相当)である。第1電極810の上側の層の材質の詳細は、第1電極について第1実施形態で上述した通りである。
非線形抵抗層811は、第1非線形抵抗層、中間層、及び第2非線形抵抗層(図1に示す第1非線形抵抗層102、中間層103、及び第2非線形抵抗層104に相当)からなる多層膜である。非線形抵抗層811の材質の詳細は、第1非線形抵抗層、中間層、及び第2非線形抵抗層について第1実施形態で上述した通りである。
第2電極812は、非線形抵抗素子の第2電極(図1に示す第2電極105に相当)である。第2電極812は、上側の面でバリアメタル820a及び820bに接している。第2電極812の上層は、プラグ819a及び819bを形成するためのビアホールの加工を施す際にエッチングストッパーとして機能する。第2電極812の材質の詳細は、第2電極について第1実施形態で上述した通りである。
第2電極812は、バリアメタル820a及び820bを介してプラグ819a及び819bと電気的に接続されている。第2電極812とプラグ819a及び819b(厳密にはバリアメタル820a及び820b)とが接する領域の円の直径R2(又はその領域の面積)は、第1配線805a及び805bと抵抗変化膜809とが接する領域の円の直径R1(又はその領域の面積)よりも小さくなるように設定されている。このように設定することで、第2電極812とプラグ819a及び819bとの接続部となる、層間絶縁膜817に形成された下穴へのめっき(例えば、銅めっき)の埋め込み不良が抑制され、ボイドの発生を抑制することができるようになる。
保護絶縁膜814と絶縁性バリア膜807とは、同一材料であることが好ましい。すなわち、スイッチング素子822a及び822bの周囲を全て同一材料で囲むことで材料の界面が一体化され、外部からの水分等の浸入を防ぐとともに、スイッチング素子822a及び822b自身からの酸素の脱離を防ぐことができるようになる。
保護絶縁膜814は、スイッチング素子822a及び822bにダメージを与えることなく、更に抵抗変化膜809からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜814には、例えば、SiN膜、SiCN膜等を用いることができる。保護絶縁膜814は、ハードマスク膜816及び絶縁性バリア膜807と同一材料であることが好ましい。これらの膜が同一材料である場合には、保護絶縁膜814と絶縁性バリア膜807及びハードマスク膜816とが一体化して、界面の密着性が向上し、スイッチング素子822a、822bをより保護することができるようになる。
層間絶縁膜817は、保護絶縁膜814上に形成された絶縁膜である。層間絶縁膜817には、例えば、シリコン酸化膜(SiO)、SiOC膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜817は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜817には、プラグ819a及び819bを埋め込むための下穴と、第2配線818a及び818bを埋め込むための配線溝が形成されている。これら下穴及び配線溝に、バリアメタル820a及び820bを介して、プラグ819a及び819bと、第2配線818a及び818bとが埋め込まれている。
第2配線818a及び818bは、層間絶縁膜817に形成された配線溝にバリアメタル820a及び820bを介して埋め込まれた配線である。第2配線818aはプラグ819aと一体になっている。プラグ819aは、層間絶縁膜817及びハードマスク膜816に形成された下穴に、バリアメタル820aを介して埋め込まれている。プラグ819aは、バリアメタル820aを介してスイッチング素子822aと電気的に接続されている。第2配線818a及びプラグ819aには、例えば、Cuを用いることができる。第2配線818b及びプラグ819bは、第2配線818a及びプラグ819aと同様の構成である。
バリアメタル820a及び820bは、第2配線818a及び818b(プラグ819a及び819bを含む)を構成する金属が層間絶縁膜817及び下層へ拡散することを防止するために、第2配線818a及び818bと、プラグ819a及び819bとの側面及び底面を被覆する、バリア性を有する導電性膜である。バリアメタル820a及び820bには、例えば、第2配線818a及び818b、並びにプラグ819a及び819bがCuを主成分とする金属元素からなる場合には、タンタル(Ta)、窒化タンタル(TaN)、窒化チタン(TiN)、炭窒化タングステン(WCN)のような高融点金属やその窒化物等、又はそれらの積層膜を用いることができる。
バリア絶縁膜821は、第2配線818a及び818bを含むハードマスク膜816上に形成され、第2配線818a及び818bを構成する金属(例えば、Cu)の酸化を防ぎ、上層への第2配線818a及び818bを構成する金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜821には、例えば、SiC膜、SiCN膜、SiN膜、及びそれらの積層構造等を用いることができる。
以上の素子構造により、選択トランジスタを用いない不揮発スイッチング素子実現でき、集積度と高信頼性に優れたクロスバースイッチを提供することができる。これにより、優れたFPGAを製造できる。
以上に示した記載内容及び図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、及び効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、及び効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容及び図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容及び図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。
100 非線形抵抗素子
101 第1電極
102 第1非線形抵抗層
103 中間層
104 第2非線形抵抗層
105 第2電極
300 非線形抵抗素子
301 第1電極
303 非線形抵抗層
305 第2電極
500 非線形抵抗素子
501 第1電極
502 第1拡散バリア層
503 非線形抵抗層
504 第2拡散バリア層
505 第2電極
600 非線形抵抗素子
601 第1電極
602 第1非線形抵抗層
603 中間層
604 第2非線形抵抗層
605 第2電極
606 第1絶縁膜
607 第2絶縁膜
608 Cu電極
609 基板
700 クロスバースイッチ
721、722 非線形抵抗素子
730 スイッチング素子
731、732 不揮発性抵抗変化素子
741 第1配線
742 第2配線
743 第3配線
744 第4配線
800 半導体装置
802 層間絶縁膜
803 バリア絶縁膜
804 層間絶縁膜
805a、805b 第1配線
806a、806b バリアメタル
807 絶縁性バリア膜
809 抵抗変化膜
810 第1電極
811 非線形抵抗層
812 第2電極
814 保護絶縁膜
816 ハードマスク膜
817 層間絶縁膜
818a、818b 第2配線
819a、819b プラグ
820a、820b バリアメタル
821 バリア絶縁膜
822a、822b スイッチング素子
840 積層体

Claims (10)

  1. 第1電極と、
    アモルファス・カルコゲナイド薄膜からなる第1非線形抵抗層と、
    中間層と、
    アモルファス・カルコゲナイド薄膜からなる第2非線形抵抗層と、
    第2電極とを備え、
    前記第1電極、前記第1非線形抵抗層、前記中間層、前記第2非線形抵抗層、及び前記第2電極がこの順に積層された、
    非線形抵抗素子。
  2. 前記アモルファス・カルコゲナイド薄膜は、Ge及びSiの少なくとも1種の元素からなる第1群元素と、Se、Te及びSからなる群から選択される少なくとも1種の元素からなる第2群元素とを含む、請求項1に記載の非線形抵抗素子。
  3. 前記第1非線形抵抗層と前記第1電極との界面から、前記第1非線形抵抗層と前記中間層との界面に向かって、前記第1非線形抵抗層の前記アモルファス・カルコゲナイド薄膜を構成する前記第2群元素の組成が変化しており、
    前記第2非線形抵抗層と前記第2電極との界面から、前記第2非線形抵抗層と前記中間層との界面に向かって、前記第2非線形抵抗層の前記アモルファス・カルコゲナイド薄膜を構成する前記第2群元素の組成が変化している、
    請求項2に記載の非線形抵抗素子。
  4. 前記アモルファス・カルコゲナイド薄膜は、As、Sb及びNからなる群から選択される少なくとも1種の元素からなる第3群元素を含む、請求項1~請求項3のいずれか1項に記載の非線形抵抗素子。
  5. 前記第1非線形抵抗層と前記第1電極との界面から、前記第1非線形抵抗層と前記中間層との界面に向かって、前記第1非線形抵抗層の前記アモルファス・カルコゲナイド薄膜を構成する前記第3群元素の組成が変化しており、
    前記第2非線形抵抗層と前記第2電極との界面から、前記第2非線形抵抗層と前記中間層との界面に向かって、前記第2非線形抵抗層の前記アモルファス・カルコゲナイド薄膜を構成する前記第3群元素の組成が変化している、
    請求項4に記載の非線形抵抗素子。
  6. 前記中間層は、Ti、Zr、Ta、Nb、Mo、W、Hf、V、Si、及びCからなる群から選択される少なくとも1種の元素を含む、請求項1~請求項5のいずれか1項に記載の非線形抵抗素子。
  7. 前記中間層の膜厚は、2nm以下である、請求項1~請求項6のいずれか1項に記載の非線形抵抗素子。
  8. 前記第1電極と前記第2電極の間に、絶対値が第1閾電圧以上の電圧を印可することにより低抵抗状態に変化し、絶対値が第1閾電圧未満の第2閾電圧以下の電圧を印可することにより高抵抗状態に変化する、請求項1~請求項7のいずれか1項に記載の非線形抵抗素子。
  9. 論理回路の信号経路中に設けられたスイッチング素子であって、
    2つの2端子型の非線形抵抗素子と、
    2つの2端子型の不揮発性抵抗変化素子と、を有し、
    前記2つの2端子型の不揮発性抵抗変化素子のそれぞれの一方の端子が、互いに接続され、かつ、前記2つの2端子型の非線形抵抗素子のそれぞれの一方の電極と接続され、
    前記2つの2端子型の非線形抵抗素子は、請求項1~請求項8のいずれか1項に記載の非線形抵抗素子である、
    スイッチング素子。
  10. 請求項1~請求項8のいずれか1項に記載の非線形抵抗素子の製造方法であって、
    前記第1電極と、
    前記アモルファス・カルコゲナイド薄膜からなる前記第1非線形抵抗層と、
    前記中間層と、
    前記アモルファス・カルコゲナイド薄膜からなる前記第2非線形抵抗層と、
    前記第2電極とを、この順に同一真空内で積層する、
    非線形抵抗素子の製造方法。
JP2021162102A 2021-09-30 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法 Active JP7572058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021162102A JP7572058B2 (ja) 2021-09-30 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021162102A JP7572058B2 (ja) 2021-09-30 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法

Publications (2)

Publication Number Publication Date
JP2023051435A true JP2023051435A (ja) 2023-04-11
JP7572058B2 JP7572058B2 (ja) 2024-10-23

Family

ID=

Similar Documents

Publication Publication Date Title
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
US8134139B2 (en) Programmable metallization cell with ion buffer layer
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
JP6901686B2 (ja) スイッチング素子、半導体装置及びその製造方法
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
US9502647B2 (en) Resistive random-access memory (RRAM) with a low-K porous layer
US9159917B2 (en) Nonvolatile memory element and method of manufacturing nonvolatile memory element
JP6798489B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
US20120040496A1 (en) Programmable resistive memory cell with oxide layer
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP2011211165A (ja) 半導体装置及びその製造方法
JP5477687B2 (ja) スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
JP7255853B2 (ja) 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
JP7572058B2 (ja) 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法
JP2023051435A (ja) 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法
JP7426119B2 (ja) 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法
JP2014038984A (ja) 抵抗変化素子、および抵抗変化素子の形成方法
JP7165976B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
WO2018181019A1 (ja) 半導体装置およびその製造方法
JP6662289B2 (ja) 半導体装置およびその製造方法
KR102223115B1 (ko) 스위칭 소자 및 이를 포함하는 논리 연산 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241003