JP7255853B2 - 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法 - Google Patents

非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法 Download PDF

Info

Publication number
JP7255853B2
JP7255853B2 JP2019061663A JP2019061663A JP7255853B2 JP 7255853 B2 JP7255853 B2 JP 7255853B2 JP 2019061663 A JP2019061663 A JP 2019061663A JP 2019061663 A JP2019061663 A JP 2019061663A JP 7255853 B2 JP7255853 B2 JP 7255853B2
Authority
JP
Japan
Prior art keywords
nonlinear resistance
film
electrode
layer
coordination number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019061663A
Other languages
English (en)
Other versions
JP2020161723A (ja
Inventor
秀昭 沼田
宗弘 多田
直樹 伴野
浩一郎 岡本
憲幸 井口
Original Assignee
ナノブリッジ・セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナノブリッジ・セミコンダクター株式会社 filed Critical ナノブリッジ・セミコンダクター株式会社
Priority to JP2019061663A priority Critical patent/JP7255853B2/ja
Publication of JP2020161723A publication Critical patent/JP2020161723A/ja
Application granted granted Critical
Publication of JP7255853B2 publication Critical patent/JP7255853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法に関する。
半導体集積回路は、微細化(スケーリング則)によってデバイスの集積化・低電力化が進められ、性能向上が図られてきた。近年は、リソグラフィプロセスの高コスト化、およびデバイス寸法の物理的限界により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてFPGA(Field Programmable Gate Array)と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。FPGAは、顧客自身がチップの回路構成を任意に設定することを可能とするものである。FPGAは、多層配線構造の内部に抵抗変化素子を有し、配線の電気的接続を変更できる。このようなFPGAを搭載した半導体装置を用いることで、回路の自由度を向上させることができる。
抵抗変化素子としては、MRAM(磁気抵抗メモリ:Magneto-resistive Random Access Memory)、PRAM(相変化メモリ:Phase Change RAM)、ReRAM(抵抗変化型メモリ:Resistance Random Access Memory)、CBRAM(固体電解質のイオンによる導電性パスによるRAM:Conductive Bridging RAM)などがある。
ReRAMは、外部から印加される電圧と電流により、抵抗値が変化する特性を利用するものである。ReRAMセルでは、2つの電極の間に挟まれた抵抗変化膜を有する構造が用いられる。例えば、2つの電極間に電界を印加して、金属酸化物からなる抵抗変化膜内部にフィラメントを生成、または、2つの電極間に導電性パスを形成して、オン状態とする。その後、逆方向に電界を印加させることで、フィラメントを消失させ、または、2つの電極間に形成されていた導電性パスを消失させ、オフ状態とする。印加する電界の方向を反転させることで、2つの電極間の抵抗値が大きく異なる、オン状態とオフ状態との間のスイッチングがなされる。上記オン状態とオフ状態との間における抵抗値の相違に応じて、この記憶素子を介して流れる電流が異なることを利用して、データを記憶する。データ書き込み時は、記憶させるデータに対応して、オフ状態からオン状態への遷移、またはオン状態からオフ状態への遷移を引き起こす、電圧値、電流値およびパルス幅を選択し、データ記憶用のフィラメントの生成もしくは消失、または導電性パスの形成もしくは消失を行う。
非特許文献1には、こうしたReRAMに利用できる抵抗変化素子の一種が開示されている。非特許文献1に開示された不揮発性抵抗変化素子は、イオン伝導体からなる固体電解質と、固体電解質の2つの面のそれぞれに接して設けられた第1電極および第2電極とを有する構成である。第1電極は第1の金属で構成され、第2電極は第2の金属で構成されている。第1の金属と第2の金属は、金属を酸化して金属イオンを生成する過程の標準生成ギブズエネルギーΔGが相違している。
非特許文献1の抵抗変化素子は、イオン伝導体中における金属イオン移動と、電気化学反応による「金属イオンの還元による金属の析出」と「金属の酸化による金属イオンの生成」を利用して、抵抗変化膜を挟む電極間の抵抗値を可逆的に変化させ、スイッチングを行う不揮発性スイッチング素子である。金属架橋構造の形成と溶解によって、オン状態とオフ状態間を遷移可能な不揮発性の金属架橋型抵抗変化素子である。
非特許文献1の抵抗変化素子では、オフ状態からオン状態への遷移過程(セット過程)では、第2電極を接地して、第1電極に正電圧を印加すると、活性電極である第1電極と固体電解質の界面では、第1電極の金属が金属イオンになって固体電解質に溶解する。一方、不活性電極である第2電極側では、第2電極から供給される電子を利用して、固体電解質中の金属イオンが固体電解質中に金属になって析出する。固体電解質中に析出した金属により、金属架橋構造が形成され、最終的に、第1電極と第2電極を接続する金属架橋が形成される。金属架橋を介して第1電極と第2電極が電気的に接続することで、スイッチがオン状態になる。
一方、オン状態からオフ状態への遷移過程(リセット過程)では、オン状態のスイッチに対して、第2電極を接地して第1電極に負電圧を印加すると、金属架橋を構成している、金属が金属イオンになって固体電解質に溶解する。溶解が進行すると、金属架橋を構成している金属架橋構造の一部が切れる。最終的に、第1電極と第2電極を接続する金属架橋が切断されると、電気的接続が切れ、スイッチがオフ状態になる。
なお、金属の溶解が進行すると、導通経路を構成する金属架橋構造は細くなり、第1電極および第2電極間の抵抗が大きくなり、第1電極と固体電解質の界面では、溶解している金属イオンが還元され、金属として析出する。そのため、固体電解質中に含まれる金属イオン濃度が減少し、比誘電率が変化することに伴い、電極間容量が変化したりするなど、電気的接続が完全に切れる前の段階から電気特性が変化し、最終的に電気的接続が切れる。
また、金属架橋型抵抗変化素子をオン状態からオフ状態に遷移させた(リセットした)後、再び第2電極を接地して第1電極に正電圧を印加すると、オフ状態からオン状態への遷移過程(セット過程)が進行する。すなわち、金属架橋型抵抗変化素子では、オフ状態からオン状態への遷移過程(セット過程)と、オン状態からオフ状態への遷移過程(リセット過程)を、可逆的に行うことが可能である。
このような固体電解質層型の抵抗変化素子は、MOSFET等の半導体スイッチよりもサイズが小さく、オン抵抗が小さいという特徴がある。このため、プログラマブルロジックデバイスのスイッチング素子への適用が有望である。
また、この抵抗変化素子は、その導通状態(オンまたはオフ)は印加電圧をオフにしてもそのまま維持される。このため、不揮発性のメモリ素子としての応用も考えられる。例えば、トランジスタ等の選択素子1個とこの抵抗変化素子1個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルの抵抗変化素子の導通状態をセンスし、抵抗変化素子のオンまたはオフの状態から情報「1」または「0」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
上述した2端子型の不揮発性抵抗変化素子を半導体装置に搭載し、この不揮発性抵抗変化素子をプログラミングする場合、不揮発性抵抗変化素子1つにつき、1つの選択トランジスタ(アクセストランジスタ)を備えた構成が用いられる。この構成は一般に1T1Rと呼ばれている。このとき、選択トランジスタの占める面積が大きいため、全体の面積が実効的に大きくなってしまう問題点を有していた。
このため、選択トランジスタを非線形抵抗素子などの2端子選択素子(セレクタ)に置き換えることで、回路の実装面積を小さくすることが検討されている。この構成は一般に1S1Rと呼ばれている。
例えば、特許文献1には、抵抗変化素子の上部に2端子の選択素子(セレクタ)を形成し、1S1Rを構成する技術が開示されている。また、特許文献2には、抵抗変化素子としてオボニックメモリスイッチ(Ovonic Memory Switch: OMS)、2端子選択素子(セレクタ)としてオボニック閾値スイッチ(Ovonic Threshold Switch: OTS)を使用し、1S1R(1セレクタ(selector) 1抵抗(register))を構成する例が記載されている。
特許文献2に記載のオボニックメモリスイッチとオボニック閾値スイッチにはカルコゲナイド材料が用いられている。
特許文献3には、可変抵抗層と、前記可変抵抗層と電気的に連結されるように位置し、下記化学式(化1)による組成を有するカルコゲナイドスイッチング物質(OTS物質)を含む選択素子層と、を含むメモリ素子が開示されている。
[化1] [GeSeTe(1-U)[X]
ここで、0.20≦A≦0.40であり、0.40≦B≦0.70であり、0.05≦ C≦0.25であり、A+B+C=1であり、0.0≦U≦0.20であり、Xは、ボロン(B)、カーボン(C)、窒素(N)、酸素(O)、リン(P)及び硫黄(S)によって構成された群のうちから選択された少なくとも一種である。
特許文献4には、OTS(オボニック閾値スイッチ)からなる選択デバイス(閾値デバイス)が開示され、メモリ素子は非晶質のカルコゲナイドを含み、前記カルコゲナイドは、0~30%のゲルマニウム、0~60%のテルル、11~40%のヒ素、0~42%のセレン、5~15%のアンチモンを含む構成が開示されている。
特許文献5には、対向配置される第1電極と第2電極の間に設けられたスイッチ層(非晶質相と結晶層の相変化を伴うことなく印加電圧を所定の閾値電圧以上とすることで低抵抗状態、印加電圧を所定の閾値電圧より下げることで高抵抗状態に変化する)が、テレル(Te)、セレン(Se)および硫黄(S)から選ばれる少なくとも1種のカルコゲン元素と、リン(P)およびヒ素(As)から選ばれる少なくとも1種の第1元素とを含み、さらにホウ素(B)および炭素(C)から選ばれる少なくとも1種の第2元素と、アルミニウム(Al)、ガリウム(Ga)およびインジウム(In)から選ばれる少なくとも1種の第3元素と、を含む構成が開示されている。スイッチ層はカルコゲン元素が20原子%以上70原子%以下、第1元素が3原子%以上40原子%以下、第2および第3元素の少なくとも1方を3原子%以上含む。
特許第5380612号公報 特開2006-086526号公報 特開2018-164085号公報 特開2013-179311号公報 国際公開第2018/066320号 国際公開第2016/203751号
M. Tada, K. Okamoto, T. Sakamoto, M. Miyamura, N. Banno, and H. Hada, "Polymer Solid-Electrolyte (PSE) Switch Embedded on CMOS for Nonvolatile Crossbar Switch", IEEE TRANSACTION ON ELECTRON DEVICES, Vol. 58, No. 12, pp.4398-4405, (2011) Keiji Tanaka, "Structural phase transitions in chalcogenide glasses", Phys. Rev. B, vol. 39, No. 2 pp. 1270-1279 (1989)
以下に関連技術の分析を与える。
プログラミング対象の抵抗変化素子を選択する素子として、トランジスタの代わりに、2端子選択素子(セレクタ)、特にカルコゲナイド材料を用いたオボニック閾値スイッチ(OTS)を使用する場合に、熱安定性が十分ではないという問題がある。
選択素子の熱安定性が十分でないと、製造工程での熱履歴により素子特性の劣化、および、特性ばらつきの増大が生じ、十分な電気特性が得られない。
また、使用時においてもジュール熱によって同様な電気特性の劣化が生じる。その結果、2端子選択素子の電気特性が十分でない場合、プログラミング時にアレイ内のただ一つの抵抗変化素子を選択するために2端子選択素子を動作させても、誤書き込みを発生し、これにより回路動作時に誤動作が生じる可能性がある。
本発明は、上記問題に鑑みて創案されたものであり、その目的の1つは、熱安定性を向上し電気特性を改善したオボニック閾値スイッチ型の2端子非線形抵抗素子、スイッチング素子、および、その製造方法を提供することにある。
本発明のいくつかの形態の1つによれば、非線形抵抗素子は、第1電極と、前記第1電極と対向配置された第2電極と、前記第1電極と前記第2電極との間に設けられた多層膜と、を備えている。
前記多層膜は、第1のカルコゲナイド薄膜からなる第1中間層の上に、
アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、第2のカルコゲナイド薄膜からなる第2中間層と、をこの順に積層してなる組を1つ又は複数組備えている。前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜の組成から定まる平均配位数が、前記第1中間層と前記第2中間層をそれぞれ構成する前記第1、第2のカルコゲナイド薄膜の組成から定まるそれぞれの平均配位数よりも小さい。
本発明のいくつかの形態の他の1つによれば、半導体集積回路の信号経路中に設けられるスイッチング素子は第1及び第2の非線形抵抗素子と、第1及び第2の2端子型の不揮発性抵抗変化素子と、を有している。前記第1及び第2の不揮発性抵抗変化素子のそれぞれの一方の端子が互いに接続され、かつ、前記第1、第2の非線形抵抗素子の一方の電極と接続され、前記第1及び第2の各非線形抵抗素子は、第1電極と、前記第1電極と対向配置された第2電極と、前記第1電極と前記第2電極との間に設けられた多層膜と、を備えている。前記多層膜は、カルコゲナイド薄膜からなる第1中間層の上に、アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、カルコゲナイド薄膜からなる第2中間層と、をこの順に積層してなる組を1つ又は複数組備えている。前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜の組成から定まる平均配位数が、前記第1中間層と前記第2中間層をそれぞれ構成する前記第1、第2のカルコゲナイド薄膜の組成から定まるそれぞれの平均配位数よりも小さい。
本発明のいくつかの形態のさらに他の1つによれば、非線形抵抗素子の製造方法は、
基板上に、第1電極をなす第1の金属膜を形成する工程と、
前記第1電極の上に、第1中間層として、平均配位数が3.0以上の第1のカルコゲナイド膜を形成する工程と、
前記第1中間層の上に、非線形抵抗層として、平均配位数が3.0未満のアモルファス・カルコゲナイド膜を形成する工程と、
前記非線形抵抗層の上に、第2中間層として、平均配位数が3.0以上の第2のカルコゲナイド膜を形成する工程と、
前記第2中間層の上に、第2電極をなす第2の金属膜を形成する工程と、を含む。
本発明によれば、熱安定性を向上し電気特性を改善したオボニック閾値スイッチ型の2端子非線形抵抗素子、該非線形抵抗素子を備えたスイッチング素子、及びその製造方法を提供可能としている。
本発明の第1の実施形態の非線形抵抗素子を模式的に例示する図である。 関連技術(比較例)を説明する図である。 試作した非線形抵抗素子の電気特性を示す図である。 試作した非線形抵抗素子(試料#3)の電気特性を示す図である。 (A)は比較例を示す図である。(B)は実施例を示す図である。 (A)乃至(C)は実施例を示す図である。 本発明の第2実施形態の素子の断面を模式的に例示した図である。 本発明の第3の実施形態のスイッチング素子を説明する図である。 本発明の第4の実施形態の半導体装置の断面を模式的に示す図である。
本発明の例示的な実施形態について図面を参照して説明する。
(第1の実施形態)
本発明の第1の実施形態は、電気特性に優れた2端子選択素子(セレクタ)に関する。図1は、本実施形態の構成を説明する図であり、非線形抵抗素子の断面が模式的に示されている。図1に示すように、非線形抵抗素子100は、第1電極101と、第1のカルコゲナイド薄膜からなる第1の中間層(第1中間層)102と、第2のアモルファス・カルコゲナイド薄膜からなる非線形抵抗層103と、さらに、カルコゲナイド薄膜からなる第2の中間層(第2中間層)104と、第2電極105が順に積層された構造をとっている。
第1電極101の材料は、例えば、チタン(Ti)、バナジウム(V)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、ハフニウム(Hf)、タングステン(W)の何れかを主成分とする金属を用いることができる。
また、第1電極101の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物を用いることができる。
さらに、第1電極101の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物と、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属の積層構造であっても良い。この場合、第1電極101の下面側を窒化物とし、第1の中間層102と接する第1電極101の上面側を非窒化物とすると好適である。
第1の中間層102は、例えば、ゲルマニウム(Ge)またはシリコン(Si)の何れか1つ以上と、セレン(Se)、テルル(Te)、硫黄(S)の何れか1つ以上を含むカルコゲナイド材料を用いることができる。
さらに、第1の中間層102は、ヒ素(As)、アンチモン(Sb)、窒素(Z)の何れか1つ以上を含んでいても良い。
第1の中間層102のカルコゲナイド膜は、アモルファスでも多結晶でもよく、その結晶性は問わない。
非線形抵抗層103の材料としては、GeまたはSiの何れか1つ以上と、Se、Te、Sの何れか1つ以上を含むアモルファス・カルコゲナイドを用いることができる。
さらに、非線形抵抗層103は、As、Sb、Nの何れか1つ以上を含んでいても良い。非線形抵抗層103はアモルファス状態のカルコゲナイド薄膜である。
第2の中間層104は、例えば、GeまたはSiの何れか1つ以上と、Se、Te、Sの何れか1つ以上を含むカルコゲナイド材料を用いることができる。さらに、第2の中間層104は、As、Sb、Nの何れか1つ以上を含んでいても良い。第2の中間層104のカルコゲナイド膜は、アモルファスでも多結晶でもよく、その結晶性は問わない。
第2電極105は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属を用いることができる。また、第2電極105は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物を用いることができる。さらに、第2電極105の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属と、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物の積層構造であっても良い。この場合、第2電極105の上面側を窒化物とし、第2の中間層104と接する第2電極105の下面側を非窒化物とすることが好適である。
本実施形態の非線形抵抗素子構造の具体的な形成方法の例を以下に示す。
基板上に、第1電極101として例えば、膜厚10nm(nanometer)の窒化チタン(TiN)膜と膜厚2nmのチタン(Ti)膜の積層膜を堆積する。成膜方法には、DC(Direct Current)スパッタリング法を用いた。
例えば、10e-6 (10のマイナス6乗)Pa(Pascal)程度まで減圧されたスパッタリングチャンバー内部に、アルゴン(Ar)ガスと窒素(N2)ガスを導入し、Tiターゲットに500W(Wattages)~2kW(kilo-W)のDC(Direct Current)電力を印加することで、TiN膜を堆積する。
その後、N2ガスの供給を停止しArガスのみの導入でTi膜を堆積する。
続いて、第1の中間層102を形成する。第1の中間層102として、例えば、膜厚5nmのGe-Se系のカルコゲナイド膜を堆積する。成膜方法には、Geターゲットと、Ge20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。
例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W~500WのDCまたはRF(Radio Frequency)電力、Ge-Se化合物ターゲットには100W~2kWのRF電力を印加した。
Ge-Se化合物ターゲットの組成、あるいは、同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、第1の中間層102の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、第1の中間層102に窒素を添加することができる。
次に、非線形抵抗層103を形成する。非線形抵抗層103を例えば、膜厚20nmのGe-Se系のカルコゲナイドのアモルファス膜を堆積する。成膜方法には、GeターゲットとGe20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。
例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W~500WのDCまたはRF電力、Ge-Se化合物ターゲットには100W~2kWのRF電力を印加した。同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、非線形抵抗層103の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、非線形抵抗層103に窒素を添加することができる。
続いて、第2の中間層104を形成する。第2の中間層104として、例えば、膜厚5nmのGe-Se系のカルコゲナイド膜を堆積する。
成膜方法には、GeターゲットとGe20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W~500WのDCまたはRF電力、Ge-Se化合物ターゲットには100W~2kWのRF電力を印加した。
Ge-Se化合物ターゲットの組成、あるいは、同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、第2の中間層104の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、第2の中間層104に窒素を添加することができる。
続いて、第2電極105として、例えば、膜厚2nmのTiと膜厚25nmのTiN膜の積層膜を堆積する。成膜方法には、DCスパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Tiターゲットに500W~2kWのDC電力を印加することで、Ti膜を堆積する。その後、さらにN2ガスを導入し、TiN膜を堆積する。
素子化のためにはいわゆるフォトリソグラフィーとドライエッチングにより微細加工技術を用いるのが好適である。
本実施形態の非線形抵抗素子は、熱安定性が高く、所謂シリコン集積回路プロセスを経た後も良好な電気特性を維持し、素子選択性に優れた2端子選択素子(セレクタ)である。また、使用時のジュール熱に対する耐性も高く、長期間にわたって安定に使用することができる。
(第1の比較例)
第1の実施形態における第1の比較例として、関連技術による2端子の非線形抵抗素子の例を、図2を用いて説明する。
図2に示すように、関連技術による非線形抵抗素子200は、第1電極201と、非線形抵抗層203と、さらに、第2電極205が順に積層された構造をとっている。
第1電極201、および、第2電極205の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属を用いることができる。また、第1電極201、および、第2電極205の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物を用いることができる。さらに、第1電極201、および、第2電極205の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物と、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属の積層構造であっても良い。
非線形抵抗層203の材料としては、GeまたはSiの何れか1つ以上と、Se、Te、Sの何れか1つ以上を含むアモルファス・カルコゲナイドを用いることができる。さらに、非線形抵抗層203は、As、Sb、Nの何れか1つ以上を含んでいても良い。
比較例の非線形抵抗素子は、例えば以下のように製造される。
基板上に、第1電極201として例えば、膜厚10nmのTiN膜を堆積する。成膜方法には、DCスパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、ArガスとN2ガスを導入し、Tiターゲットに500W~2kWのDC電力を印加することで、TiN膜を堆積する。Arガスのみを導入した場合には、Ti膜を堆積することができる。また、ガスを切り替えることで、TiNとTiの積層膜を堆積することができる。
続いて、非線形抵抗層203を形成する。非線形抵抗層203を、例えば、膜厚50nmのGe-Se系のカルコゲナイドのアモルファス膜を堆積する。成膜方法には、GeターゲットとGe20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W~500WのDCまたはRF電力、Ge-Se化合物ターゲットには100W~2kWのRF電力を印加した。Ge-Se化合物ターゲットの組成、あるいは、同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、非線形抵抗層203の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、非線形抵抗層203に窒素を添加することができる。
次に、第2電極205として例えば、膜厚25nmのTiN膜を堆積する。第2電極205の成膜には、第1電極201と同様に、ArガスとN2ガスを用いた、DCスパッタリング法を用いた。Arガスのみを用いた場合には、Ti膜を堆積することができる。また、ガスを切り替えることで、TiとTiNの積層膜を堆積することができる。
素子化のためには、いわゆるフォトリソグラフィーとドライエッチングにより微細加工技術を用いるのが好適である。
比較例のデバイス構造の非線形抵抗素子は、熱安定性が低く、所謂Si集積回路プロセスの熱履歴により、特性劣化を生じ、また、特性ばらつきが大きくなる。また、使用時のジュール熱に対する耐性も低く、長期間にわたって安定に使用できなかった。
(実験例 組成)
上記した比較例のデバイス構造は熱安定性に劣るが、最も単純なM/S/M(金属/半導体/金属)構造をとっており、中間の半導体材料と電気特性の関係を調べるためには適した構造でもある。
本実施形態の非線形抵抗素子で使用するカルコゲナイド材料は、その構成する元素と組成、ならびに、結晶性で電気特性が変化する。したがって、関連技術の構造の素子を用いて、あらかじめカルコゲナイド材料と電気特性の関係性を調べておくと効率的である。
以下に、図2の比較例の構造を用いて、非線形抵抗層203の材料組成と電気特性の関係性を調べた例を示す。表1は、作製した試料の例である。
Figure 0007255853000001
試料1は、Geの割合が65.0at%(atomic percentage:原子パーセント)、Seの割合が35.0at%、膜厚が約11nmであった。
試料2は、Geの割合が57.3at%、Seの割合が42.7at%、膜厚が約39nmであった。
試料3は、Geの割合が46.3at%、Seの割合が53.7at%、膜厚が約50nmであった。
また、カルコゲナイド材料の組成から平均配位数を求めることができる。例えば、GeとSiの合計の組成割合をx、AsとSbとNの合計の組成割合をy、SとSeとTeの合計の組成割合をzとすると、平均配位数は、次式(1)で表される。
4x+3y+2z ・・・(1)
(ただし、x+y+z=1)
試作した試料の平均配位数も表1に示した。
平均配位数は、本実施の形態に述べたGe-Se系のみならず、As-Se系、Ge-Sb-Te系、Ge-Sb-Se系、Ge-As-Se系、Ge-As-Te系、あるいは、より複雑なGe-Sb-N-Se系、Ge-Si-As-Se系などにおいても同様に算出できる。各試料の組成から算出した平均配位数も表1に記載した。
図3に、試作した非線形抵抗素子の電気特性を示す。図3の横軸は、非線形抵抗素子に印加されるバイアス電圧(Volt)、縦軸は非線形抵抗素子に流れる電流(Ampere)である(対数表示:1E-3、1E-6、1E-9、1E-12は1mA(milliampere)、1μA(microampere)、1nA(nanoampere)、1pA(picoampere))。
図3において、#1~#3は、試料1~試料3の電気的特性(電圧―電流(V-I)特性)である。試料1および試料2では、低バイアス下でも素子は低抵抗状態であり、また、明確な電流ジャンプは見られなかった。試料1および試料2の電気的特性において、非線形性は弱く、2端子選択素子用途には適さない電気特性であった。
一方、試料3では、低バイアス時には高抵抗状態であり、約1.8Vに急峻な電流ジャンプが見られ、1.8V以上の高バイアス時には、低抵抗状態となっている。試料3では、2端子選択素子用途には適した非線形性を得られた。この電気特性の非線形性の差異は、平均配位数の差異で説明できる。
表1にあるように、試料1の組成から計算される平均配位数は、3.30である。また、試料2の組成から計算される平均配位数は、3.15である。ともに、平均配位数は3を超えている。
一方、試料3の組成から計算される平均配位数は、2.93であり、3以下である。
平均配位数が3以下の場合には、試料3と同様に電気特性に急峻な電流ジャンプが見られ、2端子選択素子用途には適した大きな非線形性が得られることを確認している。
非特許文献2には、カルコゲナイドガラスのバルク材料に関して、平均配位数(coordination number)とバンドギャップなどの物性の関連性について記載されている。非特許文献2によれば、バルクのカルコゲナイドガラス(Ge-S, Ge-Se)では、平均配位数が2.4から2.67に大きくなるに従い、バンドギャップ(Eg)が大きくなる。非特許文献2のFig. 6によれば、Ge-S(Se)では、バンドギャップ(Eg)は平均配位数が2.67で極大となり、さらに平均配位数が大きくなると、バンドギャップ(Eg)は急激に低下する。
試料3の電気特性についてさらに解析した。図4は、試料3の電気特性の解析結果を示す図である。図4の横軸は印加電界E(MV(MegaVolt)/cm)の平方根√E、縦軸は電流密度J/印加電界E(A(Ampere)/MV(MegaVolt) cm)である(縦軸:J/E=σ(電気伝導率))低バイアス時(すなわち、第1、第2電極間の印加電圧が低いとき)の高抵抗状態(電気伝導率(J/E=σ)が低い状態)において、印加電界Eの平方根(√E)と、電流密度J/印加電界Eの対数log(J/E)との関係は、図4に、破線で示すように、ほぼ線形であった。
したがって、この素子の低バイアスでの高抵抗状態では、プール=フレンケル(Poole-Frenkel)型の伝導がおきていると考えられる。
プール=フレンケル型の伝導では、バンドギャップの大きさと、電荷トラップの深さと密度は電気特性に重要な影響を与える。
関連技術の素子構造による実験結果から導かれることは、平均配位数が3以上では、プール=フレンケル型の伝導を得るための十分なバンドギャップが確保されず、必要な非線形性が得られない、ということである。非線形性を得るためには、平均配位数を3以下にし、十分なバンドギャップを確保し、プール=フレンケル型の伝導による高抵抗状態を出現させる必要がある。
したがって、2端子選択素子用途において、非線形抵抗層にカルコゲナイドを用いる場合には、平均配位数が3以下である領域を設ける必要がある。
平均配位数を3以下となる組成は、例えばGe(+Si)-Se系では、GeとSiを合わせた組成比は50at%以下である。すなわち、組成:Ge(+Si)x-Se(1-x)の平均配位数は4x+2(1-x)=2x+2で与えられる。2x+2≦3から、x≦0.5=50at%となる。
この時の組成は、例えば、Ge50Se50、または、Ge25Si25Se50などである。
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
最大のバンドギャップは、平均配位数が非特許文献2の閾値の2.67の時に得られる。
また、Ge22As20Se58のカルコゲナイドガラス材とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が42.6at%以下の時に平均配位数は3以下となる。組成:Ge(+Si)xAsySezにおいて、y=(20/100)t, z=(58/100)tとすると、x+y+z=x+(78/100)t=1からt=(50/39)(1-x)が成り立つ。平均配位数は、4x+3*(20/100)t+2*(58/100)t=4x+(88/50)t=4x+88/39(1-x)=(68/39)x+88/39となり、これが3以下の場合、x≦29/68=0.426≒43at%となる。
この時の組成は、例えば、Ge42at%, As15at%, Se43at%、あるいは、Ge16at%, Si26at%, As15at%, Se43at%などである。
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよいことは明らかである。
As40Se60のカルコゲナイドガラス材とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が37.5at%以下の時に、平均配位数は3以下となる。組成:Ge(+Si)xAsySezにおいて、y=(2/5)t, z=(3/5)tとすると(ただし、x+y+z=x+t=1)、平均配位数は、4x+3*(2/5)t+2*(3/5)t=4x+(12/5)t=4x+12/5(1-x)=(8/5)x+12/5となり、これが3以下となるには、x≦3/8=0.375=37.5at%となる。
この時の組成は例えば、Ge37.5at%, As25at%, Se37.5at%、または、Si37.5at%, As25at%, Se37.5at%、あるいは、Ge17.5at%, Si20.5at%, As25at%, Se37.5at%などである。
GeとSiを合わせた組成比が37.5at%であれば、SiとGeの割合を変えても平均配位数は同じである。
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
同様に、Sb40Se60のカルコゲナイドガラス材とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が37.5at%以下の時に平均配位数は3以下となる。
この時の組成は例えば、Ge37.5at%, Sb25at%, Se37.5at%、または、Si37.5at%, Sb25at%, Se37.5at%、あるいは、Ge17.5at%, Si20.5at%, Sb25at%, Se37.5at%などである。
GeとSiを合わせた組成比が37.5at%であれば、SiとGeの割合を変えても平均配位数は同じである。
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
また、Ge1-As2-Se3のカルコゲナイド材料とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が37.5at%以下の時に平均配位数は3以下となる。
この時の組成は例えば、Ge37.5at%, As25at%, Se37.5at%、あるいは、Ge12.5at%, Si25at%, As25at%, Se37.5at%などである。
GeとSiを合わせた組成比が37.5at%であれば、SiとGeの割合を変えても平均配位数は同じである。さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
バルクのカルコゲナイドガラス材料の平均配位数は、構造の指標の1つともなる。例えば、平均配位数が2.4の時は、最もガラスになりやすいとされ、また、平均配位数が2.4以下では、液体的になるとされている。
反対に、平均配位数が大きくなる場合には、平均配位数の増加とともに原子間の結合は3次元的になり、より固体的で変形しにくい構造となる。
こうした構造的な特徴は熱安定性にも表れる。たとえば、平均配位数が2.93であるGe-Seアモルファス薄膜に、波長532nm(nanometer)(緑)のレーザー光を約0.1mW(milli watt)で5分間照射すると、照射部分が黒く変色し(図5(A))、ラマンスペクトルにも、若干の変化が生じる。
これは、レーザー照射により、温度が上がり、構造変化、あるいは、Seの脱離などによる膜質、結合状態などが変化したことを示している。
しかし、平均配位数が3.15であるGe-Seアモルファス薄膜に、波長532nm(緑)のレーザー光を約0.1mWで5分間照射してもほとんど影響を受けない(図5(B))。結合が3次元的になり、熱耐性が向上していることがわかる。
素子の電気特性においても、平均配位数が3以上の試料1と2では、通常の製造プロセスの熱履歴では、ほとんど特性変化が見られないが、平均配位数が2.93の試料3では、熱処理温度、あるいは熱処理時間に応じて特性が変化する。
図1に示した本実施形態の非線形抵抗素子構造では、大きな非線形性をもつ平均配位数が3未満である非線形抵抗層103を、耐熱性に優れた平均配位数が3以上である第1の中間層102、および、第2の中間層104で挟みこむ構造をとっている。同種の熱耐性のある材料組成で、非線形抵抗層103を覆うことで、比較的蒸気圧の高く不安定になりやすいAs, Sbなどの第15族元素、および、S, Se, Teなどの第16族元素(カルコゲン)の界面での濃度変化を最小限に抑え、熱耐性を向上させることができた。
この時の、第1の中間層102、非線形抵抗層103、および、第2の中間層104における、膜厚方向に対する平均配位数の推移は、図6(A)のようになる。図6(A)において、横軸は膜厚、縦軸は平均配位数である。
第1の中間層102、および、第2の中間層104では、平均配位数は3より大きく、非線形抵抗層103では、平均配位数は3より小さい。両側の第1及び第2電極と接している部分では、平均配位数は3より大きく熱耐性に優れた材料を用い、中央部の非線形抵抗層では、平均配位数は3より小さく非線形抵抗が得られる構造である。
また、両側の第1及び第2電極と接している第1の中間層102、および、第2の中間層104は、平均配位数は3より大きいことから、バンドギャップが小さいことも特徴である。この結果、電極との界面でショットキーバリヤが抑制され、非線形抵抗素子のコンタクト抵抗が改善されている。
第1の中間層102、および、第2の中間層104の本質は、熱耐性があり、また、非線形抵抗を担う非線形抵抗層103との界面で、比較的蒸気圧の高く不安定になりやすい第15族元素、および、第16族元素(カルコゲン)の濃度変化を最小限に抑え、かつ、バンドギャップが小さいことである。
この目的のためには、第1の中間層102、および、第2の中間層104はアモルファスであっても結晶であってもよく、その結晶性は問わない。
また、図6(A)の例では、第1の中間層102と非線形抵抗層103の界面、および、非線形抵抗層103と第2の中間層104の界面で、平均配位数が急峻に変化する例を示した。
しかし、図6(B)に示すように、非線形抵抗層103内で平均配位数が膜方向に連続的に変化しても、効果は同様である。図6(B)の例では、第1中間層102と非線形抵抗層103、および、非線形抵抗層103と第2中間層104は、図6(A)のような明確な界面を持たずに接しており、カルコゲナイド材料の組成、および、平均配位数が膜厚方向に連続的に変化している。第1電極101、第2電極105と接する部分(図6(A)の第1中間層102、第2中間層104に対応する部分)では、平均配位数は大きく3以上とし(図6(B)の左端と右端)、電極と接しない非線形抵抗層103内部のどこかの場所で、平均配位数は3以下で大きな非線形抵抗を示す領域を設けることが望ましい。図6(B)の例では、平均配位数は、膜厚方向の一端、及び他端の3.0以上から、膜厚方向中央部に向かって下がる傾斜特性を有し、膜厚方向中央部で最小(極小)となる。膜厚方向中央部での平均配位数は2.4又はそれ以上としてもよい。なお、非線形抵抗層103において、平均配位数が最小(極小)となる箇所は膜厚中央部でなくてもよい。また、非線形抵抗層103において、平均配位数の膜厚方向のプロファイルにおいて、複数の箇所で極小値をとるようにしてもよい。
さらに、図6(C)に示したように、平均配位数が3以上の複数の中間層と、平均配位数が3以下の複数の非線形抵抗層を交互に積み重ねた層を用いても効果は同様である。図6(C)の例では、第1電極101と第2電極105の間において、第1中間層102(平均配位数は3以上)の上に、非線形抵抗層103(平均配位数は3以下)と第2中間層104(平均配位数は3以上)とをこの順に積層してなる組を複数組備えている。
(第2の実施形態)
本発明の第2の実施形態として、前記第1の実施形態で説明した非線形抵抗素子の素子化について説明する。図7は、前記第1の実施形態で説明した非線形抵抗素子100を半導体集積回路装置内に作り込む際の素子構造の例を素子700として示している。
基板709上に銅(Cu)電極708が形成され、第1の絶縁膜706と、第2の絶縁膜707とで埋め込まれている。
第2の絶縁膜707には開口部が設けられ、開口部を覆うように第1電極701としてTiNが形成されている。
TiNによりCu電極708は覆われているので、プロセス中にCu電極708が酸化、あるいは、腐食されることを防ぐことができる。
さらに、第1電極701の上には、第1の中間層702として平均配位数が3以上のカルコゲナイド膜が形成され、さらにその上には、非線形抵抗層703として平均配位数が3以下のアモルファス・カルコゲナイド膜が形成されている。
非線形抵抗層703の上には、第2の中間層704として平均配位数が3以上のカルコゲナイド膜が形成され、さらに、第2電極705としてTiNが形成されている。
素子700は、この後さらに絶縁膜で埋め込まれ、第2電極705に対してスルーホールが形成される。スルーホール形成時のエッチングストッパー、および、電気コンタクト材料として、TiNに代表される金属窒化物は、電気特性的にも、プロセス整合性の観点でも優れている。
第1電極701、および、第2電極705の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属を用いることができる。あるいは、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属窒化物を用いることができる。さらに、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属とこれらの窒化物の積層膜を用いることができる。金属と窒化物の積層膜を用いる際には、非線形抵抗層703と接する面、すなわち、第1電極701では上面側、第2電極705では下面側を金属とし、反対側の第1電極701の下面側、第2電極705の上面側を窒化物とすると好適である。
第1の中間層702、および、第2の中間層704には、配位数が3以上で、GeまたはSiの何れか1つ以上と、Se、Te、Sの何れか1つ以上を含むカルコゲナイドを用いることができる。さらに、第2の中間層704はAs、Sb、Nの何れか1つ以上を含んでいても良い。
非線形抵抗層703の材料としては、GeまたはSiの何れか1つ以上と、Se、Te、Sの何れか1つ以上を含むアモルファス・カルコゲナイドを用いることができる。さらに、非線形抵抗層703は、As、Sb、Nの何れか1つ以上を含んでいても良い。非線形抵抗層703の平均配位数は、3.0以下になるように組成を調整する。
以上、本発明の実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
(第3の実施形態)
本発明の第3の実施形態について説明する。本実施形態は、第1の実施形態で説明した非線形抵抗素子と不揮発性の抵抗変化素子を含むスイッチング素子を有するクロスバースイッチに関するものである。不揮発性の抵抗変化素子は、活性電極と、不活性電極と、前記活性電極と、前記不活性電極に挟まれた抵抗変化膜で構成された2端子型の素子である。詳細は、本願発明者らの一部を含む発明者による特許文献6等が参照される。
本実施形態のクロスバースイッチの構成を説明する。 図8は本実施形態のクロスバースイッチの一構成例を示す等価回路図である。本実施の形態のクロスバースイッチは、複数のスイッチング素子130がアレイ状に設けられている。スイッチング素子130は、不揮発性抵抗変化素子131、132と、非線形抵抗素子121、122とを有する。
不揮発性抵抗変化素子131、132はそれぞれの不活性電極同士が接続されている。不揮発性抵抗変化素子131の活性電極は第1配線141に接続されている。不揮発性抵抗変化素子132の活性電極は第2配線142に接続されている。
非線形抵抗素子121の2つの電極のうち、一方の電極が不揮発性抵抗変化素子131の不活性電極に接続され、他方の電極が第3配線143に接続されている。非線形抵抗素子122の2つの電極のうち、一方の電極が不揮発性抵抗変化素子132の不活性電極に接続され、他方の電極が第4配線144に接続されている。
図8に示す例では、第1配線141と第3配線143が平行に配置され、第2配線142と第4配線144が平行に配置されている。第1配線141および第3配線143は、他の2つの配線(第2配線142および第4配線144)と直交している。
次に、図8に示したスイッチング素子130のプログラミングの方法を説明する。不揮発性抵抗変化素子131をON状態(低抵抗状態)へ遷移させる場合、第3配線143をグラウンドに接地し、第1配線141に閾値電圧(セット電圧)以上の正電圧を印加する。
一方、不揮発性抵抗変化素子131をON状態からOFF状態(高抵抗状態)へ遷移させる場合、第1配線141をグラウンドに接地し、第3配線143に閾値電圧(リセット電圧)以上の正電圧を印加する。
また、不揮発性抵抗変化素子132をON状態へ遷移させる場合、第4配線144をグラウンドに接地し、第2配線142に閾値電圧(セット電圧)以上の正電圧を印加する。
一方、不揮発性抵抗変化素子132をON状態からOFF状態へ遷移させる場合、第2配線142をグラウンドに接地し、第4配線144に閾値電圧(リセット電圧)以上の正電圧を印加する。
このようにして、不揮発性抵抗変化素子131のプログラミングは非線形抵抗素子121を介して行い、不揮発性抵抗変化素子132のプログラミングは非線形抵抗素子122を介して行うことができる。
上述したように、本発明の第1の実施形態の非線形抵抗素子は優れた非線形性を有している。そのため、プログラミング対象の不揮発性抵抗変化素子を選択するための2端子選択素子として第1の実施形態の非線形抵抗素子を用いることで、スイッチング素子の誤書き込みおよび誤動作を防止することが可能となる。その結果、選択トランジスタを用いない不揮発スイッチング素子が実現でき、集積度と高信頼性に優れたクロスバースイッチを提供することができる。これにより優れたFPGAが製造できる。
(第4の実施形態)
本発明の第4の実施の形態として、前記第3の実施形態で説明した非線形抵抗素子と不揮発性の抵抗変化素子を含むスイッチング素子を具現化するための素子構造について説明する。図9は、スイッチング素子を含む半導体装置の断面の一例を模式的に示す図である。
図9に例示した半導体装置1は、スイッチング素子22a、22bを有する。 スイッチング素子22aは、活性電極(第1配線5a)、抵抗変化膜9および第1電極10と、非線形抵抗変化層11と、第2電極12とを有する。
第1電極10は、不揮発性抵抗変化素子の不活性電極と、非線形抵抗素子の第1電極(図1の101)とを、兼ね備えた多層膜である。
非線形抵抗変化層11は、例えば、非線形抵抗素子の第1の中間層(図1の102)と、非線形抵抗層(図1の103)と、第2の中間層(図1の104)とからなる多層膜である。
また、非線形抵抗変化層11は、図6(A)に示すように、急峻な界面を持つ3層構造でも良い。あるいは、図6(B)に示すように、平均配位数が膜圧方向に連続的に変化する単層膜であってもよい。さらには、図6(C)のように、膜圧方向に、平均配位数が複数回変化する多層膜であってもよい。
また、第2電極12は、非線形抵抗素子の第2電極(図1の105)と本質的に同じである。
活性電極(第1配線5a)と、抵抗変化膜9と、第1電極10とから不揮発性抵抗変化素子が形成されている。
第1電極10と、非線形抵抗変化層11と、第2電極12とから、非線形抵抗素子が形成されている。
さらに、図9に示す積層体40は、抵抗変化膜9、第1電極10、非線形抵抗変化層11および第2電極12に相当する。
スイッチング素子22bは、同様に、活性電極(第1配線5b)、抵抗変化膜9および第1電極10と、非線形抵抗変化層11と、第2電極12とを有する。
スイッチング素子22a、22bは、抵抗変化膜9、第1電極10および非線形抵抗変化層11を共用している構成である。また、スイッチング素子22a、22bのそれぞれに制御電極の役目を果たす第2電極12が設けられている。スイッチング素子22aの第2電極12はバリアメタル20a、プラグ19aを介して第2配線18aと接続されている。スイッチング素子22bの第2電極12はバリアメタル20b、プラグ19bを介して第2配線18bと接続されている。
図9に示すように、多層配線構造は、半導体基板(不図示)上に、層間絶縁膜2、バリア絶縁膜3、層間絶縁膜4、絶縁性バリア膜7、保護絶縁膜14、層間絶縁膜17、ハードマスク膜16、およびバリア絶縁膜21の順に積層した絶縁積層体を有する。
多層配線構造は、第1配線5a、5bと、第2配線18a、18bを有する。層間絶縁膜4およびバリア絶縁膜3に形成された配線溝にバリアメタル6a、6bを介して第1配線5a、5bが埋め込まれている。層間絶縁膜17およびハードマスク膜16に形成された配線溝に第2配線18a、18bおよびプラグ19a、19bが埋め込まれている。第2配線18a(18b)とプラグ19a(19b)とが一体となっており、第2配線18a(18b)およびプラグ19a(19b)の側面および底面がバリアメタル20a(20b)によって覆われている。
絶縁性バリア膜7に形成された開口部にスイッチング素子22a、22bそれぞれの不揮発性抵抗変化素子の活性電極となる第1配線5a、5bの上面の一部が露出している。絶縁性バリア膜7の開口部の壁面および絶縁性バリア膜7上に、抵抗変化膜9、第1電極10、非線形抵抗変化層11および第2電極12が順に積層されている。スイッチング素子22a、22bは非線形抵抗素子付き相補型抵抗変化素子である。
第2電極12上に保護絶縁膜14が形成されており、抵抗変化膜9、第1電極10、非線形抵抗変化層11、第2電極12からなる積層体40の側面が保護絶縁膜14で覆われている。第1配線5a、5bがスイッチング素子(不揮発性抵抗変化素子)22a、22bの活性電極の役目を兼ねることで、製造工程数を簡略化し、かつ、電極抵抗を下げることができる。通常のCuダマシン配線プロセスに追加工程として、少なくとも2枚のマスクセットを作成するだけで、スイッチング素子(不揮発性抵抗変化素子)を搭載することができる。このため、素子の低抵抗化と低コスト化を同時に達成することができる。
スイッチング素子22a、22bに用いられる抵抗変化型不揮発素子は、本実施例では、イオン伝導体中における金属イオン移動と電気化学反応とを利用している。不揮発性抵抗変化素子は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。不揮発性抵抗変化素子は、例えば、抵抗変化膜9中への第1配線5a、5bに係る金属の電界拡散を利用してオン/オフの制御を行う。
次に、図9に示す膜の構成について説明する。
不図示の半導体基板は、半導体素子が形成された基板である。半導体基板には、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜2は、半導体基板上に形成された絶縁膜である。層間絶縁膜2には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜2は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜4には、層間絶縁膜2と同種の膜を用いることが可能である。
バリア絶縁膜3は、層間絶縁膜2および層間絶縁膜4の間に設けられた、バリア性を有する絶縁膜である。バリア絶縁膜3は、第1配線5a、5bを配線溝に形成する際にエッチングストップ層としての役割を有する。バリア絶縁膜3として、例えば、シリコンナイトライドSiN膜、シリコンカーバイド(SiC)膜、シリコンカーボンナイトライド(SiCN)膜等を用いることが可能である。
絶縁性バリア膜7は層間絶縁膜4上に形成された絶縁膜である。絶縁性バリア膜7には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜(例えば、水素化シリコンオキシカーバイド(SiOCH)膜)等を用いることができる。
絶縁性バリア膜7は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜2には、第1配線を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル6a、6bを介して第1配線5a、5bが埋め込まれている。
第1配線5a、5bは、層間絶縁膜4およびバリア絶縁膜3に形成された配線溝にバリアメタル6a、6bを介して埋め込まれた配線である。
第1配線5a、5bは、スイッチング素子22a、22bの不揮発性抵抗変化素子の活性電極を兼ね、抵抗変化膜9と接触している。なお、第1配線5a、5bと抵抗変化膜9との間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜9は連続工程にて堆積され、連続工程にて加工される。また、抵抗変化膜9の下部がコンタクトプラグを介して下層配線に接続されることはない。第1配線5a、5bには、抵抗変化膜9において拡散、イオン電導可能な金属が用いられ、例えば、Cu等を用いることができる。第1配線5a、5bは、アルミニウム(Al)やマンガン(Mn)と合金化されていてもよい。
バリアメタル6a、6bは、第1配線5a、5bに係る金属が層間絶縁膜2や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル6a、6bには、例えば、第1配線5a、5bがCuを主成分とする金属元素からなる場合には、タンタル(Ta)、窒化タンタル(TaN)、窒化チタン(TiN)、炭窒化タングステン(WCN)のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
絶縁性バリア膜7は、第1配線5a、5bを含む層間絶縁膜4上に形成され、第1配線5a、5bに係る金属(例えば、Cu)の酸化を防いだり、層間絶縁膜4中への第1配線5a、5bに係る金属の拡散を防いだり、第2電極12、非線形抵抗変化層11、第1電極10および抵抗変化膜9の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜7には、例えば、SiC膜、SiCN膜、SiN膜、およびそれらの積層構造等を用いることができる。絶縁性バリア膜7は、保護絶縁膜14およびハードマスク膜16と同一材料であることが好ましい。
絶縁性バリア膜7は、第1配線5a、5b上にて開口部を有する。絶縁性バリア膜7の開口部においては、第1配線5a、5bと抵抗変化膜9が接している。絶縁性バリア膜7の開口部は、第1配線5a、5bの領域内に形成されている。このようにすることで、凹凸の小さい第1配線5a、5bの表面上に不揮発性抵抗変化素子を形成することができるようになる。絶縁性バリア膜7の開口部の壁面は、第1配線5a、5bから離れるにしたがって広くなるテーパ面となっている。絶縁性バリア膜7の開口部のテーパ面は、第1配線5a、5bの上面に対し85°以下に設定されている。このようにすることで、第1配線5a、5bと抵抗変化膜9の接続部の外周(絶縁性バリア膜7の開口部の外周部付近)における電界集中が緩和され、絶縁耐性を向上させることができる。
抵抗変化膜9は、抵抗が変化する膜である。抵抗変化膜9は、第1配線5a、5b(不揮発性抵抗変化素子の下部電極)に係る金属の作用(拡散、イオン伝動など)により抵抗が変化する材料を用いることができる。該不揮発性抵抗変化素子の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、Taを含む酸化物絶縁膜であって、五酸化タンタル(Ta)、タンタルシリコン酸化物(TaSiO)等を用いることができる。
また、抵抗変化膜9は、下からTa、TaSiOの順に積層した積層構造とすることができる。
このような積層構造とすることで、抵抗変化膜9を固体電解質として用いた場合に、低抵抗時(オン時)にイオン伝導層内部に形成される金属イオン(例えば、銅イオン)よる架橋を、Ta層で分断することで、オフ時に金属イオンを容易に回収することができるようになる。このため、スイッチング特性を向上させることができる。
抵抗変化膜9は、第1配線5a、5b、絶縁性バリア膜7の開口部のテーパ面、および絶縁性バリア膜7上に形成されている。抵抗変化膜9は、第1配線5a、5bと抵抗変化膜9の接続部の外周部分が少なくとも絶縁性バリア膜7の開口部のテーパ面上に沿って設けられている。
多層構造の第1電極10のうち、抵抗変化膜9と直接接している下側の層には、第1配線5a、5bに係る金属よりもイオン化しにくく、抵抗変化膜9において拡散、イオン電導しにくい金属が用いられることが好ましい。例えば、白金(Pt)、ルテニウム(Ru)等を用いることができる。また、Pt、Ru等の金属材料を主成分とした、ルテニウム/タンタル合金(RuTa)、ルテニウム/チタン合金(RuTi)などを用いても良い。
第1電極10は下側面で抵抗変化膜9と直接接しており、上側面で非線形抵抗変化層11に接している。第1電極10のうち、非線形抵抗変化層11と接している上層側(図1の第1の中間層102に相当)には、仕事関数の制御、および、密着性の制御のために、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどが用いられる。
また、第1電極10内部での相互拡散を防ぐために、第1電極10の中間の層には金属窒化物を挿入することが好適である。第1電極10の中間の層としては、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどの窒化物が好適である。
非線形抵抗変化層11(図1の第1の中間層102と非線形抵抗層103と第2の中間層104からなる多層膜構造に相当)には、カルコゲナイド材料を用いる。
非線形抵抗変化層11は、例えば、GeまたはSiの何れか1つ以上と、Se、Te、Sの何れか1つ以上を含むカルコゲナイド材料が適している。As、Sb、Nの何れか1つ以上を含んでいても良い。Ge-Se系、As-Se系、Ge-Sb-Te系、Ge-Sb-Se系、Ge-As-Se系、Ge-As-Te系、あるいは、Ge-Sb-N-Se系、Ge-Si-As-Se系などが好適である。十分な非線形を得るために、非線形抵抗変化層11の中央部は、(図1の非線形抵抗層103に相当)平均配位数が3.0以下となるように組成を調整されたアモルファス・カルコゲナイド材料を用いる。
また、熱耐性を得るために、第1電極10と接する非線形抵抗変化層11の下面側(図1の第1の中間層102に相当)と、第2電極12と接する非線形抵抗変化層11の上面側(図1の第2の中間層104に相当)は、平均配位数が3.0以上となるように組成を調整されたカルコゲナイド材料を用いる。また、非線形抵抗変化層11は、平均配位数が3.0以下となるように組成を調整されたアモルファス・カルコゲナイド材料と、平均配位数が3.0以上となるように組成を調整されたカルコゲナイド材料が交互に積層された多層膜でもよい。平均配位数が3.0以上となるように組成を調整されたカルコゲナイド材料は、多結晶でも、アモルファスでもよく、その結晶性は問わない。また、非線形抵抗変化層11内部での組成変化は、急峻な界面を設けて組成変化させても良いし、急峻な界面を設けずに連続的に組成変化させても良い。
第2電極12は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどの金属、または、Ti、V、Zr、Nb、Ta、Hf、Wなどの窒化物が用いられる。さらに、第2電極12に多層構造を用いるとなお良い。第2電極12は、下側面で非線形抵抗変化層11に接している。第2電極12のうち、非線形抵抗変化層11と接している下層側には、仕事関数の制御、および、密着性の制御のために、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどが適している。第2電極12は、上側の面でバリアメタル20a、20bに接している。第2電極12のうち、バリアメタル20a、20bと接している上層側には、窒化物等を用いると集積化プロセスとの整合性が高い。例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどの窒化物が好適である。プラグ19a、19bを形成するためのビアホールの加工を施す際にエッチングストッパーとして機能する。
第2電極12は、バリアメタル20a、20bを介してプラグ19a、19bと電気的に接続されている。第2電極12とプラグ19a、19b(厳密にはバリアメタル20a、20b)とが接する領域の円の直径R2(またはその領域の面積)は、第1配線5a、5bと抵抗変化膜9とが接する領域の円の直径R1(またはその領域の面積)よりも小さくなるように設定されている。このように設定することで、第2電極12とプラグ19a、19bとの接続部となる層間絶縁膜17に形成された下穴へのめっき(例えば、銅めっき)の埋め込み不良が抑制され、ボイドの発生を抑制することができるようになる。
保護絶縁膜14と絶縁性バリア膜7とは、同一材料であることが好ましい。すなわち、スイッチング素子22a、22bの周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、スイッチング素子22a、22b自身からの脱離を防ぐことができるようになる。
保護絶縁膜14は、スイッチング素子22a、22bにダメージを与えることなく、さらに抵抗変化膜9からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜14には、例えば、SiN膜、SiCN膜等を用いることができる。保護絶縁膜14は、ハードマスク膜16および絶縁性バリア膜7と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜14と絶縁性バリア膜7およびハードマスク膜16とが一体化して、界面の密着性が向上し、スイッチング素子22a、22bをより保護することができるようになる。
層間絶縁膜17は、保護絶縁膜14上に形成された絶縁膜である。層間絶縁膜17には、例えば、シリコン酸化膜(SiOx)、SiOC膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜17は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜17には、プラグ19a、19bを埋め込むための下穴と、第2配線18a、18bを埋め込むための配線溝が形成されている。これら下穴と配線溝にバリアメタル20a、20bを介して第2配線18a、18bが埋め込まれている。
第2配線18a、18bは、層間絶縁膜17に形成された配線溝にバリアメタル20a、20bを介して埋め込まれた配線である。第2配線18aはプラグ19aと一体になっている。プラグ19aは、層間絶縁膜17およびハードマスク膜16に形成された下穴に、バリアメタル20aを介して埋め込まれている。プラグ19aは、スイッチング素子22a、22bを介して第1電極10と電気的に接続されている。第2配線18aおよびプラグ19aには、例えば、Cuを用いることができる。第2配線18bおよびプラグ19bは、第2配線18aおよびプラグ19aと同様な構成である。
バリアメタル20a、20bは、第2配線18a、18b(プラグ19a、19bを含む)に係る金属が層間絶縁膜17や下層へ拡散することを防止するために、第2配線18a、18bおよびプラグ19a、19bの側面および底面を被覆する、バリア性を有する導電性膜である。
バリアメタル20a、20bには、例えば、第2配線18a、18bおよびプラグ19a、19bがCuを主成分とする金属元素からなる場合には、タンタル(Ta)、窒化タンタル(TaN)、窒化チタン(TiN)、炭窒化タングステン(WCN)のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜21は、第2配線18a、18bを含む層間絶縁膜17上に形成され、第2配線18a、18bに係る金属(例えば、Cu)の酸化を防ぎ、上層への第2配線18a、18bに係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜21には、例えば、SiC膜、SiCN膜、SiN膜、およびそれらの積層構造等を用いることができる。
以上の素子構造により、選択トランジスタを用いない不揮発スイッチング素子実現でき、集積度と高信頼性に優れたクロスバースイッチを提供することができる。これにより優れたFPGAが製造できる。
以上、本発明の実施例について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
本発明によれば、2端子選択素子(セレクタ)として用いるオボニック閾値スイッチ(OTS)の熱耐性を向上させることができる。これにより、集積回路製造プロセス中の熱履歴による特性劣化、特性ばらつきの発生を抑制できる。また、ジュール熱による素子特性の劣化も抑制できる。
この結果、本発明の2端子選択素子では、素子の電気特性の均一性、寿命を改善することができる。さらに、本発明の2端子選択素子を選択トランジスタの替りに用いることで、FPGA、メモリなどの集積回路を小型化することができる。
なお、上記の特許文献1-6、非特許文献1、2の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施例の各要素、各図面の各要素等を含む)の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1 半導体装置
2 層間絶縁膜
3 バリア絶縁膜
4 層間絶縁膜
5a、5b 第1配線
6a、6b バリアメタル
7 絶縁性バリア膜
8 第1ハードマスク
9 抵抗変化膜
10 第1電極
11 非線形抵抗変化層
12 第2電極
14 保護絶縁膜
15 層間絶縁膜
16 ハードマスク膜
17 層間絶縁膜
18a、18b 第2配線
19a、19b プラグ
20a、20b バリアメタル
22a、22b スイッチング素子
21 バリア絶縁膜
40 積層体
100、200 非線形抵抗素子
101、201 第1電極
102 第1の中間層
103、203 非線形抵抗層
104 第2の中間層
105、205 第2電極
121、122 非線形抵抗素子
130 スイッチング素子
131、132 不揮発性抵抗変化素子
141 第1配線
142 第2配線
143 第3配線
144 第4配線
700 素子
701 第1電極
702 第1の中間層
703 非線形抵抗層
704 第2の中間層
705 第2電極
706 第1の絶縁膜
707 第2の絶縁膜
708 Cu電極
709 基板

Claims (10)

  1. 第1電極と、
    前記第1電極と対向配置された第2電極と、
    前記第1電極と前記第2電極との間に設けられた多層膜と、
    を備え、
    前記多層膜は、
    第1のカルコゲナイド薄膜からなる第1中間層の上に、
    アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、
    第2のカルコゲナイド薄膜からなる第2中間層と、をこの順に積層してなる組を1つ又は複数組備え、
    前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜の組成から定まる平均配位数が、前記第1中間層と前記第2中間層をそれぞれ構成する前記第1、第2のカルコゲナイド薄膜の組成から定まるそれぞれの平均配位数よりも小さい、ことを特徴とする非線形抵抗素子。
  2. 請求項1に記載の非線形抵抗素子において、
    前記第1中間層と前記非線形抵抗層、及び、前記非線形抵抗層と前記第2中間層が、明確な界面を持たずに接しており、カルコゲナイド材料の組成、及び、前記平均配位数が膜厚方向に連続的に変化している、ことを特徴とする非線形抵抗素子。
  3. 前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜、及び、前記第1、第2中間層をそれぞれ構成する前記第1、第2のカルコゲナイド薄膜は、ゲルマニウム(Ge)又はシリコン(Si)のいずれか1つ以上と、セレン(Se)、テルル(Te)、硫黄(S)のいずれか1つ以上を含む、ことを特徴とする請求項1又は2に記載の非線形抵抗素子。
  4. 前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜、及び、前記第1、第2中間層をそれぞれ構成する前記第1、第2のカルコゲナイド薄膜は、さらに、ヒ素(As)、アンチモン(Sb)、窒素(N)のいずれか1つ以上を含む、ことを特徴とする請求項3に記載の非線形抵抗素子。
  5. 前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜は、その組成から定まる前記平均配位数が3.0以下である、ことを特徴とする請求項1から4のいずれか1項に記載の非線形抵抗素子。
  6. 前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜は、その組成から定まる前記平均配位数が2.4以上である、ことを特徴とする請求項1から5のいずれか1項に記載の非線形抵抗素子。
  7. 前記第1及び第2中間層を構成する前記第1及び第2のカルコゲナイド薄膜は、それぞれの組成から定まるそれぞれの前記平均配位数が3.0以上である、ことを特徴とする請求項1から6のいずれか1項に記載の非線形抵抗素子。
  8. 前記第1及び第2中間層を構成する前記第1及び第2のカルコゲナイド薄膜に含まれるゲルマニウム(Ge)とシリコン(Si)を合わせた含有率は、前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜に含まれるゲルマニウム(Ge)とシリコン(Si)を合わせた含有率よりも大きい、ことを特徴とする請求項1から7のいずれか1項に記載の非線形抵抗素子。
  9. 半導体集積回路の信号経路中に設けられたスイッチング素子であって、
    第1及び第2の非線形抵抗素子と、
    第1及び第2の2端子型の不揮発性抵抗変化素子と、
    を有し、
    前記第1及び第2の不揮発性抵抗変化素子のそれぞれの一方の端子が互いに接続され、かつ、前記第1及び第2の非線形抵抗素子の一方の電極と接続され、
    前記第1及び第2の非線形抵抗素子は、請求項1から8のいずれか1項に記載の非線形抵抗素子である、ことを特徴とするスイッチング素子。
  10. 基板上に、第1電極をなす第1の金属膜を形成する工程と、
    前記第1電極の上に、第1中間層として、平均配位数が3.0以上の第1のカルコゲナイド膜を形成する工程と、
    前記第1中間層の上に、非線形抵抗層として、平均配位数が3.0未満のアモルファス・カルコゲナイド膜を形成する工程と、
    前記非線形抵抗層の上に、第2中間層として、平均配位数が3.0以上の第2のカルコゲナイド膜を形成する工程と、
    前記第2中間層の上に、第2電極をなす第2の金属膜を形成する工程と、
    を含む、非線形抵抗素子の製造方法。
JP2019061663A 2019-03-27 2019-03-27 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法 Active JP7255853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019061663A JP7255853B2 (ja) 2019-03-27 2019-03-27 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019061663A JP7255853B2 (ja) 2019-03-27 2019-03-27 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020161723A JP2020161723A (ja) 2020-10-01
JP7255853B2 true JP7255853B2 (ja) 2023-04-11

Family

ID=72639872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019061663A Active JP7255853B2 (ja) 2019-03-27 2019-03-27 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法

Country Status (1)

Country Link
JP (1) JP7255853B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4167305A1 (en) * 2021-10-12 2023-04-19 IMEC vzw Band structure engineered layer stack for two-terminal selector and memory cell comprising the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084545A1 (ja) 2007-01-11 2008-07-17 Renesas Technology Corp. 半導体装置
JP2009043905A (ja) 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP2012084765A (ja) 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP2014530491A (ja) 2011-09-14 2014-11-17 インテル・コーポレーション 抵抗変化メモリ装置用電極
WO2015107945A1 (ja) 2014-01-17 2015-07-23 ソニー株式会社 スイッチ素子および記憶装置
WO2016158429A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置
WO2016203751A1 (ja) 2015-06-18 2016-12-22 日本電気株式会社 整流素子、スイッチング素子および整流素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084545A1 (ja) 2007-01-11 2008-07-17 Renesas Technology Corp. 半導体装置
JP2009043905A (ja) 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP2012084765A (ja) 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP2014530491A (ja) 2011-09-14 2014-11-17 インテル・コーポレーション 抵抗変化メモリ装置用電極
WO2015107945A1 (ja) 2014-01-17 2015-07-23 ソニー株式会社 スイッチ素子および記憶装置
WO2016158429A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置
WO2016203751A1 (ja) 2015-06-18 2016-12-22 日本電気株式会社 整流素子、スイッチング素子および整流素子の製造方法

Also Published As

Publication number Publication date
JP2020161723A (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US11659781B2 (en) Selector device and method of making the same
US8134139B2 (en) Programmable metallization cell with ion buffer layer
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
CN100440486C (zh) 具有电极层处理的相变随机存取存储器的制造方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
US20110147695A1 (en) Fabricating current-confining structures in phase change memory switch cells
TWI497491B (zh) 記憶體元件及記憶體裝置
CN104871313A (zh) 存储装置和存储装置制造方法
Waser Electrochemical and thermochemical memories
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US9496495B2 (en) Memory cells and methods of forming memory cells
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP7255853B2 (ja) 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
US9444042B2 (en) Memory cells and methods of forming memory cells
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
US20100001252A1 (en) Resistance Changing Memory Cell
JP7426119B2 (ja) 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法
WO2016153515A1 (en) Resistance memory devices including cation metal doped volatile selectors
JP7572058B2 (ja) 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法
KR101570620B1 (ko) 저항변화 메모리 소자 및 그 제조방법
KR20170141508A (ko) 스위치 및 그 제조 방법과, 이를 포함하는 저항성 메모리 셀 및 전자 장치
WO2016153516A1 (en) Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes
US20230240081A1 (en) Memory device and method of forming the same and integrated circuit
US20230422641A1 (en) Cmos-compatible rram devices

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201228

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230323

R150 Certificate of patent or registration of utility model

Ref document number: 7255853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150