TW201310659A - 電阻變化元件及其製造方法 - Google Patents

電阻變化元件及其製造方法 Download PDF

Info

Publication number
TW201310659A
TW201310659A TW101120744A TW101120744A TW201310659A TW 201310659 A TW201310659 A TW 201310659A TW 101120744 A TW101120744 A TW 101120744A TW 101120744 A TW101120744 A TW 101120744A TW 201310659 A TW201310659 A TW 201310659A
Authority
TW
Taiwan
Prior art keywords
metal oxide
layer
oxide layer
electrode
oxide semiconductor
Prior art date
Application number
TW101120744A
Other languages
English (en)
Other versions
TWI562386B (en
Inventor
Yutaka Nishioka
Kazumasa Horita
Natsuki Fukuda
Shin Kikuchi
Koukou Suu
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201310659A publication Critical patent/TW201310659A/zh
Application granted granted Critical
Publication of TWI562386B publication Critical patent/TWI562386B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

本發明提供一種不需要成形處理、且能夠使元件之消耗電力減低及細微化的電阻變化元件及其製造方法。本發明之一實施形態的電阻變化元件(1)係具備下部電極層(3)、上部電極層(5)及氧化物半導體層(4)。氧化物半導體層(4)係具有第1金屬氧化物層(41)及第2金屬氧化物層(42)。第1金屬氧化物層(41)係形成於下部電極層(3)與上部電極層(5)之間，且與下部電極層(3)進行歐姆接合。第2金屬氧化物層(42)係形成於第1金屬氧化物層(41)與上部電極層(5)之間，且與上部電極層(5)進行歐姆接合。

Description

電阻變化元件及其製造方法
本發明係關於一種例如被使用作為非揮發性記憶體之電阻變化元件及其製造方法。
在半導體記憶體中，有DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)等之揮發性記憶體與快閃記憶體(flash memory)等之非揮發性記憶體。作為非揮發性記憶體，雖然NAND型之快閃記憶體等已為人所周知，但是作為能夠更進一步細微化的裝置(device)，則以ReRAM(Resistance RAM：電阻式隨機存取記憶體)為人所注目。
ReRAM係將電阻值隨電壓而變化之可變電阻器當作電阻元件來利用。該可變電阻器係典型上具有氧化度或電阻率不同之2層以上的金屬氧化物層，且形成以上下電極來夾入此等的構造。例如在下述專利文獻1中已記載了一種在下部電極(Pt)上依序積層氧化鈦膜、氧化鎳膜及上部電極(Pt)而成的電阻元件。
專利文獻1：WO2008/107941號說明書
以往之可變電阻元件，需要一種被稱為成形(forming)之伴隨高電壓施加的初始化製程(process)。成形後可藉由被稱為絲極(filament)之電流路徑形成於氧化物層來實現元件之低電阻化。可是因為無法適當地控制絲極之大小或位置，所以無法減低動作電流，又面內的特性之不均等會較 大。因此，有難以使元件之消耗電力減低及細微化的問題。
有鑒於以上的情形，本發明之目的係在於提供一種不需要成形處理、且能夠使元件之消耗電力減低及細微化的電阻變化元件及其製造方法。
為了達成上述目的，本發明之一形態的電阻變化元件係具備第1電極、第2電極及氧化物半導體。
上述氧化物半導體係具有第1金屬氧化物層及第2金屬氧化物層。上述第1金屬氧化物層係形成於上述第1電極與上述第2電極之間，且與上述第1電極進行歐姆接合。上述第2金屬氧化物層係形成於上述第1金屬氧化物層與上述第2電極之間，且與上述第2電極進行歐姆接合。
本發明之一形態的電阻變化元件之製造方法係包含：在基板上形成由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物所構成的第1電極。
在上述第1電極上形成有第1金屬氧化物層。上述第1金屬氧化物層係具有第1電阻率，且由N型氧化物半導體所構成。
在上述第1金屬氧化物層上形成有第2金屬氧化物層。上述第2金屬氧化物層係具有與上述第1電阻率不同之第2電阻率，且由N型氧化物半導體所構成。
在上述第2金屬氧化物層上形成由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物所構成的第2電極。
本發明之另一形態的電阻變化元件之製造方法係包含：在基板上形成由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物所構成的第1電極。
在上述第1電極上形成有第1金屬氧化物層。上述第1金屬氧化物層係具有第1電阻率，且由P型氧化物半導體所構成。
在上述第1金屬氧化物層上形成有第2金屬氧化物層。上述第2金屬氧化物層係具有與上述第1電阻率不同之第2電阻率，且由P型氧化物半導體所構成。
在上述第2金屬氧化物層上形成由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物所構成的第2電極。
本發明之一實施形態的電阻變化元件係具備第1電極、第2電極及氧化物半導體。
上述氧化物半導體係具有第1金屬氧化物層及第2金屬氧化物層。上述第1金屬氧化物層係形成於上述第1電極與上述第2電極之間，且與上述第1電極進行歐姆接合。上述第2金屬氧化物層係形成於上述第1金屬氧化物層與上述第2電極之間，且與上述第2電極進行歐姆接合。
在上述電阻變化元件中，氧化物半導體係對第1電極及第2電極分別進行歐姆接合。藉由該構成，由於第1電極與氧化物半導體之界面、及氧化物半導體與第2電極之界面皆不會顯示整流性，所以可以比較低電壓來驅動氧化物半導體中之氧離子。藉此不需要伴隨高電壓之施加的成形處理，且能夠謀求元件之消耗電力減低與細微化。
為了實現歐姆接觸(Ohmic contact)，第1及第2電極之構成材料係可依照構成氧化物半導體之第1及第2金屬氧化物層的載體(carrier)之種類來選擇。
例如，在第1及第2金屬氧化物層為N型氧化物半導體 的情況，在第1及第2電極係可使用Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物。另一方面，在第1及第2金屬氧化物層為P型氧化物半導體的情況，在第1及第2電極係可使用Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物。無論是哪一種情況，第1及第2電極，既可由同種之材料所構成又可由異種之材料所構成。
在此，N型氧化物半導體係稱為以電子為載體而進行支配的氧化物半導體，而P型氧化物半導體係稱為以電洞為載體而進行支配的氧化物半導體。
本發明之一形態的電阻變化元件之製造方法係包含：在基板上形成由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物所構成的第1電極。
在上述第1電極上形成有第1金屬氧化物層。上述第1金屬氧化物層係具有第1電阻率，且由N型氧化物半導體所構成。
在上述第1金屬氧化物層上形成有第2金屬氧化物層。上述第2金屬氧化物層係具有與上述第1電阻率不同之第2電阻率，且由N型氧化物半導體所構成。
在上述第2金屬氧化物層上形成由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物所構成的第2電極。
本發明之另一形態的電阻變化元件之製造方法係包含：在基板上形成由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物所構成的第1電極。
在上述第1電極上形成有第1金屬氧化物層。上述第1金屬氧化物層係具有第1電阻率，且由P型氧化物半導體所構成。
在上述第1金屬氧化物層上形成有第2金屬氧化物層。上述第2金屬氧化物層係具有與上述第1電阻率不同之第2電阻率，且由P型氧化物半導體所構成。
在上述第2金屬氧化物層上形成由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物所構成的第2電極。
依據上述製造方法，可使第1電極與第1金屬氧化物層之間、及第2金屬氧化物層與第2電極之間分別進行歐姆接合。 因而第1電極與氧化物半導體之界面、及氧化物半導體與第2電極之界面皆不會顯示整流性，故可以比較低電壓來驅動氧化物半導體中之氧離子。藉此不需要伴隨高電壓之施加的成形處理，且能夠謀求元件之消耗電力減低與細微化。
以下，一邊參照圖式一邊說明本發明之實施形態。
圖1係顯示本發明之一實施形態的電阻變化元件之概略剖視圖。本實施形態之電阻變化元件係具有基板2、下部電極層3、氧化物半導體層4及上部電極層5。
氧化物半導體層4係具有第1金屬氧化物層41及第2金屬氧化物層42。第1金屬氧化物層41及第2金屬氧化物層42雖然是分別由同種之材料所構成，但是亦可由異種之材料所構成。第1金屬氧化物層41及第2金屬氧化物層42之中，其中一方係由接近化學計量組成(stoichiometric composition)之氧化物材料(以下亦稱為「化學計量組成材料」)所構成，另一方係由包含多數個氧缺乏(oxygen deficiency)之氧化物材料(以下亦稱為「氧缺乏材料」)所構成。在本實施形態中，第1金屬氧化物層41係由化學計量組成材料所構成，而第2金屬氧化物層42係由氧缺乏材料 所構成。
電阻變化元件1之第1金屬氧化物層41，由於其氧化度比第2金屬氧化物層42還高，所以具有比第2金屬氧化物層42還高的電阻率。在此，當分別對上部電極層5施加正電壓、對下部電極層3施加負電壓時，屬於高電阻的第1金屬氧化物層41中之氧離子(O2-)就會擴散至屬於低電阻的第2金屬氧化物層42中，且第1金屬氧化物層41之電阻會降低(低電阻狀態)。另一方面，當分別對下部電極層3施加正電壓、對上部電極層5施加負電壓時，氧離子就會從第2金屬氧化物層42擴散至第1金屬氧化物層41，第1金屬氧化物層41之氧化度就會再次增高，而電阻會變高(高電阻狀態)。
如上述般，第1金屬氧化物層41係藉由控制下部電極層3與上部電極層5之間的電壓，而可逆地切換低電阻狀態與高電阻狀態。更且，由於低電阻狀態及高電阻狀態即便不施加電壓亦可保持，所以電阻變化元件1能夠當作非揮發性記憶體元件來利用，以便在高電阻狀態下進行資料之寫入，而在低電阻狀態下進行資料之讀出。
以往之電阻變化元件係需要被稱為成形的初始化動作，該初始化動作係指將切換動作電壓以上之較高的電壓施加於氧化物半導體層以使產生類似絕緣破壞的現象。一般認為被稱為絲極之電流路徑藉由成形而生成於氧化物半導體層，藉此發現氧化物半導體層之切換動作。可是，由於無法適當地控制絲極之大小或位置，所以無法減低動作電流，又面內的特性之不均等會較大。因此，有難以使元件之消耗電力減低及細微化的問題。
成形需要較高電壓之原因一般認為是因為電極層與氧化物半導體層之界面中的接觸電阻較大，所以會減少施加於氧化物半導體層之電壓所致。又，難以進行絲極之控制的原因一般認為是因對氧化物半導體層之晶粒界面(grain boundary)或局部的氧缺乏部選擇性地施加高電壓而會不均一地形成絲極所致。
因此本發明人等思考藉由實現電極層與氧化物半導體層之界面的低電阻化，就可不要需要高電壓的成形，並研究了電極材料與氧化物半導體材料之組合的最適化。
在本實施形態中，為了實現下部電極層3及上部電極層5與氧化物半導體層4之界面的低電阻化，氧化物半導體層4係對下部電極層3與上部電極層5分別進行歐姆接合。亦即氧化物半導體層4係具有：與下部電極層3進行歐姆接合之第1金屬氧化物層41、以及與上部電極層5進行歐姆接合之第2金屬氧化物層42的積層構造。
藉由該構成，由於下部電極層3與氧化物半導體層4之界面、及氧化物半導體層4與上部電極層5之界面皆不會顯示整流性，所以可以比較低電壓來驅動氧化物半導體層4中之氧離子。藉此不需要伴隨高電壓之施加的成形處理。又，由於可對氧化物半導體層4全體一樣地施加動作電壓，所以可謀求驅動電力之削減。更且，由於阻止對氧化物半導體層4之晶粒界面或局部的氧缺乏部選擇性地施加電壓以抑制絲極之不均一產生，所以可使特性均一化，且能夠使元件之細微化。
為了實現歐姆接觸，下部電極層3及上部電極層5之構成材料，係可依照第1及第2金屬氧化物層41、42之載體種類來選擇。
例如，在第1及第2金屬氧化物層41、42為N型氧化物半導體的情況下，下部電極層3及上部電極層5係採用工作函數比第1及第2金屬氧化物層41、42還小的材料。作為N型氧化物半導體係例如可採用TaOx、HfOx、ZrOx、TiOx、SrTiOx等，作為可與此等構件歐姆接觸的電極材料係例如可選擇Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W等之金屬材料或其化合物。作為化合物係可列舉上述金屬材料之矽化物、碳化物、氧化物、氮化物、鍺化物等。
另一方面，在第1及第2金屬氧化物層41、42為P型氧化物半導體的情況下，下部電極層3及上部電極層5係採用工作函數比第1及第2金屬氧化物層41、42還大的材料。作為P型氧化物半導體係例如可採用CoOx、NiOx、Pr(Ca、Mn)Ox等，作為可與此等構件歐姆接觸的電極材料係例如可選擇Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au等之金屬材料或其化合物。作為化合物係可列舉上述金屬材料之矽化物、碳化物、氧化物、氮化物、鍺化物等。
其次，就圖1所示的電阻變化元件1之製造方法加以說明。
首先，在基板2上形成有下部電極層3。雖然基板2在典型上可採用矽晶圓等之半導體基板，但是當然不受限於此。下部電極層3係可使用真空蒸鍍法、濺鍍法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、ALD(Atomic Layer Deposition：原子層沉積)法等之各種成膜方法來形成。下部電極層3較佳為沒有晶粒界面且為平坦。在本實施形態中係採用金屬鉭(Ta)作為下部電極層3。厚度並未被特別限定，例如為50nm。
其次，在下部電極層3上形成有氧化物半導體層4。首先，作為第1金屬氧化物層41係藉由例如真空蒸鍍法、濺 鍍法、CVD法、ALD法等來製作化學計量組成或接近該化學計量組成之氧量的金屬氧化物。此時，能夠選擇可與下部電極層3實現歐姆接觸的金屬氧化物。
在本實施形態中，第1金屬氧化物層41係由以濺鍍法成膜的鉭氧化物(TaOx)所構成。厚度並未被特別限定，例如為5nm。成膜方法係能夠適用在氧環境中濺鍍Ta靶材(target)的反應性濺鍍法、同時濺鍍Ta靶材與TaOx靶材的多元濺鍍法等。
此時，藉由不使絕緣性氧化物介於下部電極層3與第1金屬氧化物層41之界面，而可對下部電極層3與第1金屬氧化物層41之界面穩定地實現歐姆接觸。在不使產生絕緣性氧化物之方法中係可列舉以下的方法。
(1)藉由使用金屬氧化物靶材與氬(Ar)等之惰性氣體的高頻濺鍍法來形成金屬氧化物層。
(2)藉由ALD法、CVD法、取決於氧化氣體之反應性濺鍍法等使金屬氧化物沉積於Pt、Ir、Ru、Pd、TiN、TiAlN、TaN等之具有氧化耐性的電極上。
(3)藉由ALD法、CVD法、取決於氧化氣體之反應性濺鍍法等使金屬氧化物沉積於IrOx、RuOx、SrRuO3、LaNiO3、ITO等之氧化物電性傳導體上。
(4)藉由ALD法、CVD法、取決於氧化氣體之反應性濺鍍法等使金屬氧化物沉積於TaC、WSi、WGe等、含有Si、C、Ge等還原力強之元素的電性傳導體上。
(5)在沉積於下部電極層3的金屬氧化物之下部電極界面附近，離子植入、電漿摻雜供體元素(donor element)或受體元素(acceptor element)、或將上述元素混入於成膜氣體或 靶材中。
(6)將不形成電位障壁的金屬材料與氧化物材料組合在一起。
接著，在第1金屬氧化物層41上形成有第2金屬氧化物層42。在本實施形態中，作為第2金屬氧化物層42，係由氧量比化學計量組成還少的鉭氧化物層所成膜。厚度並未被特別限定，例如為40nm。成膜方法並未被特別限定，例如藉由真空蒸鍍法、濺鍍法、CVD法、ALD法等所製作。
如以上般地形成有氧化物半導體層4。其次，在氧化物半導體層4上形成有上部電極層5。上部電極層5係可使用濺鍍法、CVD法、ALD法等之各種成膜方法來形成。在本實施形態中係採用金屬鉭(Ta)作為上部電極層5。厚度並未被特別限定，例如為50nm。藉此，可在與氧化物半導體層4之間實現預定的歐姆接觸。
電阻變化元件1係形成預定之元件尺寸。在各層之圖案化作業中，既可採用微影(lithography)及乾式蝕刻(dry etching)技術，又可採用微影及濕式蝕刻(wet etching)技術，又可透過阻隔遮罩(resist mask)等進行各層之成膜。在使用蝕刻技術的情況，亦可在下部配線層與上部配線層之間的層間絕緣膜製入該電阻變化元件1。
在如以上所構成的本實施形態之電阻變化元件1中，係在下部電極層3與氧化物半導體層4之界面、及氧化物半導體層4與上部電極層5之界面形成歐姆接觸，用以實現氧化物半導體層4與兩電極層3、5之界面的低電阻化。藉此，不需要以往所進行之被稱為成形的初始化動作，且可謀求成本之減低。
將本實施形態的電阻變化元件1之電流-電壓特性之一例顯示於圖2。圖中橫軸係顯示電壓，縱軸係顯示電流。又圖中，「H」係顯示高電阻狀態，「L」係顯示低電阻狀態。圖3係顯示比較例的電阻變化元件之電流-電壓特性之一實驗結果，且除了上部電極層係由Pt所構成以外，其餘具有與實施形態之電阻變化元件1相同的構成。在此，Pt係工作函數比具有N型之導電特性的氧化物半導體層還大的金屬材料之代表例，且在與氧化物半導體層之界面形成蕭特基接合(Schottky juction)。
比較例之電阻變化元件，係如圖3所示需要約9V的成形電壓，且需要3V左右的切換電壓。相對於此，本實施形態的電阻變化元件1，係如圖2所示不需要初始化動作，且切換電壓亦可抑制低至0.8V左右。更且本實施形態之電阻變化元件1，與比較例之電阻變化元件相較，可將低電阻狀態中的動作電流(讀出電流)抑制得較低。如此，依據本實施形態可大幅地減低元件之消耗電力。
另一方面，依據本實施形態之電阻變化元件1，則藉由不需要成形，由於可抑制不均一地產生於氧化物半導體層4的絲極之生成，所以能夠穩定地製造即便將元件細微化仍具有均一電性特性的電阻變化元件。更且，由於可減低動作電流之絲極依存性，所以能夠利用元件尺寸來控制元件之驅動電流。
例如圖4係顯示讀出電流的電極面積依存性之一例。圖中橫軸係顯示上部電極之面積，縱軸係顯示施加0.5V時的電流值。又圖中，「a」係顯示比較例的電阻變化元件之電流特性，「b」係顯示本實施形態的電阻變化元件之電流 特性。如圖4所示，可明白：比較例之電阻變化元件並不受電極面積影響而讀出電流大致為一定，相對於此，本實施形態之電阻變化元件係可獲得與電極面積成正比的讀出電流。從此可明白可利用元件尺寸來控制元件之驅動電流。
圖5及圖6係評估了比較例的電阻變化元件之切換動作之穩定性的一實驗結果，且分別以圖5顯示讀出電壓為正電壓(+0.5V)時，圖6顯示讀出電壓為負電壓(-0.5V)時。在各圖中(A)係顯示重複切換特性，(B)係顯示施加脈衝波形，(C)係顯示元件之切換模型(switching model)。
可確認：在讀出電壓為正電壓的情況時，如圖5(A)所示接通斷開(ON/OFF)比會按照切換週期之增加而慢慢地變化，相對於此，在讀出電壓為負電壓的情況時，如圖6(A)所示會接近10之9次方且維持一定的接通斷開比(on-off ratio)，並顯示穩定的切換動作。此可推測為：因在讀出電壓為正電壓的情況時，如圖5(C)所示形成於氧化物半導體層的傳導路徑(絲極)會慢慢地變粗，相對於此，在讀出電壓為負電壓的情況時，如圖6(C)所示傳導路徑之粗度不變所致。
以上雖然已就本發明之實施形態加以說明，但是本發明並未被限定於此，能夠根據本發明之技術思想進行各種的變化。
例如在以上之實施形態中，雖然分別以化學計量組成材料構成第1金屬氧化物層41、以氧缺乏材料構成第2金屬氧化物層42，但是亦可以氧缺乏材料構成第1金屬氧化物層41、以化學計量組成材料構成第2金屬氧化物層42來取代。
又在以上之實施形態中，雖然以同種之金屬氧化物構成第1金屬氧化物層41與第2金屬氧化物層42，但是並未被限於此，只要是同一導電型(N型或P型)則材料之組合為任意。就下部電極層3及上部電極層5而言亦為同樣，只要適合於氧化物半導體之導電型，亦可組合不同的材料。
1‧‧‧電阻變化元件
2‧‧‧基板
3‧‧‧下部電極層
4‧‧‧氧化物半導體層
5‧‧‧上部電極層
41‧‧‧第1金屬氧化物層
42‧‧‧第2金屬氧化物層
圖1係顯示本發明之一實施形態的電阻變化元件之構造的概略剖視圖。
圖2係顯示本發明之一實施形態的電阻變化元件之電流-電壓特性之一例的示意圖。
圖3係顯示比較例的電阻變化元件之電流-電壓特性之一例的示意圖。
圖4係顯示實施形態及比較例的電阻變化元件之上部電極與讀出電流之關係的示意圖。
圖5係就比較例之電阻變化元件評估了讀出電壓為正電壓時之切換特性的一實驗結果，其中分別以(A)顯示重複切換特性，(B)顯示施加脈衝波形，(C)顯示元件之切換模型。
圖6係就比較例之電阻變化元件評估了讀出電壓為負電壓時之切換特性的一實驗結果，其中分別以(A)顯示重複切換特性，(B)顯示施加脈衝波形，(C)顯示元件之切換模型。
1‧‧‧電阻變化元件
2‧‧‧基板
3‧‧‧下部電極層
4‧‧‧氧化物半導體層
5‧‧‧上部電極層
41‧‧‧第1金屬氧化物層
42‧‧‧第2金屬氧化物層

Claims (5)

  1. 一種電阻變化元件，其係具備：第1電極；第2電極；以及氧化物半導體，其具有第1金屬氧化物層及第2金屬氧化物層，該第1金屬氧化物層係形成於前述第1電極與前述第2電極之間，且與前述第1電極進行歐姆接合，該第2金屬氧化物層係形成於前述第1金屬氧化物層與前述第2電極之間，且與前述第2電極進行歐姆接合。
  2. 如申請專利範圍第1項之電阻變化元件，其中前述第1金屬氧化物層及前述第2金屬氧化物層為N型氧化物半導體，前述第1電極及前述第2電極為Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物。
  3. 如申請專利範圍第1項之電阻變化元件，其中前述第1金屬氧化物層及前述第2金屬氧化物層為P型氧化物半導體，前述第1電極及前述第2電極為Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物。
  4. 一種電阻變化元件之製造方法，其係在基板上形成由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物所構成的第1電極，在前述第1電極上形成具有第1電阻率、且由N型氧化物半導體所構成的第1金屬氧化物層，在前述第1金屬氧化物層上形成具有與前述第1電阻率不同之第2電阻率、且由N型氧化物半導體所構成的第2 金屬氧化物層，在前述第2金屬氧化物層上形成由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W中之任一金屬或其化合物所構成的第2電極。
  5. 一種電阻變化元件之製造方法，其係在基板上形成由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物所構成的第1電極，在前述第1電極上形成具有第1電阻率、且由P型氧化物半導體所構成的第1金屬氧化物層，在前述第1金屬氧化物層上形成具有與前述第1電阻率不同之第2電阻率、且由P型氧化物半導體所構成的第2金屬氧化物層，在前述第2金屬氧化物層上形成由Fe、Co、Ni、Cu、Ru、Rh、Pd、Ag、Os、Ir、Pt、Au中之任一金屬或其化合物所構成的第2電極。
TW101120744A 2011-06-10 2012-06-08 Resistance change device and manufacturing method of resistance change device TWI562386B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011130011 2011-06-10

Publications (2)

Publication Number Publication Date
TW201310659A true TW201310659A (zh) 2013-03-01
TWI562386B TWI562386B (en) 2016-12-11

Family

ID=47295778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120744A TWI562386B (en) 2011-06-10 2012-06-08 Resistance change device and manufacturing method of resistance change device

Country Status (6)

Country Link
US (1) US9281477B2 (zh)
JP (1) JP5648126B2 (zh)
KR (1) KR101528094B1 (zh)
CN (1) CN103597597B (zh)
TW (1) TWI562386B (zh)
WO (1) WO2012169195A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607820B1 (ko) * 2012-09-05 2016-03-30 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
US9059391B2 (en) * 2012-12-10 2015-06-16 Winbond Electronics Corp. Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof
JP6230090B2 (ja) * 2013-01-28 2017-11-15 国立研究開発法人物質・材料研究機構 多機能電気伝導素子
TWI556245B (zh) * 2015-02-16 2016-11-01 國立中山大學 電阻式記憶體
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
JP2018006696A (ja) * 2016-07-08 2018-01-11 東芝メモリ株式会社 記憶装置
US11087977B2 (en) * 2016-08-31 2021-08-10 Flosfia Inc P-type oxide semiconductor and method for manufacturing same
CN111341909A (zh) * 2020-02-07 2020-06-26 中国科学院微电子研究所 一种存储器件及其制作方法、存储器及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060091A (ja) * 2005-01-14 2008-03-13 Matsushita Electric Ind Co Ltd 抵抗変化素子
KR101275800B1 (ko) * 2006-04-28 2013-06-18 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JPWO2007138646A1 (ja) * 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
WO2008107941A1 (ja) 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
US7981760B2 (en) * 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
JP4937413B2 (ja) * 2008-12-10 2012-05-23 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
JP5464148B2 (ja) 2008-12-26 2014-04-09 日本電気株式会社 抵抗変化素子
JP4792097B2 (ja) * 2009-03-25 2011-10-12 株式会社東芝 不揮発性記憶装置及びその製造方法

Also Published As

Publication number Publication date
KR20140014274A (ko) 2014-02-05
TWI562386B (en) 2016-12-11
JP5648126B2 (ja) 2015-01-07
JPWO2012169195A1 (ja) 2015-02-23
WO2012169195A1 (ja) 2012-12-13
CN103597597B (zh) 2016-09-14
US20140166966A1 (en) 2014-06-19
CN103597597A (zh) 2014-02-19
US9281477B2 (en) 2016-03-08
KR101528094B1 (ko) 2015-06-10

Similar Documents

Publication Publication Date Title
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
TW201310659A (zh) 電阻變化元件及其製造方法
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
US9178147B2 (en) Resistive-switching memory elements having improved switching characteristics
JP5488458B2 (ja) 抵抗変化素子及びその製造方法
JP4938493B2 (ja) 二つの酸化層を利用した不揮発性メモリ素子
KR101783086B1 (ko) 저항-전환층들을 가진 메모리 셀의 구성
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
WO2008068800A1 (ja) 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
JP2008016854A (ja) 可変抵抗物質を含む不揮発性メモリ素子
JP2007300100A (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR20090126530A (ko) 저항성 메모리 소자
JP2010512018A (ja) メモリ素子およびその製造方法
KR20050055582A (ko) Ｒｒａｍ 메모리 셀 전극
KR20060083368A (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
JP2017055082A (ja) 不揮発性記憶装置の製造方法
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
JP5464148B2 (ja) 抵抗変化素子
KR100785021B1 (ko) Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
JP2013207131A (ja) 抵抗変化素子及びその製造方法
JP5568950B2 (ja) 抵抗変化型メモリ素子、及び、抵抗変化型不揮発性メモリ、並びに、抵抗変化型メモリ素子制御方法
KR20080112878A (ko) 저항성 메모리 소자 및 그 제조 방법
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
KR101149436B1 (ko) 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법