KR101149436B1 - 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법 - Google Patents

고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR101149436B1
KR101149436B1 KR1020100086681A KR20100086681A KR101149436B1 KR 101149436 B1 KR101149436 B1 KR 101149436B1 KR 1020100086681 A KR1020100086681 A KR 1020100086681A KR 20100086681 A KR20100086681 A KR 20100086681A KR 101149436 B1 KR101149436 B1 KR 101149436B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
oxide
lower electrode
tantalum
Prior art date
Application number
KR1020100086681A
Other languages
English (en)
Other versions
KR20120024064A (ko
Inventor
이전국
양민규
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020100086681A priority Critical patent/KR101149436B1/ko
Publication of KR20120024064A publication Critical patent/KR20120024064A/ko
Application granted granted Critical
Publication of KR101149436B1 publication Critical patent/KR101149436B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항 변화 기억 소자용 박막 구조물에 관한 것으로서, 더욱 상세하게는 산화망간 또는 산화탄탈륨 바이너리 산화물을 포함하는 스위칭 소자 및 탄탈륨 상부전극을 포함하는 저항 변화 기억 소자용 박막 구조물 및 그 제조방법에 관한 것으로서, 본 발명의 저항 변화 기억 소자용 박막 구조물은 기판과, 상기 기판 위에 형성되며, 백금을 포함하여 이루어진 하부전극과, 상기 하부전극 상에 형성된 산화망간 또는 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자 및 상기 스위칭 소자 상에 형성된 탄탈륨을 포함하는 상부전극을 포함하여 이루어지고, 본 발명의 저항 변화 기억 소자용 박막 구조물 제조방법은 (a) 기판 상에 하부전극을 형성하는 단계, (b) 상기 하부전극 상에 산화망간 또는 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자를 형성하는 단계 및 (c) 상기 바이너리 산화물 박막 상에 탄탈륨을 포함하는 상부전극을 형성하는 단계를 포함하여 이루어진다.

Description

고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법 {METAL OXIDE MULTILAYER STRUCTURE FOR HIGHLY EFFICIENT RESISTIVE RANDOM ACCESS MEMORY DEVICE AND THE FABRICATION METHOD THEREOF}
본 발명은 저항 변화 기억 소자용 박막 구조물에 관한 것으로서, 더욱 상세하게는 산화망간 또는 산화탄탈륨 바이너리 산화물을 포함하는 스위칭 소자 및 탄탈륨 상부전극을 포함하는 저항 변화 기억 소자용 박막 구조물 및 그 제조방법에 관한 것이다.
저항 변화 기억소자는 외부 전압을 가함으로써 물질의 전기 저항을 변화시켜 그 저항의 차이를 0 또는 1 로직 상태로 이용하는 비휘발성 기억 소자이다. 현재 기억 소자 시장의 중심은 DRAM과 플래쉬 메모리가 중심이다. ReRAM은 현재의 기억 소자 시장을 대체할 차세대 비휘발성 (non-volatile) 기억 소자의 후보 가운데 하나로서, 다른 종류의 비휘발성 메모리에 비해서 간단한 구조로 인해 높은 집적도를 구현할 수 있으리라 크게 기대되고 있다.
ReRAM은 여러 가지 물질과 구조에 따라 구분될 수 있으나, 크게 바이너리 산화물 (binary oxides) 계열, 망간 함유 페로브스카이트 산화물, 그리고 금속이 소량 도핑된 페로브스카이트 산화물을 사용하는 것 3종류로 구분할 수 있다.
바이너리 산화물 계열의 ReRAM 소자는 금속이 소량 도핑된 페로브사카이트 산화물을 이용한 ReRAM 소자와 달리 회로 구동 시에 전류 상한 값 (compliance)을 설정해야 하지만, 조성이 간단한 장점이 있어서 상업화에 유리한 장점이 있다.
바이너리 산화물 계열의 물질을 이용한 ReRAM 소자의 개발은 비휘발성 메모리의 집적도를 한층 높여서 새로운 메모리 소자의 시장을 열고 여러 종류의 전자 기기의 성능을 비약적으로 향상시킬 것으로 기대되고 있다.
기존의 보고 혹은 공개된, 바이너리 산화물 저항변화 소재는 NiOx, TiO2, Cu2O, Fe3O4또는 MnO2 등을 사용한다. 상부전극으로 W, Au, Pd, Ni 또는 Pt을 사용하고, 스위칭 소자로 Ti, Cu, Co, Mn, Ni 또는 Fe 산화물을 사용하는 것이 제안된 바 있다.
그러나, 이 경우에는 초기 저항값이 낮고, 스위칭 사이클에 따른 저항 변화 특성이 저하되는 문제점과, 제조 시에 공정 온도가 높고, 스위칭 소재의 두께가 두꺼운 문제점이 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 초기 저항값을 증대시키고, 스위칭 사이클에 따라 저항 변화 특성이 저하되는 것을 개선하고, 공정 온도를 낮추고, 스위칭 소재 두께를 감소시킨 저항 변화 기억 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 저항 변화 기억 소자용 박막 구조물은 기판과, 상기 기판 위에 형성되며, 백금을 포함하여 이루어진 하부전극과, 상기 하부전극 상에 형성된 산화망간 또는 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자 및 상기 스위칭 소자 상에 형성된 탄탈륨을 포함하는 상부전극을 포함하여 이루어지고, 본 발명의 저항 변화 기억 소자용 박막 구조물 제조방법은 (a) 기판 상에 하부전극을 형성하는 단계, (b) 상기 하부전극 상에 산화망간 또는 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자를 형성하는 단계 및 (c) 상기 바이너리 산화물 박막 상에 탄탈륨을 포함하는 상부전극을 형성하는 단계를 포함하여 이루어진다.
본 발명에 의하면, 저항 변화 기억 소자의 초기 저항값이 커서 reset 전류를 작게 할 수 있고, 스위칭에 따른 저항 변화 특성이 개선되어 정보 저장의 안정성이 향상된다. 또한, 장기 수명이 향상되어 ReRAM 소자의 활용성을 크게 향상시킬 수 있다. 또한 그 제조방법에 의하여 단위 소자 제조 공정 온도를 낮출 수 있고, 저항 변화 소재의 두께가 얇아지면, 제조 시간 단축 및 고온 공정에서 발생하는 물질 확산에 따른 고집적화 소자의 특성 저하 문제를 해결할 수 있다. 또한, 기존의 실리콘 기반의 전자 소자와 함께 실리콘 기판 상에 집적이 가능하여 다양한 형태의 각종 전자 소자 개발에 응용될 수 있다.
도 1은 비교예의 Ti / MnOx / Pt / Ti / (SiO2/Si) 구조 소자의 저항 스위칭 특성 전류-전압 곡선 및 DC sweep 방법에 의한 스위칭 사이클 특성을 나타낸 그래프이다.
도 2는 실시예 1의 Ta / MnOx / Pt / Ti / (SiO2/Si) 구조 소자의 저항 스위칭 특성 전류-전압 곡선 및 DC sweep 방법에 의한 스위칭 사이클 특성을 나타낸 그래프이다.
도 3은 실시예 2의 Ta / TaOx / Pt / Ti / (SiO2/Si) 구조 소자의 저항 스위칭 특성 전류-전압 곡선과 DC sweep 방법에 의한 스위칭 사이클 특성을 나타낸 그래프이다.
본 발명의 저항 변화 기억 소자용 박막 구조물은 기판과, 상기 기판 위에 형성되며, 백금을 포함하여 이루어진 하부전극과, 상기 하부전극 상에 형성된 산화망간 또는 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자 및 상기 스위칭 소자 상에 형성된 탄탈륨을 포함하는 상부전극을 포함하여 구성된다.
상기 기판은 실리콘 기판일 수 있고, 상기 실리콘 기판 상에 자연 산화층을 포함하는 것일 수 있다. 실리콘 기판의 경우, 공기에 접촉하는 경우에 자연 산화에 의하여 산화층이 형성되어 SiO2/Si 기판이 될 수 있다.
한편, 하부전극인 Pt 박막과 Si 기판 간에는 접착력이 좋지 않으므로, 접착력의 강화를 위하여 상기 기판과 상기 하부전극 사이에 접착층을 더 포함하는 것일 수 있고, 상기 접착층은 Ti 박막 등이 바람직하다.
본 발명의 저항 변화 기억 소자용 박막 구조물의 제조방법은 (a) 기판 상에 하부전극을 형성하는 단계, (b) 상기 하부전극 상에 산화망간 또는 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자를 형성하는 단계 및 (c) 상기 바이너리 산화물 박막 상에 탄탈륨을 포함하는 상부전극을 형성하는 단계를 포함하여 이루어진다.
먼저, 상기 SiO2/Si 기판을 상압보다 낮은 저압 상태에서 상온 또는 그 이상의 온도로 가열하면서, 상기 기판 위에 하부전극을 증착시킨다. 상기 하부전극은 소자 수율을 높이기 위하여 백금 (Pt)을 포함하여 이루어지는 것이 바람직하다.
그 다음, 상기 하부전극 위에 상압보다 낮은 저압 상태 및 상온에서 전기 저항 변화 기억 소자의 핵심인 바이너리 산화물 박막을 포함하는 스위칭 소자를 증착시킨다. 상기 바이너리 산화물 박막은 산화망간 (MnOx) 혹은 산화탄탈륨 (TaOx)을 포함하여 구성된다. 상기 스위칭 소자는 상온 및 상압 조건에서 RF 스퍼터링법으로 형성하는 것일 수 있다. 실리콘 기판을 상온으로 유지하고, 작업 진공도는 1 mTorr 이상 100 mTorr 이하로 유지하는 것일 수 있다. 여기서, 상온은 통상적인 실내 온도 (room temperature)를 말하며, 예컨대 15 내지 80 ℃ 범위 내의 온도일 수 있다. 기존에는 박막 공정 온도가 450 내지 650 ℃ 정도로 매우 높아, 고집적화 단위 셀에 속해 있는 물질들이 고온 확산에 의해 이동하여, 최소 크기가 커지게 된다. 예를 들어 0.25 ㎛ 간격의 셀이 형성된 위에 새로운 물질을 증착하는 공정 온도가 높아지면, 셀 물질의 확산에 의해 간격이 줄어들어 셀의 기능이 없어지는 문제가 발생한다. 그러나 본 발명은, 박막 구조물을 이루는 각 박막들을 상온에서 형성하는 것이 차별적인 특징이다.
다음으로, 상기 바이너리 산화물 박막을 포함하는 스위칭 소자 상에 상압보다 낮은 저압 상태 및 상온에서 Ta 상부전극을 증착시킨다.
위와 같이 하여 얻어지는 박막 구조물은 상부로부터 순서대로 상부전극 (Ta 금속 박막) / 바이너리 산화물 박막 (산화망간 (MnOx) 혹은 산화탄탈륨 (TaOx))을 포함하는 스위칭 소자 / 하부전극 (Pt 박막) / (SiO2/Si) 기판의 구조를 이루게 된다.
한편, 단계 (a) 이전에, (a') 상기 기판 상에 접착층을 형성하는 단계를 더 포함하는 것일 수 있다. 접착층은 Si 기판과 Pt 하부전극 간의 접착력이 낮은 것을 보완하기 위한 것으로 Ti 박막을 형성하는 것이 바람직하다.
또한, 단계 (b) 이후에, (b') 2 mTorr 내지 760 Torr의 압력 및 300 내지 750 ℃의 온도에서 후열처리하는 단계를 더 포함하는 것일 수 있다.
상기 하부전극 및 상부전극은 스퍼터링법, 펄스레이져 증착법, 열 증발법, 전자빔 증발법, 원자층 증착법 또는 분자선 에피틱시 증착법 중 어느 하나의 방법으로 형성하는 것일 수 있다.
실시예
이하 비교예 및 실시예를 통하여 본 발명에 관하여 더욱 상세히 설명한다. 다만, 본 발명이 이에 한정되는 것은 아니다.
비교예
기판으로서 Inostek사 (社)의 Pt / Ti / (SiO2/Si) 기판을 사용하였다. 기판은 4 인치 p형 Si 웨이퍼 상에, SiO2층은 자연 산화법으로 형성되고, 두께 300 nm였다. 접착층인 티타늄층은 스퍼터링법으로 10 ㎚ 두께로 스퍼터링법으로 형성하였다. 하부전극 백금층은 티타늄 접착층에 150 ㎚ 두께로 스퍼터링법으로 형성하였다.
다음으로, 상기 하부전극 백금 박막 상에 MnOx 바이너리 산화물 박막 스위칭 소자를 각각 60 ㎚ 두께로 증착시켰다. 이때, 기판 온도는 상온이고, 작업 진공도 3 mTorr, Ar / O2 = 50% / 50%, 100W RF파워, 2 인치 금속 타켓으로 마그네트론 스퍼터링법을 사용하였다. 이후 산소 분위기하에서 650 ℃에서 30분 동안 후열처리하였다.
상기 산화망간 바이너리 산화물 스위칭 소자 상에 상부전극으로서 Ti 박막을 증착하여 상부로부터 순서대로 Ti / MnOx / Pt / Ti / (SiO2/Si) 구조물을 완성하였다. 이 경우, Ti 상부전극 박막 증착 시 기판은 상온을 유지하고, 2 인치 Ti 타켓을 사용하여, 작업 진공도 10 mTorr, Ar = 100%, 100W 파워, RF 스퍼터링법을 사용하였다.
도 1은 이렇게 형성된 Ti / MnOx / Pt / Ti / (SiO2/Si) 구조물 소자의 전류-전압 특성을 나타낸 그래프이다. 이 경우, set 전압이 0.6 V에서 나타난다. 이러한 전압 폭을 set 전압 window라 칭한다.
이 전류-전압 특성은, 상온의 대기 중에서 하부전극과 상부전극을 측정 장비 (Keithley model 4200 Semiconductor Characterization System)에 연결하고, 양자 간에 전압을 외부에서 가함으로써 두 전극 사이의 바이너리 산화물 박막의 저항을 변화시키면서 전류량을 측정하여 얻었다.
도 1의 (a)에서, 저항변화 소재에 전압을 최초로 인가했을 때의 저항치를 초기 저항 (Initial Resistance State, IRS)이라고 하고, 스위칭 중 전류값이 큰 부분은 저 저항 상태 (low resistance state; LRS)를 나타내고, 전류값이 작은 부분은 고 저항 상태 (high resistance state; HRS)를 나타낸다. 도 1에서 보이는 바와 같이, 박막 다층 구조의 저항 변화는 on , off 두 가지 상태로 확실하게 구분되며, 외부의 전압 변화에 의해 가역적으로 변화될 수 있고, 예로서, 0.6 V에서 저항값은 스위칭되며, 이때의 전기 저항비는 100인 것을 확인할 수 있다.
스위칭 사이클이 진행됨에 따른 HRS와 LRS의 변화는 도 1의 (b)와 같다. DC sweep에 의한 105회 스위칭 사이클 후에도, 저항 변화 간격은 약간의 변화를 보인다.
실시예 1
전술한 비교예와 같이 제작한 MnOx / Pt / Ti / (SiO2/Si) 구조물을 형성하고, 산소 분위기하 650 ℃에서 30분 동안 후열처리하고, 산화망간 바이너리 산화물 스위칭 소자 상에 상부전극으로서 Ta 박막을 증착하였다. Ta 상부전극 박막 증착 시, 기판은 상온을 유지하고, 2 인치 Ta 타켓을 사용하여, 작업 진공도 10 mTorr, Ar = 100%, 100W 파워, RF 스퍼터링법을 사용하였다.
도 2는 실시예 1의 Ta / MnOx / Pt / Ti / (SiO2/Si) 구조 소자의 저항 스위칭 특성 전류-전압 곡선 및 DC sweep 방법에 의한 스위칭 사이클 특성을 나타낸 그래프이다. set 전압이 0.5 V에서 나타난다. 본 발명에 의한 다층 산화물 박막 소자의 전류 전압 특성은 set 전압 및 on, off 저항 특성이 좁은 장점이 있다.
도 2의 (a)에서 보는 바와 같이, 저항 변화는 on, off 두 가지 상태로 확실하게 구분되며, 외부의 전압 변화에 의해 가역적으로 변화될 수 있고, 예로서, 0.6 V에서의 저항값은 스위칭되며, 이때의 전기 저항비는 120이다. 특히, 이 구조는 초기 저항인 IRS 값이 커서, reset 전류 값을 낮출 수 있고, 이로 인해, 소모 전력을 낮추고, 트랜지스터 구동에 유용한 특성으로 적용 가능하다.
스위칭 사이클 진행에 따른 HRS와 LRS의 변화는 도 2의 (b)와 같다. DC sweep에 의한 105 회 스위칭 사이클 후에도, 저항 변화 간격이 안정적인 특성을 보이고 있다. 이러한 안정적 장기 수명은 바이너리 산화물 저항 변화소자의 상업화에 용이하게 이용할 수 있다.
실시예 2
바이너리 산화물 스위칭 소자로 산화망간 (MnOx) 대신에 산화탄탈륨 (TaOx)을 형성하고, 바이너리 산화물 박막 증착 후 후열처리를 하지 않은 점을 제외하고는 실시예 1과 동일한 방법으로 Ta / TaOx / Pt / Ti / (SiO2/Si) 구조물을 형성하였다.
도 3은 실시예 2의 Ta / TaOx / Pt / Ti / (SiO2/Si) 구조 소자의 저항 스위칭 특성 전류-전압 곡선과 DC sweep 방법에 의한 스위칭 사이클 특성을 나타낸 그래프이다. set 전압이 0.5 V에서 나타나고, set 전압 및 on, off 저항 특성이 좁은 장점이 있다.
도 3의 (a)에서와 같이, 저항 변화는 on, off 두 가지 상태로 확실하게 구분되며, 외부의 전압 변화에 의해 가역적으로 변화될 수 있고, 예로서, 0.6V 전압에서의 저항값은 스위칭 되며, 이때의 전기 저항비는 100이다.
스위칭 사이클 진행에 따른 HRS와 LRS의 변화는 도 3의 (b)와 같다. DC sweep에 의한 105 회 스위칭 사이클 후에도, 저항 변화 간격이 약간 불안정한 특성을 보이고 있다.
그러나, Ta / TaOx / Pt / Ti / (SiO2/Si) 구조 소자의 경우, 후열처리 없이 상온 공정으로 제조한 소자의 특성이 우수하고, 얇은 TaOx 박막에서도 양호한 저항 변화 특성이 구현되어 상용화 공정 단축 등에 유리한 특징이 있다.
표 1은 비교예 및 실시예를 종합하여 특성을 비교한 것이다.
비교예 실시예 1 실시예 2
스위칭 소자 물질 MnOx MnOx TaOx
두께 [㎚] 60 60 10
공정온도[℃] 650 650 20
상부전극 Ti Ta Ta
VSET [V] 0.6 0.5 0.6
IRESET [mA] 30 20 10
Roff/Ron at 2.0V 100 120 100
Endurance [cycle] 105, unstable 105, stable 105, unstable
IRS [Ω] 100 k 1 M 100 k
바이너리 산화물 스위칭 소자가 MnOx인 경우, 비교예의 Ti 상부전극의 경우 보다 Ta 상부전극을 사용한 경우에 Cycle endurance의 안정성이 확보되고, 초기 저항 값이 1 MΩ으로 높아서, 저장 정보 인식의 안정성이 확보된다.
실시예 2와 같이 Ta 상부 전극과 합치성이 우수한 산화탄탈륨 저항 변화 소자의 경우, MnOx 소재의 두께보다 1/6 정도로 얇은 경우에도 양호한 저항 변화 특성이 보인다. 또한 후열처리 없이 저항변화 소자의 특성이 구현되는 장점이 있다.

Claims (8)

  1. 실리콘 기판, 또는 상기 실리콘 기판 상에 자연 산화층을 포함하는 기판과;
    상기 기판 위에 형성되며, 백금을 포함하여 이루어진 하부전극;
    상기 하부전극 상에 형성된 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자; 및
    상기 스위칭 소자 상에 형성된 탄탈륨으로 이루어진 상부전극;
    을 포함하고, 상기 기판과 상기 하부전극 사이에 접착층을 더 포함하는 저항 변화 기억 소자용 박막 구조물.
  2. 삭제
  3. 삭제
  4. (a') 실리콘 기판, 또는 상기 실리콘 기판 상에 자연 산화층을 포함하는 기판 상에 접착층을 형성하는 단계;
    (a) 상기 접착층이 형성된 기판 상에 하부전극을 형성하는 단계;
    (b) 상기 하부전극 상에 산화탄탈륨 바이너리 산화물 박막을 포함하는 스위칭 소자를 형성하는 단계;
    (b') 상기 스위칭 소자를 2 mTorr 내지 760 Torr의 압력 및 300 내지 750 ℃의 온도에서 후열처리하는 단계; 및
    (c) 상기 바이너리 산화물 박막 상에 탄탈륨으로 이루어진 상부전극을 형성하는 단계;
    를 포함하는 저항 변화 기억 소자용 박막 구조물 제조방법.
  5. 삭제
  6. 삭제
  7. 제4항에 있어서, 상기 하부전극 및 상부전극은 스퍼터링법, 펄스레이져 증착법, 열 증발법, 전자빔 증발법, 원자층 증착법 또는 분자선 에피틱시 증착법 중 어느 하나의 방법으로 형성하는 것인 저항 변화 기억 소자용 박막 구조물 제조방법.
  8. 제4항에 있어서, 상기 스위칭 소자는 상온 및 상압 조건에서 RF 스퍼터링법으로 형성하는 것인 저항 변화 기억 소자용 박막 구조물 제조방법.
KR1020100086681A 2010-09-03 2010-09-03 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법 KR101149436B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086681A KR101149436B1 (ko) 2010-09-03 2010-09-03 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086681A KR101149436B1 (ko) 2010-09-03 2010-09-03 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120024064A KR20120024064A (ko) 2012-03-14
KR101149436B1 true KR101149436B1 (ko) 2012-05-24

Family

ID=46131179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086681A KR101149436B1 (ko) 2010-09-03 2010-09-03 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101149436B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090098243A (ko) * 2008-03-13 2009-09-17 한국과학기술연구원 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
KR20090126676A (ko) * 2008-06-05 2009-12-09 주식회사 하이닉스반도체 저항성 램 소자 및 그의 제조방법
KR20100090586A (ko) * 2009-02-06 2010-08-16 한국과학기술연구원 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090098243A (ko) * 2008-03-13 2009-09-17 한국과학기술연구원 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
KR20090126676A (ko) * 2008-06-05 2009-12-09 주식회사 하이닉스반도체 저항성 램 소자 및 그의 제조방법
KR20100090586A (ko) * 2009-02-06 2010-08-16 한국과학기술연구원 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRON DEVICES MEETING, 2008, P1 - 4 *

Also Published As

Publication number Publication date
KR20120024064A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
JP5154138B2 (ja) n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP5230955B2 (ja) 抵抗性メモリ素子
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
KR100818271B1 (ko) 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
CN101106171B (zh) 包括可变电阻材料的非易失存储器
KR100982424B1 (ko) 저항 메모리 소자의 제조 방법
KR101206036B1 (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP2007300100A (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR20090126530A (ko) 저항성 메모리 소자
JP2007311798A (ja) 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
WO2006101152A1 (ja) 不揮発性メモリ素子
JP2018538701A5 (ko)
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
TW201310659A (zh) 電阻變化元件及其製造方法
WO2010095295A1 (ja) 抵抗記憶素子およびその使用方法
KR100724528B1 (ko) 저항변화 기억소자용 박막 구조물 및 그 제조 방법
KR100785021B1 (ko) Cu2O를 포함한 비휘발성 가변 저항 메모리 소자
KR101149436B1 (ko) 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법
KR100647332B1 (ko) 저항 변환 물질을 포함하는 rram
KR100963828B1 (ko) 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
US8470637B2 (en) Method for fabricating a resistor for a resistance random access memory
KR100912252B1 (ko) 높은 소자 수율을 갖는 저항 변화 기억 소자용 박막 구조물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee