KR101607820B1 - 저항 변화 소자 및 그 제조 방법 - Google Patents

저항 변화 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101607820B1
KR101607820B1 KR1020157033560A KR20157033560A KR101607820B1 KR 101607820 B1 KR101607820 B1 KR 101607820B1 KR 1020157033560 A KR1020157033560 A KR 1020157033560A KR 20157033560 A KR20157033560 A KR 20157033560A KR 101607820 B1 KR101607820 B1 KR 101607820B1
Authority
KR
South Korea
Prior art keywords
metal oxide
oxide layer
layer
resistivity
electrode
Prior art date
Application number
KR1020157033560A
Other languages
English (en)
Other versions
KR20150138423A (ko
Inventor
나츠키 후쿠다
카즈노리 후쿠쥬
유타카 니시오카
코우코우 수우
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20150138423A publication Critical patent/KR20150138423A/ko
Application granted granted Critical
Publication of KR101607820B1 publication Critical patent/KR101607820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01L45/12—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01L45/04—
    • H01L45/1246—
    • H01L45/1253—
    • H01L45/145—
    • H01L45/1625—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)

Abstract

[과제] 소자 사이즈의 대형화를 부르는 일 없이 과대 전류로부터 소자를 보호할 수 있는 가변 저항 소자를 제공한다. [해결 수단] 본 발명의 일 실시형태에 따른 가변 저항 소자(1)는 하부 전극층(3)과, 상부 전극층(6)과, 제1금속 산화물층(51)과, 제2금속 산화물층(52)과, 전류 제한층(4)을 구비한다. 제1금속 산화물층(51)은, 하부 전극층(3)과 상부 전극층(6)의 사이에 배치되고 제1저항율을 가진다. 제2금속 산화물층(52)은, 제1금속 산화물층(51)과 상부 전극층(6)의 사이에 배치되고 상기 제1저항율보다 높은 제2저항율을 가진다. 전류 제한층(4)은, 하부 전극층(3)과 제1금속 산화물층(51)의 사이에 배치되고 상기 제1저항율보다 높고 상기 제2저항율보다 낮은 제3저항율을 가진다.

Description

저항 변화 소자 및 그 제조 방법{VARIABLE RESISTANCE ELEMENT AND METHOD FOR PRODUCING SAME}
본 발명은, 예를 들면 비휘발성 메모리로서 사용되는 저항 변화 소자 및 그 제조 방법에 관한 것이다.
반도체 메모리에는, DRAM(Dynamic Random Access Memory) 등의 휘발성 메모리와 플래시 메모리 등의 비휘발성 메모리가 있다. 비휘발성 메모리로서 NAND형의 플래시 메모리 등이 알려져 있지만, 더욱 미세화가 가능한 디바이스로서 저항 변화 소자(ReRAM：Resistance RAM)가 주목받고 있다.
저항 변화 소자는, 전압에 의해서 저항율이 가역적으로 변화하는 가변 저항체를 가져, 그 고저항 상태와 저저항 상태에 대응한 데이터를 비휘발적으로 기억하는 것이 가능하다. 저항 변화 소자는 고속 동작, 저소비 전력이라고 하는 특징을 가진다.
한편, 저항 변화 소자에 있어서는, 스위칭 동작(예를 들면 고저항 상태에서 저저항 상태로의 상태 천이)때, 과대 전류가 발생하는 일이 있어, 이것이 원인으로 소자 파괴가 생기거나 소자의 신뢰성이 저하하거나 할 우려가 있다. 이것을 방지하기 위해, 스위칭 회로에 외부 저항을 삽입해, 과대 전류가 소자에 흐르는 것을 저지하는 기술이 알려져 있다. 예를 들면 아래와 같이 특허문헌 1에는, 다이오드를 포함하는 전류 제한 회로를 갖춘 저항 변화형 비휘발성 기억장치가 기재되어 있다.
일본 특허 제4643767호 공보(단락[0231], 도 21)
그렇지만, 스위칭 회로에 외부 저항을 설치하면, 소자 사이즈가 대형화한다고 하는 문제가 있다. 또 배선 길이(長)의 증가에 의한 시간적 로스가 생겨 스위칭의 전환 시간이 길어진다고 하는 문제가 있다.
이상과 같은 사정을 감안하여, 본 발명의 목적은, 소자 사이즈의 대형화를 초래하지 않고 과대 전류로부터 소자를 보호할 수 있는 저항 변화 소자 및 그 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 한 형태에 따른 저항 변화 소자는 제1전극과, 제2전극과, 제1금속 산화물층과, 제2금속 산화물층과, 전류 제한층을 구비한다.
상기 제1금속 산화물층은, 상기 제1전극과 상기 제2전극의 사이에 배치되어 제1저항율을 가진다.
상기 제2금속 산화물층은, 상기 제1금속 산화물층과 상기 제2전극의 사이에 배치되고 상기 제1저항율보다 높은 제2저항율을 가진다.
상기 전류 제한층은, 상기 제1전극과 상기 제1금속 산화물층의 사이에 배치되고 상기 제1저항율보다 높고 상기 제2저항율보다 낮은 제3저항율을 가진다.
본 발명의 한 형태에 따른 저항 변화 소자의 제조 방법은, 제1전극을 형성하는 것을 포함한다.
상기 제1전극 상에, 제1저항율보다 높고 제2저항율보다 낮은 제3저항율을 가지는 금속 산화물로 구성된 전류 제한층이 형성된다.
상기 전류 제한층 상에, 상기 제1저항율을 가지는 제1금속 산화물층이 형성된다.
*상기 제1금속 산화물층 상에, 상기 제2저항율을 가지는 제2금속 산화물층이 형성된다.
상기 제2금속 산화물층 상에, 제2전극이 형성된다.
도 1은 본 발명의 일 실시형태에 따른 저항 변화 소자의 구성을 나타내는 개략 측 단면도이다.
도 2는 제1비교예에 따른 저항 변화 소자의 구성을 나타내는 개략 측 단면도이다.
도 3은 (A)는 제1비교예에 따른 저항 변화 소자의 스위칭 특성, (B)는 본 발명의 일 실시형태에서 이용되는 전류 제한층의 전류-전압 특성, (C)는 해당 전류 제한층을 갖춘 저항 변화 소자의 스위칭 특성을 각각 나타내는 1 실험결과이다.
도 4는 상기 전류 제한층의 전류-전압 특성의 평가에 이용한 샘플 구성도이다.
도 5는 제1비교예에 따른 저항 변화 소자의 층간의 포텐셜 특성을 나타내는 개념도이다.
도 6은 제2비교예에 따른 저항 변화 소자의 구성을 나타내는 개략 측 단면도이다.
본 발명의 일 실시형태에 따른 저항 변화 소자는 제1전극과, 제2전극과, 제1금속 산화물층과, 제2금속 산화물층과, 전류 제한층을 구비한다.
상기 제1금속 산화물층은, 상기 제1전극과 상기 제2전극의 사이에 배치되고 제1저항율을 가진다.
상기 제2금속 산화물층은, 상기 제1금속 산화물층과 상기 제2전극의 사이에 배치되고 상기 제1저항율보다 높은 제2저항율을 가진다.
상기 전류 제한층은, 상기 제1전극과 상기 제1금속 산화물층의 사이에 배치되고 상기 제1저항율보다 높고 상기 제2저항율보다 낮은 제3저항율을 가진다.
상기 저항 변화 소자에서는, 제1전극과 제2전극의 사이에 전류 제한층이 설치되고 있기 때문에, 소자 사이즈를 크게 하지 않고, 스위칭 동작시에 발생할 수 있는 과대 전류로부터 소자를 보호할 수 있다.
또, 상기 저항 변화 소자에서는, 제1전극과 제1금속 산화물층의 사이에 전류 제한층이 설치되고 있기 때문에, 제2전극과 제2금속 산화물층의 사이에 전류 제한층을 마련하는 경우와 비교하여, 스위칭 동작의 신뢰성을 확보할 수 있다.
상기 전류 제한층은, 금속 산화물로 구성되어도 좋다.
이것에 의해 제1및 제2금속 산화물층과 동일한 성막 장치로 전류 제한층을 형성할 수 있어 생산성의 저하를 억제할 수 있다.
상기 전류 제한층의 저항율은, 제1및 제2금속 산화물층의 저항율, 제1및 제2전극간에 인가되는 전압의 크기 등에 따라 적당히 설정 가능하고, 예를 들면, 소자 전체가 10 kΩ 이상 50 kΩ 이하가 되는 저항율로 설정된다. 이것에 의해, 예를 들면 고저항 상태에서 저저항 상태로의 스위칭 동작시에 생길 수 있는 과대한 리셋 전류로부터 소자를 효과적으로 보호할 수 있다.
상기 전류 제한층은, 산소 결손된 금속 산화물로 구성되어도 좋다. 이것에 의해 산화도를 조정함으로써 소망으로 하는 저항율을 가지는 전류 제한층을 형성할 수 있다.
또 상기 전류 제한층은, 상기 제1전극에 대해서 오믹 접합됨으로써, 고저항 상태와 저저항 상태 사이의 안정한 상태 천이, 즉 스위칭 동작을 확보할 수 있다.
상기 제1금속 산화물층은, 산소 결손된 금속 산화물로 구성되어도 좋다. 이 경우, 상기 제2금속 산화물층은, 화학량론 조성의 금속 산화물로 구성되어도 좋다.
이것에 의해 저항율이 다른 제1및 제2금속 산화물층을 용이하게 형성할 수 있다.
본 발명의 일 실시형태에 따른 저항 변화 소자의 제조 방법은, 제1전극을 형성하는 것을 포함한다.
상기 제1전극 상에, 제1저항율보다 높고 제2저항율보다 낮은 제3저항율을 가지는 금속 산화물로 구성된 전류 제한층이 형성된다.
상기 전류 제한층 상에, 상기 제1저항율을 가지는 제1금속 산화물층이 형성된다.
상기 제1금속 산화물층 상에, 상기 제2저항율을 가지는 제2금속 산화물층이 형성된다.
상기 제2금속 산화물층 상에, 제2전극이 형성된다.
이하, 도면을 참조하면서, 본 발명의 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 저항 변화 소자의 1 구성예를 나타내는 개략 측 단면도이다.
본 실시형태의 저항 변화 소자(1)는 기판(2)과, 하부 전극층(3)(제1전극)과, 전류 제한층(4)과, 산화물 반도체층(5)과, 상부 전극층(6)(제2전극)을 가진다.
기판(2)은, 예를 들면 실리콘 기판으로 구성되지만, 이것에 한정되지 않고, 글래스 기판 등의 다른 기판 재료로 구성되어도 좋다.
하부 전극층(3)은, 기판(2) 상에 배치되고, 본 실시형태에서는 백금(Pt)으로 형성된다. 또한 재료는 이것으로 한정되지 않고, 예를 들면, Hf, Zr, Ti, Al, Fe, Co, Mn, Sn, Zn, Cr, V, W 등의 천이금속, 혹은 이들의 합금(TaSi, WSi, TiSi 등의 실리콘 합금, TaN, WN, TiN, TiAlN 등의 질소 화합물, TaC 등의 탄소 합금 등) 등을 이용할 수 있다.
산화물 반도체층(5)은, 제1금속 산화물층(51)과 제2금속 산화물층(52)을 가진다. 제1금속 산화물층(51) 및 제2금속 산화물층(52)은 각각 동종의 금속으로 이루어지는 산화물 재료로 구성되어 있지만, 이종의 금속으로 이루어지는 산화물 재료로 구성되어도 좋다.
제1금속 산화물층(51) 및 제2금속 산화물층(52) 중 한쪽은, 화학량론 조성 또는 이것에 가까운 산화물 재료(이하 「화학량론 조성 재료」라고도 함)로 구성되고, 다른 한쪽은, 산소 결손을 다수 포함하는 산화물 재료(이하 「산소 결손 재료」라고도 함)로 구성된다. 본 실시형태에서는, 제1금속 산화물층(51)이 산소 결손 재료로 구성되고, 제2금속 산화물층(52)이 화학량론 조성 재료로 구성된다. 따라서 제2금속 산화물층(52)은 제1금속 산화물층(51)보다 높은 저항율을 가진다.
제1금속 산화물층(51)은, 전류 제한층(4) 상에 배치되고, 본 실시형태에서는 산화 탄탈륨(TaOx)으로 형성되고 있다. 제1금속 산화물층(51)을 구성하는 탄탈륨 산화물은 산소 결손 재료로 형성되고, 예를 들면 1Ω·㎝보다 크고, 1×105Ω·㎝ 이하의 저항율을 가진다. 제1금속 산화물층(51)의 두께는 특히 한정되지 않고, 소망으로 하는 저항값을 얻을 수 있는 크기로 적당히 설정되고, 본 실시형태에서는 예를 들면 40 nm이다.
제1금속 산화물층(51)을 구성하는 재료는 상기에 한정되지 않고, 예를 들면, 산화지르코늄(ZrOx), 산화하프늄(HfOx), 산화티탄(TiOx), 산화알루미늄(AlOx), 산화실리콘(SiOx), 산화철(FeOx), 산화니켈(NiOx), 산화코발트(CoOx), 산화망간(MnOx), 산화주석(SnOx), 산화아연(ZnOx), 산화바나듐(VOx), 산화텅스텐(WOx), 산화구리(CuOx), Pr(Ca, Mn) O3, LaAlO3, SrTiO3, La(Sr, Mn) O3 등의 2원계 혹은 3원계 이상의 금속 산화물 재료가 이용된다.
제2금속 산화물층(52)은 제1금속 산화물층(51) 상에 배치되고, 본 실시형태에서는 산화 탄탈륨(TaOx)으로 형성되고 있다. 제2금속 산화물층(52)에 이용되는 산화 탄탈륨은 화학량론 조성 재료로 구성되고, 제1금속 산화물층(51)을 형성하는 산화 탄탈륨보다 높은 저항율을 가지고, 그 값은, 예를 들면 3×106Ω·㎝보다 크지만, 3×109Ω·㎝보다 크고, 3×1011Ω·㎝ 이하의 저항율을 가지는 것이 더욱 바람직하다.
제2금속 산화물층(52)의 두께는 특히 한정되지 않고, 소망으로 하는 저항값을 얻을 수 있는 크기로 적당히 설정되고, 본 실시형태에서는 예를 들면 40 nm이다. 제2금속 산화물층(52)을 구성하는 재료는 이것에 한정되지 않고, 상술한 바와 같은 2원계 혹은 3원계 이상의 금속 산화물 재료가 적용 가능하다.
전류 제한층(4)은 하부 전극층(3)과 제1금속 산화물층(51)의 사이에 배치되고, 본 실시형태에서는 산화 탄탈륨(TaOx)으로 형성되고 있다. 전류 제한층(4)은 제1금속 산화물층(51)의 저항율(제1저항율)보다 크고, 제2금속 산화물층(52)의 저항율(제2저항율)보다 작은 저항율(제3저항율)을 가진다.
전류 제한층(4)를 구성하는 탄탈륨 산화물은 산소 결손 재료로 형성되고, 예를 들면, 1×105Ω·㎝보다 크고, 3×106Ω·㎝ 이하의 저항율, 보다 바람직하게는, 3×105Ω·㎝보다 크고, 3×106Ω·㎝ 이하의 저항율을 가진다. 전류 제한층(4)의 두께는 특히 한정되지 않고, 소망으로 하는 저항값을 얻을 수 있는 크기로 적당히 설정되고, 본 실시형태에서는 예를 들면 5 nm이다.
전류 제한층(4)은 하부 전극층(3)에 대해서 오믹 접합되는 것이 바람직하다. 이것에 의해 전류 제한층(4)과 하부 전극층(3)의 사이의 전위 장벽을 낮게 할 수 있기 때문에, 저항 변화 소자(1)의 저전압 구동이 가능해진다. 또, 고저항 상태와 저저항 상태의 사이의 안정한 상태 천이, 즉 스위칭 동작을 확보할 수 있다.
오믹 접합을 실현하는 방법으로서는, 예를 들면, 이하의 방법을 들 수 있다.
(1) 금속 산화물 타겟과 Ar 등의 불활성 가스를 이용한 고주파 스퍼터법에 의해 금속 산화물층을 형성한다.
(2) Pt, Ir, Ru, Pd, TiN, TiAlN, TaN 등의 산화 내성이 있는 전극 상에 ALD법, CVD법, 산화 가스에 의한 반응성 스퍼터법 등에 의해 금속 산화물을 다층 적층한다.
(3) IrOx, RuOx, SrRuO3, LaNiO3, ITO 등의 산화물 전기 전도체 상에 ALD법, CVD법, 산화 가스에 의한 반응성 스퍼터법 등에 의해 금속 산화물을 퇴적시킨다.
(4) TaC, WSi, WGe와 같은 Si, C, Ge 등의 환원력이 강한 원소가 포함되는 전기 전도체 상에 ALD법, CVD법, 산화 가스에 의한 반응성 스퍼터법 등에 의해 금속 산화물을 퇴적시킨다.
(5) 전위 장벽을 형성하지 않는 금속 재료와 산화물 재료를 조합한다.
또, 전류 제한층(4)은 저항 변화 소자(1)가 10 kΩ 이상 50 kΩ 이하가 되는 저항율로 설정된다. 이것에 의해, 예를 들면 고저항 상태에서 저저항 상태로의 스위칭 동작시에 생길 수 있는 과대한 리셋 전류로부터 소자를 효과적으로 보호할 수 있다.
상부 전극층(6)은 제2금속 산화물층(52) 상에 배치되고, 본 실시형태에서는 백금(Pt)으로 형성된다. 또한 재료는 이것에 한정되지 않고, 예를 들면, Hf, Zr, Ti, Al, Fe, Co, Mn, Sn, Zn, Cr, V, W 등의 천이금속, 혹은 이들의 합금(TaSi, WSi, TiSi 등의 실리콘 합금, TaN, WN, TiN, TiAlN 등의 질소 화합물, TaC 등의 탄소 합금 등) 등을 이용할 수 있다.
전류 제한층(4), 제1금속 산화물층(51) 및 제2금속 산화물층(52)은, 예를 들면, 프로세스 가스로서 아르곤(Ar)과 산소(O2)를 이용한 반응성 스퍼터링법에 따라 형성된다. 스퍼터 방식은 특히 한정되지 않고, 예를 들면 고주파 스퍼터법, DC스퍼터법 등이 채용 가능하다. 본 실시형태에서는, 산소가 도입된 진공 챔버에서 금속(Ta) 타겟의 DC펄스 스퍼터법에 의해서, 산화 탄탈륨으로 이루어지는 전류 제한층(4) 및 금속 산화물층(51,52)이 기판(2)(전류 제한층(4)) 상에 순차 형성된다. 전류 제한층(4) 및 각 금속 산화물층(51,52)의 산화도는 진공 챔버에 도입되는 산소의 유량(분압)에 의해서 제어된다.
저항 변화 소자(1)의 제2금속 산화물층(52)은 제1금속 산화물층(51)보다 산화도가 높기 때문에, 제1금속 산화물층(51)보다 높은 저항율을 가진다. 여기서, 상부 전극층(6)에 부전압, 하부 전극층(3)에 정전압을 각각 가하면, 고저항인 제2금속 산화물층(52) 중 산소 이온(O2-)이 저저항인 제1금속 산화물층(51) 중에 확산되고, 제2금속 산화물층(52)의 저항이 저하된다(저저항 상태). 한편, 하부 전극층(3)에 부전압, 상부 전극층(6)에 정전압을 각각 가하면, 제1금속 산화물층(51)으로부터 제2금속 산화물층(52)에 산소 이온이 확산되고, 다시 제2금속 산화물층(52)의 산화도가 높아져, 저항이 높아진다(고저항 상태).
상술한 바와 같이 하부 전극층(3)과 상부 전극층(6)의 사이의 전압을 제어함으로써, 제2금속 산화물층(52)은 고저항 상태와 저저항 상태를 가역적으로 스위칭한다. 게다가 양전극층(3,6) 간에 전압이 인가되어 있지 않아도 상기 저저항 상태 및 고저항 상태는 보지(保持)되기 때문에, 고저항 상태로 데이터의 기입, 저저항 상태로 데이터의 읽기와 같이, 저항 변화 소자(1)는 비휘발성 메모리 소자로서 이용 가능해진다.
그 한편, 일반적으로 도 2에 나타내는 저항 변화 소자는, 스위칭 동작 시(예를 들면 고저항 상태에서 저저항 상태로 천이할 때)에 일시적으로 과대한 전류가 발생할 수 있다. 이 때 그 과대 전류에 의해서 소자가 파괴되고 혹은 신뢰성(예를 들면 반복 전환 내성)이 저하될 우려가 있었다.
도 2는 제1비교예에 따른 저항 변화 소자(11)의 구성을 나타내는 개략 측 단면도이며, 기판(2) 상에, 하부 전극층(3), 제1금속 산화물층(51), 제2금속 산화물층(52), 상부 전극층(6)이 순차로 적층된 구조를 가진다. 제1비교예에 따른 저항 변화 소자(11)의 스위칭 특성을 평가했는데, 도 3(A)에 나타내는 전류-전압 특성을 얻을 수 있었다. 또한 도 2에서 도 1과 대응하는 부분에 대해서는 동일한 부호를 부여하고, 그 설명은 생략한다. 또 각층 3, 5, 6의 접촉 면적은 각각 100 ㎛2로 했다.
도 3(A)에 나타낸 바와 같이, 데이터 기입 시에는, 저항 변화 소자(11)에 약-1 V의 전압을 인가함으로써, 저항 변화 소자(11)는 고저항 상태에서 저저항 상태로 변화한다. 한편, 데이터 소거 시에는, 기입 시와 역 극성의 전압을 인가함으로써, 저항 변화 소자(11)는 저저항 상태에서 고저항 상태로 변화한다.
상기 예에서, 데이터의 기입 시에는, 고저항 상태에서 소자를 흐르는 전류가 미약함에도 불구하고, 저저항 상태로의 변화와 동시에 100 ㎂(절대치)를 넘는 과대한 리셋 전류가 소자를 흐르게 된다. 리셋 전류의 크기는 금속 산화물층(51,52)의 저항율에 따라 변화하지만, 소자 설계에 따라 소자의 파괴를 초래하거나 반복 기입 내성에 악영향을 미치거나 할 정도의 큰 전류 값이 될 우려가 있다.
그래서 본 실시형태의 저항 변화 소자(1)는, 하부 전극층(3)과 상부 전극층(6)의 사이에 상기 구성의 전류 제한층(4)을 마련함으로써, 상기 과대 전류로부터 소자를 보호 하도록 하고 있다. 도 3(B)는 전류 제한층(4)의 전류-전압 특성의 일례를 나타내고 있다. 도 4는, 그 평가에 이용한 샘플 구성도이며, 도 1과 대응하는 부분에 대해서는 동일한 부호를 부여하고 있다. 저항율이 약 3×106Ω·㎝의 TaOx층을 Ta 타겟의 산소 리엑티브 스퍼터법에 의해, 5 nm의 두께로 성막하고, 상하의 Pt 전극층(3,6)과의 접촉 면적이 각각 100 ㎛2가 되도록 형성했다.
도 3(B)으로부터, 읽기 전압(1 V) 시의 전류 제한층(4)의 저항값은 19 kΩ이었다. -1.5 V로부터 1.5 V의 전압을 인가했는데, 전류 값은 최대에서도 약 100㎂이었다.
도 3(C)은, 도 3(B)에 나타내는 전류-전압 특성을 가지는 전류 제한층(4)을 이용해 도 1에 나타낸 본 실시형태의 저항 변화 소자(1)를 제작했을 때의 스위칭 특성을 나타내고 있다. 각 층 3, 4, 5, 6의 접촉 면적은 각각 100㎛2로 했다. 그 결과, -1 V 인가시의 리셋 전류는, 최대에서도 약 52㎂이었다.
이상과 같이, 본 실시형태에서는 리셋 전류에 대해서 전류 제한층(4)이 저항 성분이 됨으로써, 저항 변화 소자(1)가 과대 전류로부터 보호된다. 이것에 의해 해당 과대 전류로부터 소자의 파괴나 반복 기입 내성의 저하를 방지할 수 있다.
본 실시형태에 의하면, 전류 제한층(4)이 소자 내부에 포함되고 있기 때문에, 전류 제한 회로를 소자의 외부에 마련하는 경우와 비교해 배선 길이를 짧게 할 수 있어 이것에 의해 스위칭의 전환 시간이 길어지는 것을 방지할 수 있다. 또 소자 사이즈를 대형화하지 않고, 스위칭 동작시에 발생할 수 있는 과대 전류로부터 소자를 보호할 수 있다.
또한, 본 실시형태에 따른 저항 변화 소자(1)에서는, 하부 전극층(3)과 저저항의 제1금속 산화물층(51)의 사이에 전류 제한층(4)이 설치되고 있기 때문에, 상부 전극층(6)과 고저항의 제2금속 산화물층(52)의 사이에 전류 제한층을 마련하는 경우(도 6 참조)와 비교하여, 이하에 설명하듯이 스위칭 동작의 신뢰성을 확보할 수 있다.
도 5는, 도 2에 나타낸 제1비교예에 따른 저항 변화 소자(11)의 층간의 포텐셜 특성을 나타내는 개념도이다. 한편, 도 6은, 제2비교예에 따른 저항 변화 소자(13)의 구성을 나타내고 있고, 이 저항 변화 소자(13)는, 기판(2) 상에, 하부 전극층(3), 제1금속 산화물층(51), 제2금속 산화물층(52), 전류 제한층(40), 상부 전극층(6)이 순차로 적층된 구조를 가진다. 도 5에서 도 1과 대응하는 부분에 대해서는 동일한 부호를 부여하고 있다. 또 전류 제한층(40)은, 도 1에 나타내는 전류 제한층(4)과 동일한 구성을 가지고 있기 때문에, 그 설명은 생략한다.
저항 변화 소자(11)가 고저항 상태 시, 도 5에 나타낸 바와 같이 상부 전극층(6)(Te-Pt)과 제2금속 산화물층(52)(TaOx)의 계면에서의 쇼트 키 장벽은, 도 5에서 부호 b1로 나타내듯이 높고, 이것에 의해 저항 변화 소자(11)는 높은 저항값을 나타낸다. 한편, 도 6에 나타낸 바와 같이 상부 전극층(6)과 제2금속 산화물층(52)의 사이에 전류 제한층(40)을 오믹 접합으로 삽입했을 경우, 상기의 쇼트 키 장벽은, 도 5에서 부호 b2로 나타내듯이 낮아진다. 이 경우, 도 6에 나타내는 저항 변화 소자(13)는, 고저항 상태에서의 저항값이 낮아져, 안정한 고저항 상태를 유지하는 것이 곤란해진다.
또, 도 6에 나타내는 저항 변화 소자(13)에서는, 데이터 기입을 위해 상부 전극층(6)에 부전압을 인가했을 경우, 전류 제한층(40)이나 제2금속 산화물층(52) 중 산소 이온이 제1금속 산화물층(51) 측에 이동한다. 이 경우, 전류 제한층(40)이 있는 만큼, 저항 변화시키는데 필요한 산소 이온의 양이 많아져, 큰 전압을 인가하지 않으면 저항 변화를 나타내지 않게 된다. 반대로, 예를 들면 데이터 소거를 위해 상부 전극층(6)에 정전압을 인가했을 경우, 제2금속 산화물층(52)의 산소 이온이 전류 제한층(40)으로 이동해 버려, 정상 스위칭 동작에서는 일어나지 않는 불필요한 동작이 일어나, 스위칭의 신뢰성이 저하된다.
이것에 대해서 본 실시형태의 저항 변화 소자(1)에서는, 하부 전극층(3)(BE-Pt)과 제1금속 산화물층(51)(TaOx)의 사이에 전류 제한층(4)이 삽입되어 있기 때문에, 상부 전극층(6)과 제2금속 산화물층(52)의 사이의 높은 전위 장벽이 확보된다. 이것에 의해 고저항 상태를 안정하게 유지할 수 있음과 동시에, 신뢰성이 높은 스위칭 동작을 확보할 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상술의 실시형태에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지 변경을 더할 수 있는 것은 물론이다.
예를 들면 이상의 실시형태에서는 전류 제한층(4)이 금속 산화물층으로 구성되는 예를 설명했지만, 전류 제한층(4)은 다른 재료로 구성되어도 좋고, 예를 들면, 하부 전극층(3)의 산화막으로 구성되어도 좋다. 이것에 의해 상술의 제1의 실시형태와 동일한 작용 효과를 얻을 수 있다.
또 이상의 실시형태에서는, 제1금속 산화물층(51)보다 저항율이 높은 제2금속 산화물층(52)을 상부 전극층(6)에 접합했지만, 이것을 대신하여, 해당 제2금속 산화물층(52)을 하부 전극층(3)에 접합해도 좋다. 이 경우, 전류 제한층(4)은, 제1금속 산화물층(51)과 상부 전극층(6)의 사이에 배치된다.
1: 저항 변화 소자
2: 기판
3: 하부 전극층
4: 전류 제한층
5: 산화물 반도체층
6: 상부 전극층
51: 제1금속 산화물층
52: 제2금속 산화물층

Claims (5)

  1. 제1전극,
    제2전극,
    상기 제1전극과 상기 제2전극의 사이에 배치되고 제1저항율을 가지는 제1금속 산화물층,
    상기 제1금속 산화물층과 상기 제2전극의 사이에 배치되고 상기 제1저항율보다 높은 제2저항율을 가지는 제2금속 산화물층,
    상기 제1전극과 상기 제1금속 산화물층의 사이에 배치되고, 상기 제1전극에 대해 오믹 접합되며, 산소 결손된 금속 산화물로 구성되고, 상기 제1저항율보다 높고 상기 제2저항율보다 낮은 제3저항율로서, 1×105Ω·cm보다 크고 3×106Ω·cm 이하의 저항율을 가지는 전류 제한층을 구비하고,
    상기 제1금속 산화물층 및 상기 제2금속 산화물층은, 산소 이온의 확산에 의해 저저항 상태와 고저항 상태로 가역적으로 변화하는 메모리 소자를 구성하고,
    상기 전류 제한층, 상기 제1금속 산화물층 및 상기 제2금속 산화물층은 탄탈 산화물로 이루어지는, 저항 변화 소자.
  2. 제1항에 있어서,
    상기 제1금속 산화물층은, 산소 결손된 금속 산화물로 구성되고,
    상기 제2금속 산화물층은, 화학량론 조성의 금속 산화물로 구성되는, 저항 변화 소자.
  3. 산소 이온의 확산에 의해 저저항 상태와 고저항 상태로 가역적으로 변화하는 메모리 소자를 구성하는 제1금속 산화물층 및 제2금속 산화물층을 구비한 저항 변화 소자의 제조방법으로,
    제1전극을 형성하고,
    상기 제1전극 상에, 제1저항율보다 높고 제2저항율보다 낮은 제3저항율로서, 1×105Ω·cm보다 크고 3×106Ω·cm 이하의 저항율을 가지는 산소 결손된 탄탈 산화물로 구성된 전류 제한층을 오믹 접합하여 형성하고,
    상기 전류 제한층 상에, 탄탈 산화물로 구성되고, 상기 제1저항율을 가지는 제1금속 산화물층을 형성하고,
    상기 제1금속 산화물층 상에, 탄탈 산화물로 구성되고, 상기 제2저항율을 가지는 제2금속 산화물층을 형성하고,
    상기 제2금속 산화물층 상에, 제2전극을 형성하는, 저항 변화 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 전류 제한층, 상기 제1금속 산화물층 및 상기 제2금속 산화물층은, 산소 분위기 중에서의 반응성 스퍼터링법에 따라 형성되는, 저항 변화 소자의 제조 방법.
  5. 삭제
KR1020157033560A 2012-09-05 2013-08-27 저항 변화 소자 및 그 제조 방법 KR101607820B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-194823 2012-09-05
JP2012194823 2012-09-05
PCT/JP2013/005044 WO2014038152A1 (ja) 2012-09-05 2013-08-27 抵抗変化素子及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147009144A Division KR20140068162A (ko) 2012-09-05 2013-08-27 저항 변화 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150138423A KR20150138423A (ko) 2015-12-09
KR101607820B1 true KR101607820B1 (ko) 2016-03-30

Family

ID=50236786

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157033560A KR101607820B1 (ko) 2012-09-05 2013-08-27 저항 변화 소자 및 그 제조 방법
KR1020147009144A KR20140068162A (ko) 2012-09-05 2013-08-27 저항 변화 소자 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147009144A KR20140068162A (ko) 2012-09-05 2013-08-27 저항 변화 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9343207B2 (ko)
JP (1) JP5696260B2 (ko)
KR (2) KR101607820B1 (ko)
CN (1) CN103907187B (ko)
TW (1) TWI584470B (ko)
WO (1) WO2014038152A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147762B2 (en) * 2014-06-26 2018-12-04 Hewlett Packard Enterprise Development Lp Protective elements for non-volatile memory cells in crossbar arrays
US10611161B2 (en) 2014-07-24 2020-04-07 Avision Inc. Image forming agent storage member and laser printer using the same
TWI559519B (zh) * 2015-02-16 2016-11-21 國立清華大學 電阻式記憶體
US10157962B2 (en) * 2015-06-01 2018-12-18 Winbond Electronics Corp. Resistive random access memory
JP2018160547A (ja) 2017-03-22 2018-10-11 東芝メモリ株式会社 記憶装置
JP6825085B2 (ja) * 2017-04-18 2021-02-03 株式会社アルバック 抵抗変化素子の製造方法及び抵抗変化素子
US10516106B2 (en) 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
JP7359876B2 (ja) * 2019-06-12 2023-10-11 アプライド マテリアルズ インコーポレイテッド ニューロモルフィックスイッチング用の二重酸化物アナログスイッチ
KR102286867B1 (ko) 2019-09-17 2021-08-06 아주대학교산학협력단 저항 스위칭 소자 및 이를 포함하는 메모리 장치
US11527712B2 (en) * 2020-07-06 2022-12-13 Tetramem Inc. Low current RRAM-based crossbar array circuits implemented with interface engineering technologies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125777A1 (ja) 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
WO2011030559A1 (ja) 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
WO2012046454A1 (ja) 2010-10-08 2012-04-12 パナソニック株式会社 不揮発性記憶素子およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682772B1 (en) * 2000-04-24 2004-01-27 Ramtron International Corporation High temperature deposition of Pt/TiOx for bottom electrodes
WO2006080276A1 (ja) * 2005-01-28 2006-08-03 Ulvac, Inc. キャパシタンス素子製造方法、エッチング方法
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
CN101542730B (zh) * 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP4545823B2 (ja) * 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4469023B2 (ja) * 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US8362454B2 (en) 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8441837B2 (en) 2009-04-15 2013-05-14 Panasonic Corporation Variable resistance nonvolatile memory device
JPWO2011043448A1 (ja) * 2009-10-09 2013-03-04 日本電気株式会社 半導体装置及びその製造方法
KR101312906B1 (ko) * 2010-03-19 2013-09-30 파나소닉 주식회사 불휘발성 기억소자, 그 제조 방법, 그 설계 지원 방법 및 불휘발성 기억장치
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
JP5648126B2 (ja) 2011-06-10 2015-01-07 株式会社アルバック 抵抗変化素子及びその製造方法
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125777A1 (ja) 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
WO2011030559A1 (ja) 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
WO2012046454A1 (ja) 2010-10-08 2012-04-12 パナソニック株式会社 不揮発性記憶素子およびその製造方法

Also Published As

Publication number Publication date
TW201423985A (zh) 2014-06-16
CN103907187B (zh) 2016-04-13
JP5696260B2 (ja) 2015-04-08
TWI584470B (zh) 2017-05-21
JPWO2014038152A1 (ja) 2016-08-08
US9343207B2 (en) 2016-05-17
KR20140068162A (ko) 2014-06-05
KR20150138423A (ko) 2015-12-09
WO2014038152A1 (ja) 2014-03-13
US20140361864A1 (en) 2014-12-11
CN103907187A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
KR101607820B1 (ko) 저항 변화 소자 및 그 제조 방법
JP5152173B2 (ja) 半導体装置及びその製造方法
KR101783086B1 (ko) 저항-전환층들을 가진 메모리 셀의 구성
US9224821B2 (en) Customizable nonlinear electrical devices
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
US7580276B2 (en) Nonvolatile memory element
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
US20120193600A1 (en) Variable resistance nonvolatile memory element, method of manufacturing the same, and variable resistance nonvolatile memory device
WO2013141904A1 (en) Rram cell with a resistance switching material being a local protective resistor
JP2013534723A (ja) 抵抗スイッチング層を備えるメモリセルの組成
JP2007300082A (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
US9711719B2 (en) Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
US20130270510A1 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
TW201310659A (zh) 電阻變化元件及其製造方法
US8546781B2 (en) Nitrogen doped aluminum oxide resistive random access memory
KR20180108025A (ko) 선택기능층을 포함하는 저항변화 메모리
JP2013207131A (ja) 抵抗変化素子及びその製造方法
KR20080112878A (ko) 저항성 메모리 소자 및 그 제조 방법
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 5