JP2018160547A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2018160547A
JP2018160547A JP2017056696A JP2017056696A JP2018160547A JP 2018160547 A JP2018160547 A JP 2018160547A JP 2017056696 A JP2017056696 A JP 2017056696A JP 2017056696 A JP2017056696 A JP 2017056696A JP 2018160547 A JP2018160547 A JP 2018160547A
Authority
JP
Japan
Prior art keywords
oxide layer
metal oxide
metal
metal element
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017056696A
Other languages
English (en)
Inventor
卓 立川
Taku Tachikawa
卓 立川
真澄 齋藤
Masumi Saito
真澄 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017056696A priority Critical patent/JP2018160547A/ja
Priority to US15/709,753 priority patent/US10256404B2/en
Priority to TW106132363A priority patent/TWI664757B/zh
Publication of JP2018160547A publication Critical patent/JP2018160547A/ja
Priority to US16/287,753 priority patent/US10840446B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】動作電圧の調整がされた記憶装置を提供する。【解決手段】実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、第1の金属酸化物層と第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備え、第1の金属酸化物層が第3の金属元素を含み、第3の金属元素の価数は上記少なくとも一つの第1の金属元素の中で最も第1の金属酸化物層の中の原子比率が高い金属元素の価数より低い。【選択図】図2

Description

本発明の実施形態は、記憶装置に関する。
NAND型フラッシュメモリは、大容量データの記憶装置として普及している。現在、メモリセルを微細化することによってビットあたりのコスト削減や大容量化が進められている。一方、従来のフローティング型フラッシュメモリとは異なる動作原理に基づく新たな記憶装置の実用化も期待されている。例えば、ReRAM(Resistive Random Access Memory)に代表される2端子の抵抗変化型メモリは、低電圧動作、高速スイッチング及び微細化が容易などの観点から、次世代メモリとして有望視されている。
2端子の抵抗変化型メモリとしては、例えば、金属酸化物を抵抗変化層に用いた抵抗変化型メモリが挙げられる。金属酸化物は一般的に膜中の酸素欠損量に応じて電気抵抗値を変化させる。したがって、上部電極と下部電極の間に担持された金属酸化物に電圧を印加することにより膜中の酸素欠損分布を変化させることで、高抵抗状態と低抵抗状態を遷移させることができる。
近年、金属酸化物層を単層ではなく二層以上にすることで、単層のReRAMでは得られない機能を有する抵抗変化型メモリが注目を集めている。例えば、酸化チタンと酸化アルミニウムの積層からなる積層ReRAMは、セルフコンプライアンス性と面伝導性を兼ね備えており、注目を集めている。
積層ReRAMは非対称な構造をしているため、低抵抗化に必要なセット電圧(Vset)と高抵抗化に必要なリセット電圧(Vreset)がそれぞれ異なる場合が多い。そのため、片方の電圧が要求される電圧スペックを満たさない場合が生じ得る。したがって、積層ReRAMでは、セット電圧とリセット電圧のバランスを調整できることが望ましい。
本発明が解決しようとする課題は、動作電圧の調整がされた記憶装置を提供することにある。
実施形態の記憶装置は、第1の導電層と、第2の導電層と、前記第1の導電層と前記第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、前記第1の金属酸化物層と前記第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備え、前記第1の金属酸化物層が第3の金属元素を含み、前記第3の金属元素の価数は前記少なくとも一つの第1の金属元素の中で最も前記第1の金属酸化物層の中の原子比率が高い金属元素の価数より低い。
第1の実施形態の記憶装置のブロック図。 第1の実施形態の記憶装置のメモリセルの模式断面図。 比較形態の記憶装置のメモリセルの模式断面図。 比較形態のメモリセルの動作原理の説明図。 第2の実施形態のメモリセルの模式断面図。 第3の実施形態のメモリセルの模式断面図。 第4の実施形態のメモリセルの模式断面図。 第5の実施形態のメモリセルの模式断面図。 第6の実施形態のメモリセルの模式断面図。 第7の実施形態のメモリセルの模式断面図。 第8の実施形態のメモリセルの模式断面図。 第9の実施形態のメモリセルの模式断面図。 第10の実施形態のメモリセルの模式断面図。 第11の実施形態のメモリセルの模式断面図。 第12の実施形態のメモリセルの模式断面図。 第13の実施形態のメモリセルの模式断面図。 第14の実施形態のメモリセルの模式断面図。 第15の実施形態のメモリセルの模式断面図。 第16の実施形態のメモリセルの模式断面図。 第17の実施形態のメモリセルの模式断面図。 第18の実施形態のメモリセルの模式断面図。 第19の実施形態のメモリセルの模式断面図。 第20の実施形態のメモリセルの模式断面図。 第21の実施形態のメモリセルの模式断面図。 第22の実施形態の記憶装置のブロック図。 第22の実施形態のメモリセルアレイの等価回路図。 第22の実施形態のメモリセルアレイの模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
以下、実施形態の記憶装置を、図面を参照して説明する。
(第1の実施形態)
本実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、第1の金属酸化物層と第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備える。そして、第1の金属酸化物層が第3の金属元素を含み、第3の金属元素の価数は上記少なくとも一つの第1の金属元素の中で最も第1の金属酸化物層の中の原子比率が高い金属元素の価数より低い。
図1は、本実施形態の記憶装置のメモリセルアレイ100及び周辺回路のブロック図である。図2は、本実施形態の記憶装置のメモリセルMCの模式断面図である。図2は、図1のメモリセルアレイ100中の、例えば点線の円で示される一個のメモリセルMCの断面を示す。
本実施形態の記憶装置のメモリセルアレイ100は、例えば、半導体基板101上に絶縁層を介して、複数のワード線104(第1の配線)と、ワード線104と交差する複数のビット線106(第2の配線)とを備える。ビット線106は、ワード線104の上層に設けられる。また、メモリセルアレイ100の周囲には、周辺回路として、第1の制御回路108、第2の制御回路110、センス回路112が設けられる。
ワード線104と、ビット線106が交差する領域に、複数のメモリセルMCが設けられる。本実施形態の記憶装置は、クロスポイント構造を備える抵抗変化型メモリである。メモリセルMCは二端子の抵抗変化素子である。
複数のワード線104は、それぞれ、第1の制御回路108に接続される。また、複数のビット線106は、それぞれ、第2の制御回路110に接続される。センス回路112は、第1の制御回路108及び第2の制御回路110に接続される。
第1の制御回路108及び第2の制御回路110は、例えば、所望のメモリセルMCを選択し、そのメモリセルへのデータの書き込み、メモリセルのデータの読み出し、メモリセルのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルのデータは、ワード線104と、ビット線106との間に流れる電流量として読み出される。センス回路112は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“0”、“1”を判定する。
第1の制御回路108、第2の制御回路110、及び、センス回路112は、例えば、半導体基板101上に形成される半導体デバイスを用いた電子回路で構成される。
メモリセルMCは、図2に示すように、下部電極10(第1の導電層)、上部電極20(第2の導電層)、抵抗変化層30を備える。図2には、抵抗変化層30中に含まれる元素の例及び酸素欠陥が模式的に示されている。
下部電極10はワード線104に接続される。下部電極10は、例えば金属である。下部電極10は、例えば、チタン(Ti)、タングステン(W)、タンタル(Ta)、白金(Pt)、又は、それらの窒化物である。下部電極10は、例えば、窒化チタンである。下部電極10はワード線104の一部であっても構わない。
上部電極20はビット線106に接続される。上部電極20は、例えば金属である。上部電極20は、例えば、チタン(Ti)、タングステン(W)、タンタル(Ta)、白金(Pt)、又は、それらの窒化物である。上部電極20は、例えば、窒化チタンである。上部電極20がビット線106の一部であっても構わない。
抵抗変化層30は、下部電極10と上部電極20との間に位置する。抵抗変化層30は、第1の金属酸化物層31と、第2の金属酸化物層32とを備える。抵抗変化層30の膜厚は、例えば、1nm以上40nm以下である。
第1の金属酸化物層31は、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む。第1の金属酸化物層31は、例えば、第1の金属元素の酸化物を主成分とする。第1の金属酸化物層31は、例えば、酸化アルミニウム層である。
第1の金属酸化物層31中の第1の金属元素の酸化物以外の個々の金属酸化物が占めるモル比率よりも、第1の金属元素の酸化物の占めるモル比率が高い。第1の金属酸化物層31中の第1の金属元素の酸化物の占めるモル比率は、例えば、40%以上である。
また、第1の金属元素は、第1の金属酸化物層31中の主たる金属元素である。第1の金属酸化物層31中に含まれる金属元素の中で、第1の金属元素の占める原子比率が最も高い。第1の金属元素が金属元素の総和に対して占める原子比率は、例えば、40%以上である。
第1の金属酸化物層31の膜厚は、例えば、0.5nm以上10nm以下である。
第2の金属酸化物層32は、第1の金属酸化物層31と上部電極20との間に位置する。第2の金属酸化物層32は、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む。第2の金属酸化物層32は、例えば、第2の金属元素の酸化物を主成分とする。第2の金属酸化物層32は、例えば、酸化チタン層である。酸化チタン層は、例えば、アナターゼ型酸化チタン層である。
第2の金属酸化物層32中の第2の金属元素の酸化物以外の個々の金属酸化物が占めるモル比率よりも、第2の金属元素の酸化物の占めるモル比率が高い。第2の金属酸化物層32中の第2の金属元素の酸化物の占めるモル比率は、例えば、40%以上である。
また、第2の金属元素は、第2の金属酸化物層32中の主たる金属元素である。第2の金属酸化物層32中に含まれる金属元素の中で、第2の金属元素の占める原子比率が最も高い。第2の金属元素が金属元素の総和に対して占める原子比率は、例えば、40%以上である。
第1の金属元素の酸化物は、例えば、第2の金属元素の酸化物よりもバンドギャップが大きい。例えば、第2の金属元素の酸化物が半導体的特性を示すのに対し、第1の金属元素の酸化物はより絶縁体的特性を示す。第1の金属酸化物層31の抵抗率は、例えば、第2の金属酸化物層32の抵抗率よりも高い。
第2の金属酸化物層32の膜厚は、例えば、0.5nm以上10nm以下である。
第1の金属酸化物層31は第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。複数種類の第1の金属元素が第1の金属酸化物層31の中に含まれる場合は、最も第1の金属酸化物層31の中の原子比率の高い第1の金属元素と価数を比較する。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
本明細書中、金属元素の価数は、以下の価数であると規定する。亜鉛(Zn)は2価(2+)、アルミニウム(Al)、ガリウム(Ga)は3価(3+)、チタン(Ti)、スズ(Sn)、ジルコニウム(Zr)、ハフニウム(Hf)は4価(4+)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)は5価(5+)、タングステンは6価(6+)である。
第1の金属酸化物層31中に含まれる金属元素の中で、第3の金属元素の占める原子比率は、第1の金属元素の占める原子比率よりも低い。第3の金属元素の原子比率は、例えば、1原子%以上25原子%以下である。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が2価の亜鉛(Zn)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図2に示すように、第1の金属酸化物層31である酸化アルミニウム層に、亜鉛(Zn)が含まれる。亜鉛は酸化アルミニウム層中のアルミニウムを置換している。
金属酸化物層に含まれる金属酸化物の種類の同定や、モル比率、及び、モル比率の大小関係の測定は、例えば、X線光電子分光法(XPS)、X線回折法(XRD)で行うことが可能である。金属酸化物層に含まれる金属元素の同定や、原子比率、及び、原子比率の大小関係の測定は、例えば、エネルギー分散型X線分光法(EDX)、アトムプローブ法、電子エネルギー損失分光法(EELS)により行うことが可能である。
次に、本実施形態の記憶装置の製造方法の一例について説明する。
下部電極10、第1の金属酸化物層31である酸化アルミニウム層、第2の金属酸化物層32である酸化チタン層、上部電極20をこの順に形成する。
酸化アルミニウム層及び酸化チタン層は、例えば、CVD法(Chemical Vapor Deposition法)、スパッタ法、又は、ALD法(Atomic Layer Deposition法)により形成される。
例えば、酸化アルミニウム層の形成にスパッタ法を用いる場合、スパッタターゲットに亜鉛を含有させることで、酸化アルミニウム層に亜鉛を添加する。例えば、酸化アルミニウム層の形成にALD法を用いる場合、例えば、アルミニウム膜と亜鉛膜とを交互に積層させることで、酸化アルミニウム層に亜鉛を添加する。
次に、本実施形態の記憶装置の作用及び効果について説明する。
図3は、比較形態の記憶装置のメモリセルの模式断面図である。メモリセルは、下部電極10、上部電極20、抵抗変化層30を備える。抵抗変化層30は、第1の金属酸化物層31、第2の金属酸化物層32を備える。第1の金属酸化物層31は、例えば、酸化アルミニウム層である。第2の金属酸化物層32は、酸化チタン層である。
比較形態のメモリセルMCは、第1の金属酸化物層31が第3の元素を含まない点で、本実施形態のメモリセルMCと異なっている。例えば、酸化アルミニウム層に亜鉛が含まれない。
図4は、比較形態のメモリセルの動作原理の説明図である。比較形態のメモリセルMCでは、抵抗変化層30に電流を印加することで、抵抗変化層30が高抵抗状態から低抵抗状態へ、あるいは、低抵抗状態から高抵抗状態へと変化する。高抵抗状態から低抵抗状態への変化は、例えば、セット動作と称される。低抵抗状態から高抵抗状態への変化は、例えば、リセット動作と称される。
高抵抗状態はオフ状態又はリセット状態とも称される。また。低抵抗状態はオン状態又はセット状態とも称される。オフ状態からオン状態への変化は、以下の原理により生ずると考えられる。
図4(a)のオフ状態では、第2の金属酸化物層32である酸化チタン層中に酸素欠損(図中Vo)が存在する。酸化チタン層中の酸素欠損の分布は、酸化チタン層中で一様である場合、酸化チタン層と、第1の金属酸化物層31である酸化アルミニウム層との界面に局在する場合、酸化チタン層中でフィラメントが形成される場合などが考えられる。
図4(a)の状態では、第1の金属酸化物層31である酸化アルミニウム層中に酸素欠損が存在しないため、酸化アルミニウム層が高抵抗である。このため抵抗変化層30は高抵抗となる。
下部電極10に負電圧、上部電極20に正電圧を加え、下部電極10と上部電極20との間にセット電圧(Vset)を印加する。すると、正の電荷を有する酸素欠損が下部電極10側に移動する。言い換えれば、負の電荷を有する酸素が上部電極20側に移動する。
図4(b)に示すように、酸素欠損の移動、又は、酸素の移動により、酸化チタン層中の酸素欠損が消滅し、第1の金属酸化物層31である酸化アルミニウム層中に、酸素欠損が生成される。酸化アルミニウム層中の酸素欠損の分布は、酸化アルミニウム層中で一様である場合、酸化アルミニウム層と酸化チタン層との界面に局在する場合、酸化アルミニウム層中でフィラメントが形成される場合などが考えられる。
図4(b)の状態は、オン状態である。第1の金属酸化物層31である酸化アルミニウム層が低抵抗化し、抵抗変化層30が低抵抗となる。なお、第2の金属酸化物層32は、第1の金属酸化物層31と比較して抵抗が低いため、抵抗変化層30の抵抗変化は、第1の金属酸化物層31の抵抗変化により支配されると考えられる。
図4(b)のオン状態は電圧を0Vに落としても保たれる。オン状態にあるメモリセルMCに対して、下部電極10が負電圧、上部電極20が正電圧でセット電圧より低い読み出し電圧を印加すると、抵抗変化層30に読み出し電流が流れる。
図4(b)のオン状態のメモリセルMCの下部電極10に正電圧、上部電極20に負電圧を加え、下部電極10と上部電極20との間にリセット電圧(Vreset)を印加する。すると、正の電荷を有する酸素欠損が上部電極20側に移動する。言い換えれば、負の電荷を有する酸素が下部電極10側に移動する。したがって、第1の金属酸化物層31である酸化アルミニウム層中の酸素欠損が消失し、図4(a)のオフ状態に戻る。
オフ状態で、読み出し電圧を印加すると、抵抗変化層30には、オフ状態より低い読み出し電流しか流れない。
例えば、オフ状態をデータ“0”、オン状態をデータ“1”と定義する。メモリセルMCは“0”と“1”の1ビットデータを記憶することが可能となる。
比較形態のメモリセルMCは、上下に非対称な層構造である。このため、低抵抗化に必要な動作電圧であるセット電圧と高抵抗化に必要な動作電圧であるリセット電圧がそれぞれ異なる場合が多い。そのため、片方の電圧が要求される電圧スペックを満たさない場合が生じ得る。したがって、比較形態のメモリセルMCに対し、セット電圧とリセット電圧のバランスを調整し、要求される電圧スペック内に収める技術が要請される。
メモリセルMCのセット動作とリセット動作は、いずれも、第1の金属酸化物層31と第2の金属酸化物層32との間での酸素の移動である。したがって、セット電圧とリセット電圧は、第1の金属酸化物層31又は第2の金属酸化物層32の酸素親和性を制御することで調整することが可能と考えられる。
例えば、第1の金属酸化物層31の酸素親和性を低くするか、あるいは、第2の金属酸化物層32の酸素親和性を高くする、あるいは、その両方を同時に行うとする。この場合、酸素は第1の金属酸化物層31から第2の金属酸化物層32へと移動しやすくなる。したがって、セット電圧が低下する。
一方、第1の金属酸化物層31の酸素親和性を高くするか、あるいは、第2の金属酸化物層32の酸素親和性を低くする、あるいは、その両方を同時に行うとする。この場合、酸素は第2の金属酸化物層32から第1の金属酸化物層31へと移動しやすくなる。したがって、リセット電圧が低下する。
金属酸化物層中の酸素親和性は、金属酸化物層中の電荷量を制御することで変化させることが可能である。酸素イオンは2価の陰イオンである。このため、金属酸化物層中の正電荷の量が多いほど、酸素親和性は高くなる。一方で、金属酸化物層中の負電荷の量が多いほど、酸素親和性は低くなる。
金属酸化物層中の電荷量の調整は、金属酸化物層中に元素を添加することにより行う。例えば、金属酸化物層中の金属元素又は酸素を、異なる価数の元素を添加して置換することで実現することが可能である。
本実施形態では、第1の金属酸化物層31は第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。具体的には、例えば、図2に示すように、第1の金属酸化物層31である酸化アルミニウム層中に、2価の亜鉛(Zn)が第3の元素として含まれる。亜鉛は酸化アルミニウム層中の3価のアルミニウムを置換している。
したがって、第1の金属酸化物層31の負電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が低下する。よって、セット電圧が低下する。
第1の元素はアルミニウム(Al)であり、第2の元素はチタン(Ti)であることが好ましい。第1の金属酸化物層31は酸化アルミニウム層であり、第2の金属酸化物層32は酸化チタン層であることが好ましい。
酸化アルミニウム層と酸化チタン層との組み合わせで構成される抵抗変化層30は、安定したオン・オフ動作の実現が可能である。また、酸化アルミニウム層と酸化チタン層との組み合わせは公知の半導体装置の製造プロセスとの親和性が高く、低コストで信頼性の高い記憶装置の実現が可能である。
第1の金属元素が金属元素の総和に対して占める原子比率は、40%以上であることが好ましく、50%以上であることがより好ましく、60%以上であることが更に好ましい。また、第2の金属元素が金属元素の総和に対して占める原子比率は、40%以上であることが好ましく、50%以上であることがより好ましく、60%以上であることが更に好ましい。第1の金属元素、及び、第2の金属元素の占める原子比率が高くなることで、安定したオン・オフ動作の実現が容易となる。
第1の金属酸化物層31中に含まれる金属元素の中で、第3の金属元素の占める原子比率は、1%原子以上25原子%以下であることが好ましい。上記範囲を下回ると、動作電圧の調整ができないおそれがある。また、上記範囲を上回る量の添加は、第1の金属酸化物層31の固溶限を超え、実現困難となるおそれがある。
以上、本実施形態によれば、金属酸化物中の酸素親和性を制御することにより、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第2の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層が第3の金属元素を含み、第3の金属元素の価数が上記少なくとも一つの第2の金属元素の中で最も第2の金属酸化物層の中の原子比率が高い金属元素の価数より低い点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を省略する場合がある。
図5は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は第3の金属元素を含む。第3の金属元素の価数は第2の金属元素の価数より低い。複数種類の第2の金属元素が第2の金属酸化物層32の中に含まれる場合は、最も第2の金属酸化物層32の中の原子比率の高い第2の金属元素と価数を比較する。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が3価のアルミニウム(Al)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
本実施形態の記憶装置の酸化アルミニウム層及び酸化チタン層は、例えば、CVD法、スパッタ法、又は、ALD法により形成される。
例えば、酸化チタン層の形成にスパッタ法を用いる場合、スパッタターゲットにアルミニウムを含有させることで、酸化チタン層にアルミニウムを添加する。例えば、酸化チタン層の形成にALD法を用いる場合、例えば、酸化チタン膜とアルミニウム膜とを交互に積層させることで、酸化チタン層にアルミニウムを添加する。
図5に示すように、第2の金属酸化物層32である酸化チタン層に、アルミニウム(Al)が含まれる。3価のアルミニウムは酸化チタン層中の4価のチタンを置換している。
したがって、第2の金属酸化物層32の負電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が低下する。よって、リセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第3の実施形態)
本実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、第1の金属酸化物層と第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備える。そして、第1の金属酸化物層が第3の金属元素を含み、第3の金属元素の価数は上記少なくとも一つの第1の金属元素の中で最も第1の金属酸化物層の中の原子比率が高い金属元素第1の金属元素の価数より高い。
本実施形態の記憶装置は、第3の金属元素の価数が第1の金属元素の価数より高い点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を省略する場合がある。
図6は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31は第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より高い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が5価のニオブ(Nb)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図6に示すように、第1の金属酸化物層31である酸化アルミニウム層に、ニオブ(Nb)が含まれる。5価のニオブは酸化アルミニウム層中の3価のアルミニウムを置換している。
したがって、第1の金属酸化物層31の正電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が増加する。よって、リセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第4の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層が第3の金属元素を含み、第3の金属元素の価数が上記少なくとも一つの第2の金属元素の中で最も第2の金属酸化物層の中の原子比率が高い金属元素の価数より高い点で、第3の実施形態と異なる。以下、第3の実施形態と重複する内容については、記述を省略する場合がある。
図7は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は第3の金属元素を含む。第3の金属元素の価数は第2の金属元素の価数より高い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が5価のタンタル(Ta)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図7に示すように、第2の金属酸化物層32である酸化チタン層に、タンタル(Ta)が含まれる。5価のタンタルは酸化チタン層中の4価のチタンを置換している。
したがって、第2の金属酸化物層32の正電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が増加する。よって、セット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第5の実施形態)
本実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に位置し、第1の金属元素を含む第1の金属酸化物層と、第1の金属酸化物層と第2の導電層との間に位置し、第1の金属元素と異なる第2の金属元素を含む第2の金属酸化物層と、を備える。そして、第1の金属酸化物層がハロゲン元素を含む。
本実施形態の記憶装置は、第1の金属酸化物層がハロゲン元素を含む点で、第1の実施形態と異なっている。第1の実施形態と重複する内容については、記述を省略する場合がある。
図8は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、ハロゲン元素がフッ素(F)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
本実施形態の記憶装置の酸化アルミニウム層及び酸化チタン層は、例えば、CVD法、スパッタ法、又は、ALD法により形成される。
例えば、酸化アルミウム層の形成後、イオン注入により酸化アルミウム層にフッ素を添加する。
第1の金属酸化物層31中に含まれる酸素とハロゲン元素の総和の中で、ハロゲン元素の占める原子比率は、酸素の占める原子比率よりも低い。ハロゲン元素の原子比率は、例えば、1原子%以上25原子%以下である。
図8に示すように、第1の金属酸化物層31である酸化アルミニウム層に、フッ素(F)が含まれる。1価のフッ素は酸化アルミニウム層中の2価の酸素を置換している。
したがって、第1の金属酸化物層31の正電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が増加する。よって、リセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第6の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層がハロゲン元素を含む点で、第5の実施形態と異なっている。第5の実施形態と重複する内容については、記述を省略する場合がある。
図9は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、ハロゲン元素がフッ素(F)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
本実施形態の記憶装置の酸化アルミニウム層及び酸化チタン層は、例えば、CVD法、スパッタ法、又は、ALD法により形成される。
例えば、酸化チタン層の形成後、イオン注入により酸化チタン層にフッ素を添加する。
第2の金属酸化物層32中に含まれる酸素とハロゲン元素の総和の中で、ハロゲン元素の占める原子比率は、酸素の占める原子比率よりも低い。ハロゲン元素の原子比率は、例えば、1原子%以上25原子%以下である。
図9に示すように、第2の金属酸化物層32である酸化チタン層に、フッ素(F)が含まれる。1価のフッ素は酸化チタン層中の2価の酸素を置換している。
したがって、第2の金属酸化物層32の正電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が増加する。よって、セット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第7の実施形態)
本実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に位置し、第1の金属元素を含む第1の金属酸化物層と、第1の金属酸化物層と第2の導電層との間に位置し、第1の金属元素と異なる第2の金属元素を含む第2の金属酸化物層と、を備える。そして、第1の金属酸化物層が、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。
本実施形態の記憶装置は、第1の金属酸化物層が窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む点で、第1の実施形態と異なっている。第1の実施形態と重複する内容については、記述を省略する場合がある。
図10は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31は窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
本実施形態の記憶装置の酸化アルミニウム層及び酸化チタン層は、例えば、CVD法、スパッタ法、又は、ALD法により形成される。
例えば、酸化アルミウム層の形成後、イオン注入により酸化アルミウム層に窒素を添加する。
第1の金属酸化物層31中に含まれる酸素と、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素との総和の中で、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素の占める原子比率は、酸素の占める原子比率よりも低い。窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素の原子比率は、例えば、1原子%以上25原子%以下である。
図10に示すように、第1の金属酸化物層31である酸化アルミニウム層に、窒素(N)が含まれる。3価の窒素は酸化アルミニウム層中の2価の酸素を置換している。
したがって、第1の金属酸化物層31の負電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が低下する。よって、セット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第8の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層が、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む点で、第7の実施形態と異なっている。第7の実施形態と重複する内容については、記述を省略する場合がある。
図11は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
本実施形態の記憶装置の酸化アルミニウム層及び酸化チタン層は、例えば、CVD法、スパッタ法、又は、ALD法により形成される。
例えば、酸化チタン層の形成後、イオン注入により酸化チタン層に窒素を添加する。
第2の金属酸化物層32中に含まれる酸素と、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素との総和の中で、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素の占める原子比率は、酸素の占める原子比率よりも低い。窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素の原子比率は、例えば、1原子%以上25原子%以下である。
図11に示すように、第2の金属酸化物層32である酸化チタン層に、窒素(N)が含まれる。3価の窒素は酸化チタン層中の2価の酸素を置換している。
したがって、第2の金属酸化物層32の負電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が低下する。よって、リセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。
(第9の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層に第2の金属元素より価数の高い第4の金属元素が含まれる点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を省略する場合がある。
図12は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31は、第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第2の金属酸化物層32は、第4の金属元素を含む。第3の金属元素の価数は第2の金属元素の価数より高い。第4の金属元素は、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が2価の亜鉛(Zn)、第4の金属元素が5価のタンタル(Ta)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図12に示すように、第1の金属酸化物層31である酸化アルミニウム層に、亜鉛(Zn)が含まれる。2価の亜鉛は酸化アルミニウム層中の3価のアルミニウムを置換している。また、第2の金属酸化物層32である酸化チタン層中の4価のチタンを5価のタンタルで置換している。
したがって、第1の金属酸化物層31の負電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が低下する。加えて、第2の金属酸化物層32の正電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が増加する。両者の相乗効果によって、大きくセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第10の実施形態)
本実施形態の記憶装置は、第1の金属酸化物層に第1の金属元素より価数の高い第4の金属元素が含まれる点で、第2の実施形態と異なる。以下、第2の実施形態と重複する内容については、記述を省略する場合がある。
図13は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は、第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第1の金属酸化物層31は、第4の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より高い。第4の金属元素は、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が3価のアルミニウム(Al)、第4の金属元素が5価のニオブ(Nb)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図13に示すように、第1の金属酸化物層31である酸化アルミニウム層に、ニオブ(Nb)が含まれる。5価のニオブは酸化アルミニウム層中の3価のアルミニウムを置換している。また、第2の金属酸化物層32である酸化チタン層中の4価のチタンを3価のアルミニウムで置換している。
したがって、第1の金属酸化物層31の正電荷の量が増加する。このため、第1の金属酸化物層31の酸素親和性が増大する。加えて、第2の金属酸化物層32の正電荷の量が低下する。このため、第2の金属酸化物層32の酸素親和性が低下する。両者の相乗効果によって、大きくリセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第11の実施形態)
本実施形態の記憶装置は、第1の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を省略する場合がある。
図14は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31は、第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第1の金属酸化物層31は、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が2価の亜鉛(Zn)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図14に示すように、第1の金属酸化物層31である酸化アルミニウム層に、亜鉛(Zn)が含まれる。2価のニオブは酸化アルミニウム層中の3価のアルミニウムを置換している。また、第1の金属酸化物層31である酸化アルミニウム層中の2価の酸素を3価の窒素で置換している。
したがって、第1の金属酸化物層31の負電荷の量が大きく増大する。このため、第1の金属酸化物層31の酸素親和性が大きく低下する。よって、大きくセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第12の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層にハロゲン元素が含まれる点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を省略する場合がある。
図15は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31は、第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第2の金属酸化物層32はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が2価の亜鉛(Zn)、ハロゲン元素がフッ素(F)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図15に示すように、第1の金属酸化物層31である酸化アルミニウム層に、亜鉛(Zn)が含まれる。2価の亜鉛は酸化アルミニウム層中の3価のアルミニウムを置換している。また、第2の金属酸化物層32である酸化チタン層中の2価の酸素を1価のフッ素で置換している。
したがって、第1の金属酸化物層31の負電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が低下する。加えて、第2の金属酸化物層32の正電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が増加する。両者の相乗効果によって、大きくセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第13の実施形態)
本実施形態の記憶装置は、第1の金属酸化物層にハロゲン元素が含まれる点で、第2の実施形態と異なる。以下、第2の実施形態と重複する内容については、記述を省略する場合がある。
図16は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は、第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第1の金属酸化物層31はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が3価のアルミニウム(Al)、ハロゲン元素がフッ素(F)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図16に示すように、第1の金属酸化物層31である酸化アルミニウム層に、フッ素(F)が含まれる。1価のフッ素は酸化アルミニウム層中の2価の酸素を置換している。また、第2の金属酸化物層32である酸化チタン層中の4価のチタンを3価のアルミニウムで置換している。
したがって、第1の金属酸化物層31の正電荷の量が増加する。このため、第1の金属酸化物層31の酸素親和性が増大する。加えて、第2の金属酸化物層32の正電荷の量が低下する。このため、第2の金属酸化物層32の酸素親和性が低下する。両者の相乗効果によって、大きくリセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第14の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる点で、第2の実施形態と異なる。以下、第2の実施形態と重複する内容については、記述を省略する場合がある。
図17は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は、第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より低い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第2の金属酸化物層32は、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が3価のアルミニウム(Al)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図17に示すように、第2の金属酸化物層32である酸化チタン層中の4価のチタンを3価のアルミニウムで置換している。第2の金属酸化物層32である酸化チタン層中の2価の酸素を3価の窒素で置換している。
したがって、第2の金属酸化物層32の負電荷の量が大きく増大する。このため、第2の金属酸化物層32の酸素親和性が大きく低下する。両者の相乗効果によって、大きくリセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第15の実施形態)
本実施形態の記憶装置は、第1の金属酸化物層にハロゲン元素が含まれる点で、第3の実施形態と異なる。以下、第3の実施形態と重複する内容については、記述を省略する場合がある。
図18は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31は第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より高い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第1の金属酸化物層31はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が5価のニオブ(Nb)、ハロゲン元素がフッ素(F)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図18に示すように、第1の金属酸化物層31である酸化アルミニウム層に、ニオブ(Nb)が含まれる。5価のニオブは酸化アルミニウム層中の3価のアルミニウムを置換している。また、第1の金属酸化物層31である酸化アルミニウム層に、フッ素(F)が含まれる。1価のニオブは酸化アルミニウム層中の2価の酸素を置換している。
したがって、第1の金属酸化物層31の正電荷の量が大きく増大する。このため、第1の金属酸化物層31の酸素親和性が大きく増加する。よって、リセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第16の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる点で、第3の実施形態と異なる。以下、第3の実施形態と重複する内容については、記述を省略する場合がある。
図19は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31は第3の金属元素を含む。第3の金属元素の価数は第1の金属元素の価数より高い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第2の金属酸化物層32は、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が5価のニオブ(Nb)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図19に示すように、第1の金属酸化物層31である酸化アルミニウム層に、ニオブ(Nb)が含まれる。5価のニオブは酸化アルミニウム層中の3価のアルミニウムを置換している。また、第2の金属酸化物層32である酸化チタン層中の2価の酸素を3価の窒素で置換している。
したがって、第1の金属酸化物層31の正電荷の量が大きくなる。このため、第1の金属酸化物層31の酸素親和性が増加する。加えて、第2の金属酸化物層32の負電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が低下する。両者の相乗効果によって、リセット電圧が大きく低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第17の実施形態)
本実施形態の記憶装置は、第1の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる点で、第4の実施形態と異なる。以下、第4の実施形態と重複する内容については、記述を省略する場合がある。
図20は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は第3の金属元素を含む。第3の金属元素の価数は第2の金属元素の価数より高い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第1の金属酸化物層31は窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が5価のタンタル(Ta)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図20に示すように、第2の金属酸化物層32である酸化チタン層に、タンタル(Ta)が含まれる。5価のタンタルは酸化チタン層中の4価のチタンを置換している。また、第1の金属酸化物層31である酸化アルミニウム層に、窒素(N)が含まれる。3価の窒素は酸化アルミニウム層中の2価の酸素を置換している。
したがって、第1の金属酸化物層31の負電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が低下する。加えて、第2の金属酸化物層32の正電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が増加する。両者の相乗効果によって、セット電圧が大きく低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第18の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層にハロゲン元素が含まれる点で、第4の実施形態と異なる。以下、第4の実施形態と重複する内容については、記述を省略する場合がある。
図21は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32は第3の金属元素を含む。第3の金属元素の価数は第2の金属元素の価数より高い。第3の金属元素は、例えば、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である。
第2の金属酸化物層32はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、第3の金属元素が5価のタンタル(Ta)であり、ハロゲン元素がフッ素(F)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図21に示すように、第2の金属酸化物層32である酸化チタン層に、タンタル(Ta)が含まれる。5価のタンタルは酸化チタン層中の4価のチタンを置換している。また、第2の金属酸化物層32である酸化チタン層中の2価の酸素を1価のフッ素で置換している。
したがって、第2の金属酸化物層32の正電荷の量が大きく増大する。このため、第2の金属酸化物層32の酸素親和性が大きく増加する。よって、セット電圧が大きく低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第19の実施形態)
本実施形態の記憶装置は、第2の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる点で、第5の実施形態と異なる。以下、第5の実施形態と重複する内容については、記述を省略する場合がある。
図22は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第1の金属酸化物層31はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
第2の金属酸化物層32は窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、ハロゲン元素がフッ素(F)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図22に示すように、第1の金属酸化物層31である酸化アルミニウム層に、フッ素(F)が含まれる。1価のフッ素は酸化アルミニウム層中の2価の酸素を置換している。また、第2の金属酸化物層32である酸化チタン層に、窒素(N)が含まれる。3価の窒素は酸化チタン層中の2価の酸素を置換している。
したがって、第1の金属酸化物層31の正電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が増加する。加えて、第2の金属酸化物層32の負電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が低下する。両者の相乗効果によって、リセット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第20の実施形態)
本実施形態の記憶装置は、第1の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる点で、第6の実施形態と異なる。以下、第6の実施形態と重複する内容については、記述を省略する場合がある。
図23は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
第2の金属酸化物層32はハロゲン元素を含む。ハロゲン元素は、例えば、フッ素(F)、塩素(Cl)である。ハロゲン元素は、1価の陰イオンである。
第1の金属酸化物層31は窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む。(N)、リン(P)、及び、ヒ素(As)は、3価の陰イオンである。
以下、第1の金属元素が3価のアルミニウム(Al)、第2の金属元素が4価のチタン(Ti)、ハロゲン元素がフッ素(F)であり、窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が窒素(N)である場合を例に説明する。第1の金属酸化物層31が酸化アルミニウム層であり、第2の金属酸化物層32が酸化チタン層である。
図23に示すように、第2の金属酸化物層32である酸化チタン層に、フッ素(F)が含まれる。1価のフッ素は酸化チタン層中の2価の酸素を置換している。また、第1の金属酸化物層31である酸化アルミニウム層に、窒素(N)が含まれる。3価の窒素は酸化アルミニウム層中の2価の酸素を置換している。
したがって、第1の金属酸化物層31の負電荷の量が増大する。このため、第1の金属酸化物層31の酸素親和性が低下する。加えて、第2の金属酸化物層32の正電荷の量が増大する。このため、第2の金属酸化物層32の酸素親和性が増加する。両者の相乗効果によって、セット電圧が低下する。
以上、本実施形態によれば、第1の実施形態同様、動作電圧の調整がされた抵抗変化型メモリが実現される。更に、動作電圧の調整幅が大きくなる。
(第21の実施形態)
本実施形態の記憶装置は、第1の導電層と第1の金属酸化物層との間に、更に非晶質シリコン層を備える点で、第1ないし第20の実施形態と異なる。以下、第1ないし第20の実施形態と重複する内容については、記述を省略する。
図24は、本実施形態の記憶装置のメモリセルMCの模式断面図である。
メモリセルMCは、図24に示すように、下部電極10(第1の導電層)、上部電極20(第2の導電層)、抵抗変化層30、非晶質シリコン層40を備える。非晶質シリコン層40は、下部電極10と抵抗変化層30との間に設けられる。
本明細書中、非晶質シリコンとは、透過型電子顕微鏡(TEM)の10万倍の画像で観察して結晶粒の存在が確認できないシリコンを意味するものとする。
本実施形態の抵抗変化型メモリによれば、メモリセルMCを流れる電流のばらつきが抑制される。したがって、第1ないし第20の実施形態の効果に加えて、更に、動作が安定した抵抗変化型メモリが実現できる。
(第22の実施形態)
本実施形態の記憶装置は、メモリセルアレイが3次元構造を備える以外は、第1ないし第21の実施形態と同様である。したがって、第1ないし第21の実施形態と重複する内容については記述を省略する。
図25は、本実施形態の記憶装置のブロック図である。図26は、メモリセルアレイの等価回路図である。図27は、メモリセルアレイの模式断面図である。
本実施形態のメモリセルアレイは、メモリセルMCが立体的に配置された三次元構造を備える。
図25に示すように、記憶装置は、メモリセルアレイ200、ワード線ドライバ回路212、ローデコーダ回路214、センスアンプ回路215、カラムデコーダ回路217、及び、制御回路221を備える。
また、図26に示すように、メモリセルアレイ200内には、複数のメモリセルMCが立体的に配置される。図26中、破線で囲まれた領域が1個のメモリセルMCに対応する。
メモリセルアレイ200は、例えば、複数のワード線WL(WL11、WL12、WL13、WL21、WL22、WL23)(第1の配線)と複数のビット線BL(BL11、BL12、BL21、BL22)(第2の配線)を備える。ワード線WLはx方向に伸長する。ビット線BLはz方向に伸長する。ワード線WLとビット線BLは垂直に交差する。ワード線WLとビット線BLとの交差部に、メモリセルMCが配置される。
複数のワード線WLは、ローデコーダ回路214に電気的に接続される。複数のビット線BLは、センスアンプ回路215に接続される。複数のビット線BLとセンスアンプ回路215との間には選択トランジスタST(ST11、ST21、ST12、ST22)とグローバルビット線GBL(GBL1、GBL2)が設けられる。
ローデコーダ回路214は、入力されたローアドレス信号にしたがってワード線WLを選択する機能を備える。ワード線ドライバ回路212は、ローデコーダ回路214によって選択されたワード線WLに所定の電圧を印加する機能を備える。
カラムデコーダ回路217は、入力されたカラムアドレス信号にしたがってビット線BLを選択する機能を備える。センスアンプ回路215は、カラムデコーダ回路217によって選択されたビット線BLに所定の電圧を印加する機能を備える。また、選択されたワード線WLと選択されたビット線BLとの間に流れる電流を検知して増幅する機能を備える。
制御回路221は、ワード線ドライバ回路212、ローデコーダ回路214、センスアンプ回路215、カラムデコーダ回路217、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路212、ローデコーダ回路214、センスアンプ回路215、カラムデコーダ回路217、制御回路221などの回路は、例えば、図示しない半導体層を用いたトランジスタや配線層によって構成される。
図27(a)、図27(b)は、本実施形態の記憶装置のメモリセルアレイ200の模式断面図である。図27(a)は、メモリセルアレイ200のxy断面図である。図27(b)は、メモリセルアレイ200のyz断面図である。図27(a)は、図27(b)のBB’断面図、図27(b)は図27(a)のAA’断面図である。図27中、破線で囲まれた領域が、1個のメモリセルMCである。
メモリセルアレイ200は、ワード線WL11、ワード線WL12、ワード線WL13、ビット線BL11、ビット線BL12を備える。また、抵抗変化層30、層間絶縁層50を備える。抵抗変化層30に第1の実施形態の抵抗変化層30が適用される。
本実施形態によれば、三次元構造を備えることにより、第1ないし第21の実施形態の効果に加え、記憶装置の集積度が向上するという効果が得られる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 下部電極(第1の導電層)
20 上部電極(第2の導電層)
31 第1の金属酸化物層
32 第2の金属酸化物層
40 非晶質シリコン層

Claims (28)

  1. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第1の金属酸化物層が第3の金属元素を含み、前記第3の金属元素の価数は前記少なくとも一つの第1の金属元素の中で最も前記第1の金属酸化物層の中の原子比率が高い金属元素の価数より低い記憶装置。
  2. 前記第1の金属酸化物層の中の前記第3の金属元素の原子比率が、前記少なくとも一つの第1の金属元素の中で最も前記第1の金属酸化物層の中の原子比率が高い金属元素の原子比率よりも低い請求項1記載の記憶装置。
  3. 前記第2の金属酸化物層に前記少なくとも一つの第2の金属元素の中で最も前記第2の金属酸化物層の中の原子比率が高い金属元素より価数の高い第4の金属元素が含まれる請求項1又は請求項2いずれか一項記載の記憶装置。
  4. 前記第1の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる請求項1ないし請求項3いずれか一項記載の記憶装置。
  5. 前記第2の金属酸化物層にハロゲン元素が含まれる請求項1ないし請求項4いずれか一項記載の記憶装置。
  6. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第2の金属酸化物層が第3の金属元素を含み、前記第3の金属元素の価数は前記少なくとも一つの第2の金属元素の中で最も前記第2の金属酸化物層の中の原子比率が高い金属元素の価数より低い記憶装置。
  7. 前記第2の金属酸化物層の中の前記第3の金属元素の原子比率が、前記少なくとも一つの第2の金属元素の中で最も前記第2の金属酸化物層の中の原子比率が高い金属元素の原子比率よりも低い請求項6記載の記憶装置。
  8. 前記第1の金属酸化物層に前記少なくとも一つの第1の金属元素の中で最も前記第1の金属酸化物層の中の原子比率が高い金属元素より価数の高い第4の金属元素が含まれる請求項6又は請求項7記載の記憶装置。
  9. 前記第1の金属酸化物層にハロゲン元素が含まれる請求項6ないし請求項8いずれか一項記載の記憶装置。
  10. 前記第2の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる請求項6ないし請求項9いずれか一項記載の記憶装置。
  11. 前記第4の金属元素は、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である請求項3又は請求項8記載の記憶装置。
  12. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第1の金属酸化物層が第3の金属元素を含み、前記第3の金属元素の価数は前記少なくとも一つの第1の金属元素の中で最も前記第1の金属酸化物層の中の原子比率が高い金属元素の価数より高い記憶装置。
  13. 前記第1の金属酸化物層の中の前記第3の金属元素の原子比率が前記少なくとも一つの第1の金属元素の中で最も前記第1の金属酸化物層の中の原子比率が高い金属元素の原子比率よりも低い請求項12記載の記憶装置。
  14. 前記第1の金属酸化物層にハロゲン元素が含まれる請求項12又は請求項13記載の記憶装置。
  15. 前記第2の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる請求項12ないし請求項14いずれか一項記載の記憶装置。
  16. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第2の金属酸化物層が第3の金属元素を含み、前記第3の金属元素の価数は前記少なくとも一つの第2の金属元素の中で最も前記第2の金属酸化物層の中の原子比率が高い金属元素の価数より高い記憶装置。
  17. 前記第2の金属酸化物層の中の前記第3の金属元素の原子比率が前記少なくとも一つの第2の金属元素の中で最も前記第2の金属酸化物層の中の原子比率が高い金属元素の原子比率よりも低い請求項16記載の記憶装置。
  18. 前記第1の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる請求項16又は請求項17記載の記憶装置。
  19. 前記第2の金属酸化物層にハロゲン元素が含まれる請求項16ないし請求項18いずれか一項記載の記憶装置。
  20. 前記第3の金属元素は、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、ハフニウム(Hf)、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つである請求項1ないし請求項19いずれか一項記載の記憶装置。
  21. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、前記第1の金属元素と異なる第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第1の金属酸化物層がハロゲン元素を含む記憶装置。
  22. 前記第2の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる請求項21記載の記憶装置。
  23. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、前記第1の金属元素と異なる第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第2の金属酸化物層がハロゲン元素を含む記憶装置。
  24. 前記第1の金属酸化物層に窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素が含まれる請求項23記載の記憶装置。
  25. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、前記第1の金属元素と異なる第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第1の金属酸化物層が窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む記憶装置。
  26. 第1の導電層と、
    第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に位置し、第1の金属元素を含む第1の金属酸化物層と、
    前記第1の金属酸化物層と前記第2の導電層との間に位置し、前記第1の金属元素と異なる第2の金属元素を含む第2の金属酸化物層と、を備え、
    前記第2の金属酸化物層が窒素(N)、リン(P)、及び、ヒ素(As)から成る群から選ばれる少なくとも一つの元素を含む記憶装置。
  27. 前記第1の金属元素は、アルミニウム(Al)、ガリウム(Ga)、ジルコニウム(Zr)、及び、ハフニウム(Hf)から成る群から選ばれる少なくとも一つの金属元素であり、
    前記第2の金属元素は、亜鉛(Zn)、チタン(Ti)、スズ(Sn)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、及び、タングステン(W)から成る群から選ばれる少なくとも一つの金属元素である請求項25又は請求項26記載の記憶装置。
  28. 前記第1の導電層と前記第1の金属酸化物層との間に、更に非晶質シリコン層を備える請求項1ないし請求項27いずれか一項記載の記憶装置。
JP2017056696A 2017-03-22 2017-03-22 記憶装置 Pending JP2018160547A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017056696A JP2018160547A (ja) 2017-03-22 2017-03-22 記憶装置
US15/709,753 US10256404B2 (en) 2017-03-22 2017-09-20 Memory device
TW106132363A TWI664757B (zh) 2017-03-22 2017-09-21 記憶裝置
US16/287,753 US10840446B2 (en) 2017-03-22 2019-02-27 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017056696A JP2018160547A (ja) 2017-03-22 2017-03-22 記憶装置

Publications (1)

Publication Number Publication Date
JP2018160547A true JP2018160547A (ja) 2018-10-11

Family

ID=63581905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056696A Pending JP2018160547A (ja) 2017-03-22 2017-03-22 記憶装置

Country Status (3)

Country Link
US (2) US10256404B2 (ja)
JP (1) JP2018160547A (ja)
TW (1) TWI664757B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210132572A (ko) * 2020-04-24 2021-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 하나 이상의 도펀트를 포함하는 스위칭 층을 구비한 저항성 메모리 셀
KR102359393B1 (ko) * 2020-08-14 2022-02-08 건국대학교 산학협력단 이중층 산화물에서 누설 전류 특성으로 구현된 저산포 스위칭 전압을 가지는 필라멘트 기반 소자 및 이의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057661A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 半導体記憶装置
WO2020251747A1 (en) * 2019-06-12 2020-12-17 Applied Materials, Inc. Dual oxide analog switch for neuromorphic switching
KR20210083933A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 가변 저항 메모리 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5436603B2 (ja) 1972-12-29 1979-11-10
JPS552701A (en) 1978-03-22 1980-01-10 Dainippon Toryo Co Ltd Manufacture of plated metal
JP2008243913A (ja) 2007-03-26 2008-10-09 Kanagawa Acad Of Sci & Technol 可変抵抗素子およびメモリ素子
TW200906328A (en) 2007-08-03 2009-02-16 shi-yu Shen Impact-resistant shoesole
JP2009043905A (ja) 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP2010267930A (ja) 2009-05-18 2010-11-25 Toshiba Corp 不揮発性記憶装置の製造方法
US8437173B2 (en) 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
JP5547111B2 (ja) 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
KR101607820B1 (ko) 2012-09-05 2016-03-30 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210132572A (ko) * 2020-04-24 2021-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 하나 이상의 도펀트를 포함하는 스위칭 층을 구비한 저항성 메모리 셀
KR102526326B1 (ko) * 2020-04-24 2023-04-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 하나 이상의 도펀트를 포함하는 스위칭 층을 구비한 저항성 메모리 셀
KR102359393B1 (ko) * 2020-08-14 2022-02-08 건국대학교 산학협력단 이중층 산화물에서 누설 전류 특성으로 구현된 저산포 스위칭 전압을 가지는 필라멘트 기반 소자 및 이의 제조방법

Also Published As

Publication number Publication date
TW201843854A (zh) 2018-12-16
US20180277759A1 (en) 2018-09-27
TWI664757B (zh) 2019-07-01
US10840446B2 (en) 2020-11-17
US20190198760A1 (en) 2019-06-27
US10256404B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
JP6791845B2 (ja) スイッチ素子および記憶装置
JP2018160547A (ja) 記憶装置
US11462685B2 (en) Switch device, storage apparatus, and memory system incorporating boron and carbon
JP2019057621A (ja) 記憶装置
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
US20190296234A1 (en) Memory device
WO2019198410A1 (ja) スイッチ素子および記憶装置ならびにメモリシステム
US10147874B2 (en) Memory device
US11522132B2 (en) Storage device and storage unit with a chalcogen element
JP2019054173A (ja) 記憶装置
US10892300B2 (en) Storage device
US9735201B2 (en) Memory device
US10158067B2 (en) Memory device
JP2015061078A (ja) 抵抗変化型記憶装置およびその製造方法
WO2021054004A1 (ja) 記憶素子および記憶装置
JP2021150522A (ja) 記憶装置
US11889776B2 (en) Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element
US20190088715A1 (en) Memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911