JP2010267930A - 不揮発性記憶装置の製造方法 - Google Patents

不揮発性記憶装置の製造方法 Download PDF

Info

Publication number
JP2010267930A
JP2010267930A JP2009120273A JP2009120273A JP2010267930A JP 2010267930 A JP2010267930 A JP 2010267930A JP 2009120273 A JP2009120273 A JP 2009120273A JP 2009120273 A JP2009120273 A JP 2009120273A JP 2010267930 A JP2010267930 A JP 2010267930A
Authority
JP
Japan
Prior art keywords
film
resistance change
layer
memory device
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009120273A
Other languages
English (en)
Inventor
Masayuki Tanaka
正幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009120273A priority Critical patent/JP2010267930A/ja
Publication of JP2010267930A publication Critical patent/JP2010267930A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】金属酸化物からなる抵抗変化素子を有する不揮発性記憶装置を製造する際に、高い電圧を印加することなく金属酸化物中にリークパスを形成することができる不揮発性記憶装置の製造方法を提供する。
【解決手段】第1の方向に延在する第1の配線11と、第1の方向に交差する第2の方向に延在する第2の配線31と、第1および第2の配線11,31の交差位置に挟持されるダイオード層21および抵抗変化層23と、を有する不揮発性記憶装置の製造方法において、金属酸化物からなる抵抗変化層23を形成する工程と、ハロゲンガスまたはハロゲン含有ガスが存在する雰囲気に抵抗変化層23を曝す工程と、を含む。
【選択図】図3−1

Description

本発明は、不揮発性記憶装置の製造方法に関する。
近年、不揮発性記憶装置として、電気的に書換え可能な抵抗変化素子の抵抗値情報、たとえば高抵抗状態と低抵抗状態と、を不揮発に記憶するReRAM(Resistive Random Access Memory)が注目されている。このようなReRAMは、たとえば、記憶素子としての抵抗変化素子と、ダイオードなどの整流素子とが直列に接続された抵抗変化型メモリセルが、第1の方向に並行して延在する複数のビット線と、第1の方向に垂直な第2の方向に並行して延在するワード線との交差部に、アレイ状に配列して構成される(たとえば、非特許文献1参照)。この抵抗変化素子としては、たとえば、電圧値と印加時間の制御によって、高抵抗状態と低抵抗状態とを切り換えることができるNiOなどの金属酸化物を挙げることができる。
抵抗変化素子として用いられる金属酸化物は、NiO,V25,ZnO,Nb25,TiO2,WO3,CoO,ZrO2またはHfO2などの遷移金属酸化物からなり、通常の状態では絶縁体である。そのため、不揮発性記憶装置の形成後に、閾値電圧以上(たとえば18V)の電圧パルスを抵抗変化素子に印加することによって、金属酸化物中に局所的に電気的な伝導経路であるリークパスを形成するフォーミング処理を行う必要があった(たとえば、特許文献1参照)。このフォーミング処理によって、リークパスの形成が可能な状態になると、外部からの電圧の印加によって、抵抗変化素子を容易に、金属的状態(または縮退半導体的状態)から絶縁体的状態へリセットしたり、逆に、絶縁体的状態から金属的状態へセットしたりすることが可能になる。
しかし、このような不揮発性記憶装置の製造方法では、フォーミング処理時に抵抗変化素子に印加する電圧は、通常10V以上(たとえば18V)を要し、不揮発性記憶装置に形成された他の回路に支障をきたしてしまう虞があった。
特開2008−159760号公報
Myoung-Jae Lee; Youngsoo Park; Bo-Soo Kang; Seung-Eon Ahn; Changbum Lee; Kihwan Kim; Wenxu Xianyu; Stefanovich, G.; Jung-Hyun Lee; Seok-Jae Chung; Yeon-Hee Kim; Chang-Soo Lee; Jong-Bong Park; In-Kyeong Yoo, "2-stack 1D-1R Cross-point Structure with Oxide Diodes as Switch Elements for High Density Resistance RAM Applications", IEEE, pp.771-774, 2007
本発明は、金属酸化物からなる抵抗変化素子を有する不揮発性記憶装置を製造する際に、高い電圧を印加することなく金属酸化物中にリークパスを形成することができる不揮発性記憶装置の製造方法を提供することを目的とする。
本願発明の一態様によれば、第1の方向に延在する第1の配線と、前記第1の方向に交差する第2の方向に延在する第2の配線と、前記第1および第2の配線の交差位置に挟持される整流層および抵抗変化層と、を有する不揮発性記憶装置の製造方法において、金属酸化物からなる前記抵抗変化層を形成する抵抗変化層形成工程と、ハロゲンガスまたはハロゲン含有ガスが存在する雰囲気に前記抵抗変化層を曝すハロゲン暴露工程と、を含むことを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明によれば、金属酸化物からなる抵抗変化素子を有する不揮発性記憶装置を製造する際に、高い電圧を印加することなく金属酸化物中にリークパスを形成することができるという効果を奏する。
図1は、本発明の実施の形態による不揮発性記憶装置のメモリセルアレイ構成の一例を示す図である。 図2は、本発明の実施の形態による不揮発性記憶装置の構造の一例を模式的に示す断面図である。 図3−1は、第1の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である(その1)。 図3−2は、第1の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である(その2)。 図4は、HfO膜上にジクロロシランとN2Oとを用いてSiO2膜を形成したMISキャパシタの電気特性の評価結果を示す図である。
以下に添付図面を参照して、本発明の実施の形態にかかる不揮発性記憶装置の製造方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる不揮発性記憶装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
図1は、本発明の実施の形態による不揮発性記憶装置のメモリセルアレイ構成の一例を示す図である。この図において、紙面の左右方向をX方向とし、紙面内のX方向に垂直な方向をY方向とする。X方向(行方向)に並行して延在するワード線WLi(i=n,n+1,・・・)と、ワード線WLiとは異なる高さにY方向(列方向)に並行して延在するビット線BLj(j=n−1,n,n+1,n+2,・・・)とが、互いに交差して配設され、これらの各交差部に抵抗変化素子VRと整流素子Dとが直列に接続された抵抗変化型メモリセル27が配置される。この例では、抵抗変化素子VRは一端がビット線BLjに接続され、他端が整流素子Dを介してワード線WLiに接続されている。
図2は、本発明の実施の形態による不揮発性記憶装置の構造の一例を模式的に示す断面図である。この図は、たとえば図1のX方向に沿ったあるワード線WLi上の断面の一部の様子を示している。また、以下では、ビット線BLjは、第1の配線11に対応し、ワード線WLiは、第2の配線31に対応している。第1の層間絶縁膜10にはY方向に延在する第1の配線11(ビット線BLj)が所定の間隔で複数並行して形成され、第1の層間絶縁膜10上に形成される第2の層間絶縁膜20上には、第1の配線11とは直交するX方向に延在する第2の配線31(ワード線WLi)が形成されている。そして、各第1の配線11の第2の配線31と交差する領域には、整流素子Dであるダイオード層21、バリアメタル層22、抵抗変化素子VRである抵抗変化層23、トンネル絶縁膜24、バリアメタル層25およびキャップ膜26が順に積層されて、上下の配線間に抵抗変化型メモリセル27が挟持されるように形成されている。
ダイオード層21は、整流作用を有する材料からなり、第1の配線11上に形成される。ダイオード層21として、PIN構造を有するシリコンを例示することができ、たとえば第1の配線11側から厚さ約20nmのN型ポリシリコン膜21N、厚さ約110nmのI型ポリシリコン膜21I、厚さ約20nmのP型ポリシリコン膜21Pを順に積層させたポリシリコン膜や、厚さ約20nmのP型ポリシリコン膜21P、厚さ約110nmのI型ポリシリコン膜21I、厚さ約20nmのN型ポリシリコン膜21Nを順に積層させたポリシリコン膜を用いることができる。
バリアメタル層22は、ダイオード層21と抵抗変化層23との間の密着性を高めるために設けられる導電性材料からなる層であり、たとえば、厚さ約20nmのTiN膜によって構成される。
抵抗変化層23は、電圧値と印加時間の制御により、高抵抗状態と低抵抗状態とを切り換えることができる金属酸化物によって構成される。この金属酸化物には、酸素欠損が導入されており、局所的に電気的な伝導経路であるリークパスが形成されている。このような金属酸化物の状態を、以下では擬似破壊状態という。このような金属酸化物として、遷移金属元素または希土類元素の酸化物、またはこれらの元素のうち2種類以上の元素を含む酸化物などを用いることできる。たとえば、ハフニウム酸化物(HfO)、チタン酸化物(TiO)、マンガン酸化物(MnO)、鉄酸化物(FeO)、コバルト酸化物(CoO)、ニッケル酸化物(NiO)、銅酸化物(CuO)、ランタン化合物(LaO)、プラセオジウム酸化物(PrO)、Nbをドープしたチタン酸ストロンチウム(Nb−SrTiO3)などを例示することができる。ここでは、抵抗変化層23として厚さ5〜20nmのHfO膜を用いるものとする。
トンネル絶縁膜24は、後の製造工程で説明するように、抵抗変化層23に擬似破壊状態を形成するために作製される膜であり、また、抵抗変化層23とバリアメタル層25との間の密着性を高めるために導入される膜である。なお、抵抗変化型メモリセル27と上層の第2の配線31(キャップ膜26)との間の導通を取るために、トンネル絶縁膜24はトンネル電流が流れることができる厚さ、具体的には1〜3nmの厚さとなる。抵抗変化層23としてHfO膜を用い、バリアメタル層25としてTiN膜を用いる場合には、トンネル絶縁膜24は、シリコン酸化膜またはシリコン窒化膜であることが望ましい。なお、このトンネル絶縁膜24は設けられなくてもよいが、ここでは、トンネル絶縁膜24としてシリコン酸化膜を用いるものとする。
バリアメタル層25は、抵抗変化層23またはトンネル絶縁膜24と、キャップ膜26との間の密着性を高めるために設けられる導電性材料からなる層であり、たとえば、厚さ約20nmのTiN膜によって構成される。
キャップ膜26は、抵抗変化型メモリセル27と上層の第2の配線31とを接続するために、プロセス上導入される導電性材料からなる膜である。ここでは、キャップ膜26として、W膜を用いるものとする。
つぎに、このような構造の不揮発性記憶装置の製造方法について説明する。図3−1〜図3−2は、この実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である。まず、図示しないSi基板などの基板上に第1の層間絶縁膜10を形成し、この第1の層間絶縁膜10にY方向に延在する第1の配線11を、ダマシン法などの方法によって形成する。なお、この第1の層間絶縁膜10の下層の基板には、CMOS(Complementary Metal-Oxide Semiconductor)トランジスタなどの素子が形成されている。
ついで、第1の配線11が形成された第1の層間絶縁膜10上に、CVD(Chemical Vapor Deposition)法などの成膜法によって、厚さ約20nmのN型ポリシリコン膜21N、厚さ約110nmのI型ポリシリコン膜21Iおよび厚さ約20nmのP型ポリシリコン膜21Pを順に堆積させて、ダイオード層21を形成する(図3−1(a))。N型ポリシリコン膜21Nは、P(リン)などのN型不純物を導入しながらシリコン膜を堆積することによって得られ、I型ポリシリコン膜21Iは、不純物を導入しない環境でシリコン膜を堆積することによって得られ、P型ポリシリコン膜21Pは、B(ホウ素)などのP型不純物を導入しながらシリコン膜を堆積することによって得られる。
ついで、ALD(Atomic Layer Deposition)法などの方法によって、20nmの厚さのTiN膜からなるバリアメタル層22を形成する。続けて、ALD法によって、5〜20nmの厚さのHfO膜からなる抵抗変化層23をバリアメタル層22上に形成する(図3−1(b))。ここでは、数〜数十Torrの圧力にしたチャンバ内で、Hfソースとしてテトラエチルメチルアミノハフニウム(以下、TEMAHという)を用い、酸化剤としてオゾン(O3)を用いて、100〜500℃の成膜温度でHfO膜を形成する。このとき、HfO膜は、Hfソースおよび酸化剤を炉内に減圧で交互に供給することによって形成される。また、Hfソースおよび酸化剤導入後は、それぞれ不活性ガスまたは水素ガスなどのガスによるパージおよび真空引きを行う。なお、Hfソースとして、TEMAH以外の有機ソースやハロゲン化ハフニウムなどを用いてもよく、また、酸化剤として、O3以外にH2OやO2、N2Oなどを用いてもよい。さらに、ALD法ではなく、CVD法やスパッタ法などのPVD(Physical Vapor Deposition)法によって形成してもよい。
以上のようにして形成されたHfO膜(抵抗変化層23)は絶縁体である。スイッチング可能な状態にするためには、通常、不揮発性記憶装置を形成した後に、HfO膜に電気的なストレス(電圧)をかけて、擬似破壊状態にする必要がある。この電圧によって、HfO膜中に酸素欠損が形成され、酸素欠損部分がセル形成時に電流が流れる方向でリークパスを構成するものと考えられる。この電圧をかける際には、抵抗変化層23以外の素子または回路にも影響が及ぶため、なるべく電圧を低くすることが望ましい。しかし、HfO膜に擬似破壊状態を形成するには10V程度の高い電圧が必要になる。そこで、この実施の形態では、擬似破壊状態を形成するための電圧を下げること、または電圧の印加による擬似破壊状態の形成処理をなくすことができる方法について説明する。
本発明者の実験によって、HfO膜からなる抵抗変化層23を形成した後、HfO膜をハロゲンガスまたはハロゲン化物(ハロゲン含有ガス)を含む雰囲気に曝すことで、擬似破壊状態が得られることがわかった。具体的には、ジクロロシラン(SiH2Cl2)を炉内に導入し、700〜800℃の温度でHfO膜を曝すことで、膜中の酸素が有効に引き抜かれることを見出した。その結果、従来必要だった擬似破壊状態を形成するための電圧を最大で50%程下げることが可能となる。
また、ハロゲンガスもしくはハロゲン含有ガスによる処理(以下、ハロゲン曝露処理という)に加えてまたは代えて、ハロゲン化珪素と酸化剤もしくは窒化剤によるシリコン酸化膜もしくはシリコン窒化膜を形成する処理、またはハロゲン化金属と酸化剤もしくは窒化剤による金属酸化物もしくは金属窒化物を形成する処理なども、HfO膜の擬似破壊状態の形成に有効である。
図4は、HfO膜上にジクロロシランとN2Oとを用いてSiO2膜を形成したMIS(Metal Insulator Semiconductor)キャパシタの電気特性の評価結果を示す図である。この図で横軸は、MISキャパシタに印加した電界(MV/cm)を示し、縦軸は電流密度(A/cm2)を示している。なお、ここでは800℃でSiO2膜を成膜したものとする。また、電極としてTiN膜を使用している。
図4(a)では、成膜条件を同一とし、HfO膜上に形成するSiO2膜の膜厚を5.5,6.5,7.5nmと変えた場合の電流密度−電界(JE)特性を示している。この図に示されるように、ハロゲン化物(ハロゲン含有ガス)のソースを用いて形成するSiO2膜の膜厚を厚くするほど、HfO膜の耐圧が劣化している。また、SiO2膜の膜厚が7.5nmの場合には、中電界リークの増大が生じている。この結果より、ハロゲン含有ガス雰囲気下で長時間成膜を行うほど、耐圧が低下するようになる。
図4(b)では、HfO膜上に形成するSiO2膜の膜厚を6.5nmとして、SiO2膜の成膜速度を変えた場合の電流密度−電界(JE)特性を示している。この図に示されるように、SiO2膜の成膜速度が遅いほど、HfO膜の耐圧の劣化と中電界リークの増大が生じている。
また、非塩素(ハロゲン)含有のSiソースを用いてHfO膜上にSiO2膜を形成すると、耐圧の低下と中電界リークの増大が見られないことが確認される。
さらに、塩素(ハロゲン)含有のSiソースを用いてSiO2膜が上部に形成されたHfO膜を、高温の水蒸気下で酸化処理すると、耐圧が増大し、中電界リークの増大が解消されることも確認される。これは、酸素欠損が酸素の補充で回復されることによって、HfO膜が元の絶縁体に戻ったためであると考えられる。
以上の実験結果より、HfO膜をハロゲンまたはハロゲン含有ガスの雰囲気下に曝すことで、酸素欠損が生じ、擬似破壊状態が形成されるものと考えられる。そして、ハロゲンまたはハロゲン含有ガスの雰囲気下にHfO膜を長時間曝すほど、HfO膜の耐圧の劣化と中電界リークの増大を生じさせることが可能になる。
以上では、ジクロロシランをハロゲン曝露処理に用いる場合またはハロゲン化物のSiソースとして用いる場合について述べたが、モノクロロシラン(SiH3Cl)やトリクロロシラン(SiHCl3)、テトラクロロシラン(SiCl4)、ヘキサクロロジシラン(Si2Cl6)などの他の塩化物、また、フッ素や臭素、ヨウ素などの他のハロゲンまたはハロゲン化物(ハロゲン含有ガス)をハロゲン曝露処理に用いる場合、あるいは他のハロゲン化物(ハロゲン含有ガス)をSiソースとして用いる場合についても同様の結果が得られる。
また、このような傾向は、HfO膜のほかにも、TiO,MnO,FeO,CoO,NiO,CuO,LaO,PrO,Nb−SrTiO3などの遷移金属元素または希土類元素の酸化物、またはこれらの元素のうち2種類以上の元素を含む酸化物などについても同様に見られる。
そこで、この実施の形態では、図3−1(b)でHfO膜からなる抵抗変化層23を形成した後、ハロゲンまたはハロゲン含有ガスを含む雰囲気下に曝し、続けてハロゲン化物のSiソースとN2Oとを用いて、ALD法などの方法でHfO膜上にトンネル絶縁膜24としてのSiO2膜を形成する(図3−1(c))。上記したように、ここでは、ジクロロシランを炉内に導入し、700〜800℃の温度で曝した後、炉内にSiソースとしてジクロロシランを導入し、酸化剤としてN2Oを導入してSiO2膜を、1〜3nmの厚さで形成する。
このときに形成されるトンネル絶縁膜24であるSiO2膜は、HfO膜とその上部に形成されるバリアメタル層25(TiN膜)との間の密着性を増大させ、バリアメタル層25の抵抗変化層23からの膜剥がれの問題を解消することができる。また、このトンネル絶縁膜24は、抵抗変化層23の低抵抗状態での抵抗よりも抵抗が高い状態とならないような膜厚または膜質で形成される。これは、低抵抗状態と高抵抗状態の特性差が大きいほど、素子としての動作マージンが上がるからである。そのため、上部に形成する膜厚は素子の特性に応じて調整されるが、たとえば直接トンネリングが支配的となり絶縁膜として機能することがなくなる3nm以下の厚さとすることが望ましい。つまり、膜厚が3nm以下であれば、抵抗変化層23の低抵抗状態に影響を及ぼすことなく使用することが可能である。さらに、ここでは、トンネル絶縁膜24としてSiO2膜を用いる場合を示しているが、抵抗変化層23とバリアメタル層25との間の密着性を高める効果を有するSiN膜、SiON膜を用いてもよい。
ついで、トンネル絶縁膜24上にCVD法やALD法などの成膜法によって、20nmの厚さのバリアメタル層25を形成する。たとえば、CVD法によって四塩化チタンとアンモニアを原料ガスに用いて、バリアメタル層25としてTiN膜を形成する。その後、スパッタ法などの成膜法によって、バリアメタル層25上に、キャップ膜26を形成する(図3−2(a))。このキャップ膜26として、ここではW膜を用いるものとする。
その後、キャップ膜26上にレジストを塗布し、リソグラフィ技術によって所望のパターンとなるようにパターニングして、マスクを形成する。そして、RIE(Reactive Ion Etching)法などの異方性エッチングによって、キャップ膜26、バリアメタル層25、トンネル絶縁膜24、抵抗変化層23、バリアメタル層22およびダイオード層21を加工して、柱状のメモリセルパターンが二次元的に配置されたメモリセルアレイパターンを形成する(図3−2(b))。このとき、柱状の各メモリセルパターンは、第1の配線11上にダイオード層21、バリアメタル層22、抵抗変化層23、トンネル絶縁膜24、バリアメタル層25およびキャップ膜26が順に積層された構造となる。
その後、柱状に加工されたメモリセルパターン間を埋め、キャップ膜26の上面よりも高くなるように第2の層間絶縁膜20を堆積する。ここでは、たとえばプラズマCVD法によって形成されるHDP−USG(High density Plasma−Undoped Silicate Glasses)膜を第2の層間絶縁膜20として堆積する。そして、CMP(Chemical Mechanical Polishing)法などの方法によって、キャップ膜26の上面が露出するまで第2の層間絶縁膜20の上面を平坦化する(図3−2(c))。ここで、キャップ膜26を形成せずに平坦化を行った場合には、第2の層間絶縁膜20の上面の後退とともに、バリアメタル層25やトンネル絶縁膜24、抵抗変化層23をCMP処理してしまう可能性がある。抵抗変化層23をCMP処理してしまうと、特性が変化してしまう可能性があり、好ましくない。そこで、抵抗変化層23上にキャップ膜26を形成することによって、抵抗変化層23がCMP処理されてしまうことを防ぎ、特性の劣化を防止している。
ついで、キャップ膜26と第2の層間絶縁膜20上に、図示しない第3の層間絶縁膜を形成し、上面を平坦化させた後、レジスト材料を第3の層間絶縁膜上に塗布し、リソグラフィ技術によって、メモリセルパターンの形成位置上に第2の配線31(ワード線WLi)と対応した形状となるようにマスクを形成する。その後、このマスクを用いてキャップ膜26が露出するまで第3の層間絶縁膜をエッチングして、第2の配線形成用の溝を形成し、Wなどのメタル材料を埋め込んで、第2の配線31を形成することで、図2に示される不揮発性記憶装置が得られる。なお、この後、上記の工程を必要回数だけ繰り返し行って、互いに直交する上下の配線間に抵抗変化型メモリセル27が挟持された構造を多層化してもよい。
そして、必要に応じて、抵抗変化層23に電圧パルスを印加して、抵抗変化層23を所望の特性を有する擬似破壊状態とするフォーミング処理を行う。このフォーミング処理は、上記した図3−1(b)〜(c)の工程で、ハロゲン曝露処理、またはハロゲン化物をSiソースとしたトンネル絶縁膜24の形成処理によってある程度の擬似破壊状態とされているので、従来のように抵抗変化層23が絶縁膜の状態から擬似破壊状態にする場合に比して、印加する電圧の値を低く、たとえば50%程度に抑えることができる。以上によって、不揮発性記憶装置が完成する。
なお、図3−1(c)のトンネル絶縁膜24の形成工程において、下地に形成されている材料の関係で700〜800℃での高温の処理ができない場合には、それよりも低い温度での処理が望ましい。このような場合には、ヘキサクロロジシランを用いてSiO2膜またはSiN膜を形成することで、700〜800℃よりも低い温度での処理が可能となる。また、この方法のほかにも、反応炉内に交互にソースを供給する原子層吸着法または物理的な励起方法を用いることで、700〜800℃よりも低温での成膜を行うことが可能である。
また、上述した説明では、抵抗変化層23の上層にトンネル絶縁膜24を設ける場合を示したが、抵抗変化層23とバリアメタル層22との間にトンネル絶縁膜をさらに設けるようにしてもよい。このような構成によって、抵抗変化層23とバリアメタル層22との密着性を高めることができる。なお、この場合にもトンネル絶縁膜の厚さは、トンネル電流が流れることが可能な1〜3nmであることが望ましい。
さらに、上述した説明では、抵抗変化層23とバリアメタル層25との間にトンネル絶縁膜24を設ける場合を示したが、トンネル絶縁膜24を設けなくてもよい。この場合には、バリアメタル層25を形成する前に、ハロゲン曝露処理を十分に行えばよい。あるいは、このハロゲン曝露処理後に、ハロゲン化物のTiソースと窒化剤を用いてTiN膜からなるバリアメタル層25を形成してもよい。このようにすることで、上記のトンネル絶縁膜24の形成処理と同様に、抵抗変化層23を擬似破壊状態にすることができる。
さらにまた、上述した説明では、第1の配線11上に、ダイオード層21と抵抗変化層23がこの順で積層される場合を示したが、第1の配線11上に抵抗変化層23とダイオード層21の順に積層されるようにしてもよい。また、この場合に、抵抗変化層23の上層または上下両層にハロゲン化物をソースとして用いて形成したトンネル絶縁膜を設けてもよい。さらにまた、ダイオード層としてPIN接合構造の半導体層を用いる場合を示したが、PN接合構造の半導体層を用いてもよいし、ショットキー接合を用いてもよい。
この実施の形態によれば、金属酸化物からなる抵抗変化層23を形成した後にハロゲン曝露処理を行ったので、金属酸化物に酸素欠損を導入し、リークパスを形成することができる。また、ハロゲン曝露処理の後にまたはこれに代えてハロゲン化物のソースと酸化剤または窒化剤によって、抵抗変化層23上にトンネル絶縁膜24やバリアメタル層25を成膜したので、金属酸化物に酸素欠損を導入し、リークパスを形成することができる。その結果、電圧パルス印加による抵抗変化層23の擬似破壊状態の形成処理を省略でき、高い電圧パルス印加による他の素子や回路の破壊を防止できる。また、電圧パルス印加による抵抗変化層23の擬似破壊状態の形成処理が省略できない場合でも、フォーミング処理時に従来に比して低い電圧パルスを印加するだけで、擬似破壊状態を形成することができる。その結果、不揮発性記憶装置とともに形成される他の素子や回路が、高い印加電圧によって悪影響を受けることがないという効果を有する。
さらに、抵抗変化層23上にトンネル絶縁膜24を形成することで、抵抗変化層23とバリアメタル層25との間の密着性を高めることができるという効果も有する。
10…第1の層間絶縁膜、11…第1の配線、20…第2の層間絶縁膜、21…ダイオード層、21I…I型ポリシリコン膜、21N…N型ポリシリコン膜、21P…P型ポリシリコン膜、22,25…バリアメタル層、23…抵抗変化層、24…トンネル絶縁膜、26…キャップ膜、27…抵抗変化型メモリセル、31…第2の配線。

Claims (5)

  1. 第1の方向に延在する第1の配線と、前記第1の方向に交差する第2の方向に延在する第2の配線と、前記第1および第2の配線の交差位置に挟持される整流層および抵抗変化層と、を有する不揮発性記憶装置の製造方法において、
    金属酸化物からなる前記抵抗変化層を形成する抵抗変化層形成工程と、
    ハロゲンガスまたはハロゲン含有ガスが存在する雰囲気に前記抵抗変化層を曝すハロゲン暴露工程と、
    を含むことを特徴とする不揮発性記憶装置の製造方法。
  2. 前記ハロゲン暴露工程は、ハロゲン化物と、酸化剤または窒化剤と、を用いて、前記抵抗変化層上に、前記ハロゲン化物に含まれる元素の酸化膜または窒化膜を形成する膜形成工程を含むことを特徴とする請求項1に記載の不揮発性記憶装置の製造方法。
  3. 前記膜形成工程で、前記酸化膜または前記窒化膜として、1nm以上3nm以下の厚さを有するトンネル絶縁膜を形成することを特徴とする請求項2に記載の不揮発性記憶装置の製造方法。
  4. 前記膜形成工程で、前記酸化膜または前記窒化膜として、導電性材料膜を形成することを特徴とする請求項2に記載の不揮発性記憶装置の製造方法。
  5. 前記抵抗変化層および前記整流層が前記第1および第2の配線間に挟持される構造が形成された後、前記第1および第2の配線を介して、前記抵抗変化層に電圧を印加して前記抵抗変化層中にリークパスを形成するフォーミング工程をさらに含むことを特徴とする請求項1〜4のいずれか1つに記載の不揮発性記憶装置の製造方法。
JP2009120273A 2009-05-18 2009-05-18 不揮発性記憶装置の製造方法 Pending JP2010267930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009120273A JP2010267930A (ja) 2009-05-18 2009-05-18 不揮発性記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120273A JP2010267930A (ja) 2009-05-18 2009-05-18 不揮発性記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010267930A true JP2010267930A (ja) 2010-11-25

Family

ID=43364633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120273A Pending JP2010267930A (ja) 2009-05-18 2009-05-18 不揮発性記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010267930A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256404B2 (en) 2017-03-22 2019-04-09 Toshiba Memory Corporation Memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256404B2 (en) 2017-03-22 2019-04-09 Toshiba Memory Corporation Memory device
US10840446B2 (en) 2017-03-22 2020-11-17 Toshiba Memory Corporation Memory device

Similar Documents

Publication Publication Date Title
CN106159083B (zh) 用于rram结构的氧化物膜方案
US8933427B2 (en) Variable resistance memory device and method for fabricating the same
TWI393221B (zh) 使用在非晶形碳上之氮氧化矽硬式光罩用以製造3維積體電路之方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
JP5025696B2 (ja) 抵抗変化メモリ
US8546780B2 (en) Non-volatile memory device
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
US7799702B1 (en) Method of manufacturing nonvolatile memory device
KR20140128877A (ko) 금속 도핑된 저항성 스위칭 층을 갖는 저항성 랜덤 액세스 메모리 소자를 만드는 방법
KR20150090472A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US20150371991A1 (en) Semiconductor device and method for manufacturing same
KR101139582B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
JP2011071380A (ja) 半導体メモリ装置およびその製造方法
US20110233502A1 (en) Nonvolatile memory device
US8049201B2 (en) Semiconductor memory device and method of manufacturing the same
US20140295639A1 (en) Field focusing features in a reram cell
KR20100002205A (ko) 메모리 소자 및 그 제조 방법
TWI553926B (zh) 電阻式記憶體及其製造方法
US9252192B2 (en) Methods of manufacturing semiconductor devices including a cross point cell array
KR20190063398A (ko) 저항성 랜덤 액세스 메모리 디바이스
KR101133392B1 (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
JP2010225872A (ja) 半導体装置及びその製造方法
JP2006310637A (ja) 半導体装置
JP2010267930A (ja) 不揮発性記憶装置の製造方法
JP2010226058A (ja) 不揮発性記憶装置及びその製造方法