KR20100002205A - 메모리 소자 및 그 제조 방법 - Google Patents
메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100002205A KR20100002205A KR1020090057210A KR20090057210A KR20100002205A KR 20100002205 A KR20100002205 A KR 20100002205A KR 1020090057210 A KR1020090057210 A KR 1020090057210A KR 20090057210 A KR20090057210 A KR 20090057210A KR 20100002205 A KR20100002205 A KR 20100002205A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- memory
- electrode
- memory node
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 49
- 239000001257 hydrogen Substances 0.000 claims abstract description 49
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 38
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 53
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000001678 elastic recoil detection analysis Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Carbon And Carbon Compounds (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
메모리 소자 및 그 제조 방법에 관해 개시된다. 개시된 메모리 소자는 층간 절연 물질로 수소를 포함하지 않은 소스 물질을 사용하여 형성한 메모리 소자 및 그 제조 방법에 관한 것이다.
Description
본 발명의 실시예는 메모리 소자에 관한 것으로, 보다 상세하게는 메모리 소자의 층간 절연 물질로 수소를 포함하지 않은 전구체를 사용하여 형성한 메모리 소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 메모리 어레이 구조는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다. 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase- change Random Access Memory) 및 RRAM(resistance random access memory) 등이 있다.
저항성 메모리인 RRAM(resistance random access memory)은 주로 전이 금속 산화물의 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것이다. 일반적인 저항성 메모리는 하부 전극 및 상부 전극 사이에 형성된 스위치 구조체와 메모리 저항체를 포함하는 구조를 지닌다. 여기서, 메모리 저항체는 통상적으로 전이 금속 산화물로 형성되며, 스위치 구조체는 금속 산화물을 포함하는 다이오드 구조체로 형성된다. 전극과 전극 사이 및 메모리 노드들 사이에는 절연 물질로 형성된 절연 물질이 형성되는데, 이를 통상적으로 IMD(inter-metallic dielectric) 및 ILD(inter-layer dielectric)이라 하며, 종래에는 수소를 포함한 전국체 물질, 예를 들어 SiH4 물질을 예를 들어, PECVD 공정에 의해 SiO2를 형성하였다. 그러나, 수소를 포함한 전구체 물질을 사용함으로써, 메모리 소자 형성 후, 메모리 저항체 및 다이오드 구조체에 수소가 침투하여 열화 현상의 원인이 되는 문제점이 있다.
본 발명의 실시예에서는 메모리 소자의 열화 현상을 방지할 수 있는 메모리 소자의 구조 및 제조 방법을 제공한다.
본 발명의 실시예에서는 메모리 소자의 제조 방법에 있어서,
(가) 제 1전극을 형성하는 단계;
(나) 상기 제 1전극 상에 메모리 노드를 형성하는 단계;
(다) 상기 메모리 노드와 접하며, 구성 성분으로 수소가 포함되지 않은 소스 물질을 이용하여 형성된 절연층을 형성하는 단계; 및
(라) 상기 메모리 노드 상에 제 2전극을 형성하는 단계;를 포함하는 메모리 소자의 제조 방법을 제공한다.
상기 소스 물질은 SiCl4, Si2Cl6, Si(NO2)4, Si(N2O2)2, SiF4, SiF6 또는 Si(CNO)4일 수 있다.
상기 메모리 노드는 저항 변환 특성을 지닌 전이 금속 산화물로 형성된 메모리 요소를 포함할 수 있다.
상기 메모리 노드는 Ni 산화물, Cu 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Fe 산화물, Nb 산화물 , Pr 산화물, Mn 산화물, Ta 산화물, Ru 산화물, Ca 산화물, Sr 산화물 중 적어도 어느 하나를 포함하는 화합물로 형성된 메모리 요소를 포함할 수 있다.
상기 절연층은 CVD 또는 ALD 공정에 의해 형성할 수 있다.
상기 CVD 공정은 소스 물질을 O2 또는 H2O와 혼합하는 것일 수 있다.
상기 (나) 단계는,
상기 제 1전극 상에 스위치 구조체를 형성하는 단계;
상기 스위치 구조체 상에 중간 전극을 형성하는 단계;
상기 중간 전극 상에 메모리 요소를 형성하는 단계; 및
상기 스위치 구조체, 중간 전극 및 메모리 요소를 패터닝하는 단계; 를 포함할 수 있다.
상기 스위치 구조체는 이중층 구조의 산화물 다이오드로 형성하며, 상기 메모리 요소는 전이금속 산화물을 포함할 수 있다.
상기 메모리 노드의 표면으로부터 1nm 깊이 이하의 영역에서의 수소는 1at% 이하로 존재하는 것일 수 있다.
또한, 본 발명의 실시예에서는 메모리 소자에 있어서,
제 1전극;
상기 제 1전극 상에 형성된 산화물을 포함하는 메모리 노드;
상기 메모리 노드와 접하며, 구성 성분으로 수소를 포함하지 않은 하나 이상의 소스 물질로 형성된 절연층; 및
상기 메모리 노드 상에 형성된 제 2전극;을 포함하는 메모리 소자를 제공한 다.
상기 메모리 노드는 스위치 구조체, 메모리 요소 및 상기 스위치 구조체 및 메모리 요소 사이에 형성된 중간 전극을 포함할 수 있다.
상기 메모리 요소는 저항 변환 특성을 지닌 전이 금속 산화물로 형성된 것일 수 있다.
상기 메모리 노드는 Ni 산화물, Cu 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Fe 산화물, Nb 산화물 Pr 산화물, Mn 산화물, Ta 산화물, Ru 산화물, Ca 산화물, Sr 산화물 또는 이들을 포함하는 화합물로 형성된 메모리 요소를 포함하는 것일 수 있다.
상기 절연층은 상기 메모리 노드에 직접 접촉하도록 형성된 것일 수 있다.
다중 레벨 메모리 어레이에 있어서,
상기 메모리 소자 상에 형성된 제 2메모리 노드,
상기 제 2메모리 노드에 직접 접하여 형성된 제 2절연층 및
상기 제 2메모리 노드 상에 형성된 제 3전극을 포함하는 다중 레벨 메모리 어레이를 제공할 수 있다.
상기 메모리 노드의 표면으로부터 1nm 깊이 이하의 영역에서의 수소는 1at% 이하로 존재하는 것일 수 있다.
상기 메모리 노드의 표면으로부터 2nm 깊이 이하의 영역에서의 수소는 실질적으로 존재하지 않는 것일 수 있다.
본 발명의 실시예에 따르면, 메모리 소자의 열화 현상을 방지할 수 있는 메모리 소자의 구조 및 제조 방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 메모리 소자의 구조 및 그 제조 방법에 대해 상세히 설명하고자 한다. 여기서, 도면에 도시된 각각 층 또는 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시된 것임을 명심하여야 한다.
도 1은 본 발명의 실시예에 의한 다중 레벨의 메모리 어레이 구조를 나타내었다. 도 1을 참조하면, 본 발명의 실시예에 의한 다중 레벨의 메모리 어레이 구조(10)는 제 1전극(11) 상에 메모리 노드(12)가 형성되어 있으며, 메모리 노드(12) 상에 제 2전극(13)이 형성된 크로스 포인트(cross-point)형 메모리 어레이 구조를 지닐 수 있다. 다중 레벨 어레이 구조에서는 제 2전극(13) 상에 메모리 노드(14) 및 제 3전극(15)이 반복적으로 형성된다. 여기서, 메모리 노드(12, 14)는 저항 변환 특성을 지닌 물질로 형성된 메모리 요소를 포함할 수 있다.
도 2는 본 발명의 실시예에 의한 저항성 메모리 소자의 구조를 나타낸 도면이다. 도 2를 참조하면, 저항성 메모리 소자(20)는 메모리 노드(NM)을 지니며, 메모리 노드(NM)는 산화물을 포함한 구조일 수 있다. 메모리 노드(NM)은 도 1의 메모리 노드(12)에 대응될 수 있다. 도 2에 나타낸 바와 같이, 메모리 노드는 스위치 구조체(22), 중간 전극(23) 및/또는 메모리 요소(24)를 포함한다.
도 2를 참조하면, 저항성 메모리 소자(20)는 하부 전극(21) 상에 스위치 구 조체(22)가 형성되어 있으며, 스위치 구조체(22) 상에는 중간 전극(23), 메모리 요소(24) 및 상부 전극(25)이 순차적으로 형성된 구조를 지닐 수 있다. 스위치 구조체(22) 및 메모리 요소 (24)의 위치는 선택적으로 바꾸어 형성할 수 있다. 도 1의 제 1전극(11), 메모리 노드(12), 제 2전극(13) 등을 제외한 빈 공간에는 절연 물질이 형성되어 있으며, 이를 도 2에서 구체적으로 절연층(26)으로 나타내었다. 절연층(26)은 구성 성분으로 수소를 포함하지 않은 하나 또는 그 이상의 수소를 포함하지 않는 소스 물질로 형성된 것일 수 있다. 절연층(26)은 예를 들어, 메모리 노드(MN)에 인접하여 형성될 수 있으며, 직접 접촉하도록 형성된 것일 수 있다.
각 층을 형성하는 물질을 구체적으로 설명하면 다음과 같다. 하부 전극(21), 중간 전극(23) 및 상부 전극(25)는 일반적으로 반도체 소자에 사용되는 전극 물질을 사용할 수 있으며, 예를 들어 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti 등의 금속 물질 또는 전도성 금속 산화물 등이 있다.
메모리 요소(24)는 저항성 메모리 소자에 사용되는 물질로 형성시키며, 전이금속 산화물로 형성된 것일 수 있다. 예를 들어 Ni 산화물, Cu 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Fe 산화물, Nb 산화물, Mn 산화물, Ta 산화물, Ru 산화물 또는 이들을 포함하는 화합물로 형성할 수 있다. 또한, 메모리 요소는 Ca 산화물, Sr 산화물 또는 Pr 산화물 또는 이들을 포함하는 화합물로 형성할 수 있다. 메모리 요소(24)는 실리콘 기판의 물질 예를 들어 n+형 폴리 실리콘을 포함하지 않은 물질로 형성된 것일 수 있다.
스위치 구조체(22)는 주로 다이오드로 형성된 것일 수 있으며, p형 및 n형 반도체 물질의 이중층(bilayer) 구조의 반도체 다이오드 또는 p형 및 n형 산화물을 포함하는 이중층 구조의 산화물 다이오드로 형성할 수 있다. P형 산화물은 예를 들어, CuO 및 NiO 중 적어도 하나를 포함한 것일 수 있다. 그리고, n형 산화물은 예를 들어, ZnO 및 TiO 중 적어도 어느 하나를 포함한 것일 수 있다. 그러나, 스위치 구조체(22)로 다른 산화물들이 사용될 수 있다.
절연층(26)은 구성 물질로 수소를 포함하지 않는 소스 물질을 이용하여 형성한 것일 수 있다. 예를 들어, 절연층(26)은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition) 공정으로 증착된 SiO2일 수 있다. 소스 물질은 SiCl4, Si2Cl6, Si(NO2)4, Si(N2O2)2, SiF4, SiF6 또는 Si(CNO)4일 수 있다. 다른 소스 물질로는 Si 및 N 혼합물, Si 및 F 혼합물, Si 및 O 혼합물, Si, N 및 O 혼합물을 들 수 있다. CVD 공정 중에 소스 물질은 O2 또는 H2O와 혼합될 수 있다. 소스 물질이 수소를 포함하고 있지 않기 때문에, 절연층(26)의 형성 후, 수소에 의한 메모리 요소(24) 및 스위치 구조체(22)의 열화 현상을 감소 또는 방지할 수 있다.
이하, 본 발명의 실시예에 의한 메모리 소자의 제조 방법을 도면을 참조하여 상세하게 설명하고자 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 의한 메모리 소자의 제조 방법을 나타낸 도면이다.
도 3a를 참조하면, 기판(31) 상에 하부 전극(32)을 형성한다. 구체적으로, 기판 상에 전도성 물질을 도포하고, 이를 패턴하여 도 1의 제 1전극(11)과 같은 다 수의 전극 라인을 형성하는 것이다. 그리고, 하부 전극(32) 상에 스위치 구조체(33), 중간 전극(34) 및 메모리 요소(35) 물질을 도포하고, 패터닝한다. 스위치 구조체(33), 중간 전극(34) 및 메모리 요소(35)는 메모리 노드(MN1)를 형성할 수 있다. 하부 전극(32) 및 중간 전극(34)은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti 등의 금속 물질 또는 전도성 금속 산화물로 형성할 수 있다.
스위치 구조체(33)는 p형 산화물 및 n형 산화물의 이중층 구조로 산화물 다이오드로 형성할 수 있으며, p형 반도체 및 n형 반도체의 이중층 구조의 반도체 다이오드로 형성할 수 있다. p형 산화물은 CuO 또는 NiO 등이 있으며, n형 산화물은 InZnO 또는 TiO2 등이 있다. 예를 들어, 스위치 구조체(33)는 p-CuO/n-IZO(InZnO)의 이중층 구조로 형성할 수 있다. 상기 예시한 물질 이외의 다른 산화물들의 조합으로도 스위치 구조체(33)를 형성할 수 있다.
그리고, 메모리 요소(35)는 저항 변환 특성을 지닌 물질로 형성할 수 있다. 예를 들어 Ni 산화물, Cu 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Fe 산화물, Nb 산화물, Mn 산화물, Ta 산화물, Ru 산화물, Ca 산화물, Sr 산화물, Pr 산화물 또는 이들을 포함하는 화합물로 형성할 수 있다. 메모리 요소(35)는 실리콘 기반의 물질, 예를 들어 n형 폴리 실리콘 등을 포함하지 않은 상태로 형성된 것일 수 있다.
도 3b를 참조하면, CVD 또는 ALD 공정을 이용하여, 기판(30) 상방으로 절연 물질을 증착하여 절연층(36)을 형성한다. 절연층(36)은 메모리 노드(MN1)에 접하여 형성된 것일 수 있다. 절연층(36)은 구성 성분으로 수소를 포함하지 않는 소스 물질을 이용하여 형성한 것으로, 구체적으로 SiCl4, Si2Cl6, Si(NO2)4, Si(N2O2)2, SiF4, SiF6 또는 Si(CNO)4 등의 소스 물질을 이용하여 형성한 SiO2일 수 있다. 다른 소스 물질로는 Si 및 N 혼합물, Si 및 F 혼합물, Si 및 O 혼합물, Si, N 및 O 혼합물을 들 수 있다. CVD 공정 중에 소스 물질은 O2 또는 H2O와 혼합될 수 있다.
도 3c를 참조하면, 평탄화 공정을 실시하여 메모리 요소(35)의 표면을 노출시킬 수 있다. 이 때, 평탄화 공정으로 CMP(chemical mechanical polishing) 공정을 이용할 수 있다.
도 3d를 참조하면, 전도성 물질을 도포하고, 패터닝을 실시하여 메모리 요소(35) 상에 상부 전극(37)을 형성할 수 있다. 상부 전극(37)은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti 등의 금속 물질 또는 전도성 금속 산화물로 형성할 수 있다. 하부 전극(32)이 제 1방향으로 형성된 경우, 상부 전극(37)은 하부 전극(32)과 교차하는 제 2방향으로 형성할 수 있다. 추가적으로, 메모리 영역의 측부의 하부 전극(32)과 연결된 패드를 형성하기 위해 절연층을 식각하는 공정이 더 실시될 수 있다. 그리고, 도 1과 같은 다중 어레이 구조를 형성하는 경우, 상부 전극(37) 상에 다시, 스위치 구조체, 중간 전극 및 메모리 요소를 형성하고 패터닝한 뒤, 절연층을 형성하고, 다시 전극을 형성하는 공정을 반복한다. 즉, 제 1전극 형성 뒤, 메모리 노드를 형성하고, 메모리 노드의 측부에 절연층을 형성한 뒤, 제 2전극을 형성한다. 그리고, 제 2전극 상에 다시 메모리 노드를 형성하고, 메모리 노 드 측부에 절연층을 형성하고, 메모리 노드 상에 제 3전극을 형성하는 공정을 실시한다.
도 4 및 도 5는 종래 기술 및 본 발명에 의한 메모리 소자의 다이오드의 전기적 특성을 나타낸 그래프이다. 구체적으로, 전극을 Pt로 형성하고, p 형 반도체층으로CuO를 형성하고, n형 반도체층으로 InZnO로 형성한 산화물 다이오드를 포함하는 시편에 대해 인가 전압에 대한 전류 값을 측정한 그래프이다.
도 4는 종래 기술에 의한 메모리 소자의 다이오드 구조체에 대해 전압을 인가하고, 측정된 전류 밀도 값을 나타낸 그래프이다.
도 4를 참조하면, 먼저, CuO/IZO 이중층 구조의 다이오드의 양쪽에 Pt가 형성된 시편에 대해 절연층을 형성하지 않은 상태에서 전압을 인가하여 그 결과를 얻었다.(before SiO2 deposition). 다음으로, CuO/IZO 이중층 구조의 다이오드 양쪽에 SiH4 소스를 이용하여 PECVD 공정으로 절연층을 형성한 뒤, 다시 전업을 인가하여 그 결과를 얻었다(SiO2 deposition using SiH4). 도 4를 참조하면, 수소를 포함하는 소스 물질로 절연층을 형성한 경우, 절연층이 형성되지 않은 상태에 비해, 다이오드가 열화되여 그래프의 편차가 매우 큰 것을 알 수 있다.
도 5는 본 발명의 실시예에 의한 메모리 소자의 다이오드 구조체에 대해 전압을 인가하고, 측정된 전류 밀도 값을 나타낸 그래프이다.
도 5를 참조하면, CuO/IZO 이중층 구조의 다이오드의 양쪽에 Pt가 형성된 시편에 대해 절연층을 형성하지 않은 상태에서 전압을 인가하여 그 결과를 얻었 다(before SiO2 deposition). 다음으로, CuO/IZO 이중층 구조의 다이오드 양쪽에 수소가 포함되지 않는 소스를 이용하여 CVD 공정으로 절연층을 형성한 뒤, 다시 전업을 인가하여 그 결과를 얻었다(SiO2 deposition using SiH4). 도 5를 참조하면, 수소를 포함하지 않는 소스 물질로 절연층을 형성한 경우, 절연층이 형성되지 않은 상태와 비교하여 편차가 매우 적은 전기적 특성을 지닌 결과를 얻게 되는 것을 알 수 있다.
결과적으로, 종래 기술에 의한 메모리 소자의 제조 공정에서 수소를 포함하는 소스 물질로 절연층을 형성하는 경우, 잔류한 수소에 의하여 다이오드 구조체 또는 메모리 저항체 물질이 열화 현상이 발생한다. 따라서, 구성 성분으로 수소를 포함하지 않는 소스를 이용하여 IMD, ILD 등의 절연층을 형성하는 경우, 절연층 형성 전후의 소자 특성 변화를 방지하여 선뢰성 있는 메모리 소자의 제조가 가능하다.
도 6은 본 발명의 실시예에 의한 메모리 소자의 다이오드 구조체 내부의 수소 농도를 측정한 결과를 나타낸 그래프이다. 측정 대상 시편은 Pt로 하부 전극을 형성하고, 그 상부에 스위치 구조체로 CuO/IZO를 형성한 것이다. 이와 같은 시편에 대해 절연층을 형성하지 않은 상태에서 수소 농도를 측정하였고(Before SiO2 depo), SiH4를 소스 물질로 SiO2절연층을 형성한 뒤, 다이오드 구조체 내부의 수소 농도를 측정하였다.(using SiH4). 수소 농도는 ERDA(elastic recoil detection analysis) 방법을 이용하여 측정하였다. ERDA방법에서는 N3+ 이온을 다이오드 구조체로 입사시키고, 입사된 N3+ 이온이 수소 원자와 충돌한 후 방출되면, 방출된 N3+ 이온의 에너지를 검출한다. 수소 원자가 다이오드 구조체 표면 내부의 깊은 곳에 위치할수록, 수소 원자와 충돌한 뒤 방출되는 N3+이온은 낮은 에너지를 지닌다. 그리고, 수소 원자가 다이오드 구조체의 표면 가까이 위치하면, 수소 원자와 충돌한 뒤 방출되는 N3+ 이온은 높은 에너지를 지닌다. 따라서, N3+ 이온의 에너지가 상대적으로 높을수록 시편 표면 근처에 수소가 존재하는 것으로 추정할 수 있다. 도 6에서, 점선은 절연층이 형성되지 않은 상태에서 다이오드 구조체에 대해 ERDA 방법으로 수소 농도를 측정한 것이며, 실선은 SiH4를 소스 물질로 사용하여 절연층을 형성한 뒤, 다시 절연층을 제거하여 다이오드 구조체를 노출시킨 후 ERDA 방법으로 수소 농도를 측정한 것이다.
도 6의 그래프에서 가로축은 시편 표면에 질소 이온을 조사한 뒤, 시편으로부터 방출되는 질소 이온으로부터 측정한 에너지의 크기를 나타낸 것으로, 이는 시편 내에 수소가 존재하는 깊이에 대응될 수 있다. 세로축은 시편 표면으로부터 깊이에 따라 존재하는 상대적인 수소량에 대응될 수 있다. 도 6은 데이타에서, 방출된 N3+ 이온의 에너지 값이 대략 65-67keV 정도일 때, 수소는 다이오드 구조체의 표면과 가까운 영역에 존재하는 것으로 볼 수 있다.
도 6을 참조하면, D2영역은 다이오드 구조체의 표면으로부터 약 1nm 깊이까 지의 영역에 대응되며, D3 영역은 다이오드 구조체의 표면으로부터 약 1~2nm 깊이의 영역에 대응될 수 있다. 도 6에서 나타낸 바와 같이, 절연층을 형성하지 않은 경우에는 자연 상태의 수소가 다이오드 구조체 내부에 침투하여 미량 존재하는 것을 알 수 있다. 수소를 포함하는 소스 물질인 SiH4를 이용하여 절연층을 형성한 경우, 다이오드 구조체 내부로 상대적으로 많은양의 수소가 침투한 것을 알 수 있다. 구체적으로 SiH4를 소스 물질로 SiO2절연층을 형성한 경우(using SiH4), 수소가 다이오드 구조체 내부로 침투한 영역을 측정한 결과, 수소는 D1영역에 걸쳐 존재함을 알 수 있다. D1 영역은 다이오드 구조체의 표면으로부터 약 7 내지 10nm까지의 깊이에 해당하는 영역이다. 절연층을 형성하지 않은 경우(Before SiO2 depo)에는 자연 상태의 수소가 대부분 특정 영역(D2)에서 존재하며, 그 깊이는 표면으로부터 1nm였다. 일부 미량의 수소가 그 이하의 영역(D3)에 존재하며, 그 깊이는 1nm~2nm 였다. D2영역, 즉 다이오드 구조체의 표면에서 1nm보다 깊은 영역에서는 수소 검출량이 매우 낮아 1at% 이하로 검출된다. D3 영역보다 깊은 영역, 즉 다이오드 구조체의 표면에서 2nm보다 깊은 영역에서는 실질적으로 수소가 거의 검출되지 않는다. 즉, 본 발명의 실시예에 따라 수소를 구성 성분으로 포함하지 않는 소스를 이용하여 절연층을 형성하는 경우, 메모리 노드의 표면으로부터 1nm 깊이보다 깊은 영역에서는 수소가 1at% 이하로 존재할 수 있다. 그리고, 메모리 노드의 표면으로부터 2nm 깊이보다 깊은 영역에서는 실질적으로 수소가 거의 존재하지 않을 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 본 발명의 실시예에 의한 메모리 소자의 제조 방법은 저항성 메모리 소자 뿐만 아니라, 특히 산화물을 스위치 구조체 또는 메모리 노드로 형성하는 메모리 소자에 다양하게 적용 가능하다. 또한, 스위치 구조체는 다이오드에 한정되지 않으며, 다른 형태의 문턱 스위칭 소자(threshold switching device) 등도 이용 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 다중 레벨의 메모리 어레이 구조를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 메모리 소자를 나타낸 도면이다.
도 3a 내지 도 3d는 본 발명의 실시예에 의한 메모리 소자의 제조 방법을 나타낸 도면이다.
도 4는 종래 기술에 의한 메모리 소자의 다이오드 구조체에 대해 전압을 인가하고, 측정된 전류 밀도 값을 나타낸 그래프이다.
도 5는 본 발명의 실시예에 의한 메모리 소자의 다이오드 구조체에 대해 전압을 인가하고, 측정된 전류 밀도 값을 나타낸 그래프이다.
도 6은 본 발명의 실시예에 의한 메모리 소자의 다이오드 구조체의 소자 내부의 수소 농도를 측정한 결과를 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11... 제 1전극 12, 14... 메모리 노드
13... 제 2전극 15... 제 3전극
21, 32... 하부 전극 22, 33... 스위치 구조체
23, 34... 중간 전극 24, 35... 메모리 요소
25, 37... 상부 전극 26, 36... 절연층
Claims (17)
- 메모리 소자의 제조 방법에 있어서,(가) 제 1전극을 형성하는 단계;(나) 상기 제 1전극 상에 메모리 노드를 형성하는 단계;(다) 상기 메모리 노드와 접하며, 구성 성분으로 수소가 포함되지 않은 소스 물질을 이용하여 형성된 절연층을 형성하는 단계; 및(라) 상기 메모리 노드 상에 제 2전극을 형성하는 단계;를 포함하는 메모리 소자의 제조 방법.
- 제 1항에 있어서,상기 소스 물질은 SiCl4, Si2Cl6, Si(NO2)4, Si(N2O2)2, SiF4, SiF6 또는 Si(CNO)4인 메모리 소자의 제조 방법.
- 제 1항에 있어서,상기 메모리 노드는 저항 변환 특성을 지닌 전이 금속 산화물로 형성된 메모리 요소를 포함하는 메모리 소자의 제조 방법.
- 제 1항에 있어서,상기 메모리 노드는 Ni 산화물, Cu 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Fe 산화물, Nb 산화물 , Pr 산화물, Mn 산화물, Ta 산화물, Ru 산화물, Ca 산화물, Sr 산화물 중 적어도 어느 하나를 포함하는 화합물로 형성된 메모리 요소를 포함하는 메모리 소자의 제조 방법.
- 제 1항에 있어서,상기 절연층은 CVD 또는 ALD 공정에 의해 형성하는 메모리 소자의 제조 방법.
- 제 5항에 있어서,상기 CVD 공정은 소스 물질을 O2 또는 H2O와 혼합하는 메모리 소자의 제조 방법.
- 제 1항에 있어서,상기 (나) 단계는,상기 제 1전극 상에 스위치 구조체를 형성하는 단계;상기 스위치 구조체 상에 중간 전극을 형성하는 단계;상기 중간 전극 상에 메모리 요소를 형성하는 단계; 및상기 스위치 구조체, 중간 전극 및 메모리 요소를 패터닝하는 단계; 를 포함 하는 메모리 소자의 제조 방법.
- 제 7항에 있어서,상기 스위치 구조체는 이중층 구조의 산화물 다이오드로 형성하며, 상기 메모리 요소는 전이금속 산화물을 포함하는 메모리 소자의 제조 방법.
- 제 1항에 있어서,상기 메모리 노드의 표면으로부터 1nm 깊이 이하의 영역에서의 수소는 1at% 이하로 존재하는 메모리 소자의 제조 방법.
- 메모리 소자에 있어서,제 1전극;상기 제 1전극 상에 형성된 산화물을 포함하는 메모리 노드;상기 메모리 노드와 접하며, 구성 성분으로 수소를 포함하지 않은 하나 이상의 소스 물질로 형성된 절연층; 및상기 메모리 노드 상에 형성된 제 2전극;을 포함하는 메모리 소자.
- 제 10항에 있어서,상기 메모리 노드는 스위치 구조체, 메모리 요소 및 상기 스위치 구조체 및 메모리 요소 사이에 형성된 중간 전극을 포함하는 메모리 소자.
- 제 11항에 있어서,상기 메모리 요소는 저항 변환 특성을 지닌 전이 금속 산화물로 형성된 메모리 소자.
- 제 12항에 있어서,상기 메모리 노드는 Ni 산화물, Cu 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Fe 산화물, Nb 산화물 Pr 산화물, Mn 산화물, Ta 산화물, Ru 산화물, Ca 산화물, Sr 산화물 또는 이들을 포함하는 화합물로 형성된 메모리 요소를 포함하는 메모리 소자.
- 제 10항에 있어서,상기 절연층은 상기 메모리 노드에 직접 접촉하도록 형성된 메모리 소자.
- 제 10항의 메모리 소자를 포함하는 다중 레벨 메모리 어레이에 있어서,상기 메모리 소자 상에 형성된 제 2메모리 노드,상기 제 2메모리 노드에 직접 접하여 형성된 제 2절연층 및상기 제 2메모리 노드 상에 형성된 제 3전극을 포함하는 다중 레벨 메모리 어레이.
- 제 10항에 있어서,상기 메모리 노드의 표면으로부터 1nm 깊이 이하의 영역에서의 수소는 1at% 이하로 존재하는 메모리 소자.
- 제 10항에 있어서,상기 메모리 노드의 표면으로부터 2nm 깊이 이하의 영역에서의 수소는 실질적으로 존재하지 않는 모리 소자.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080060225 | 2008-06-25 | ||
| KR20080060225 | 2008-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100002205A true KR20100002205A (ko) | 2010-01-06 |
Family
ID=41152153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090057210A KR20100002205A (ko) | 2008-06-25 | 2009-06-25 | 메모리 소자 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8034680B2 (ko) |
| EP (1) | EP2139054A3 (ko) |
| JP (1) | JP2010010685A (ko) |
| KR (1) | KR20100002205A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190091245A (ko) * | 2019-07-26 | 2019-08-05 | 삼성전자주식회사 | 파이버 상에 형성된 저항성 메모리 소자 및 그 제조 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110072921A (ko) * | 2009-12-23 | 2011-06-29 | 삼성전자주식회사 | 메모리소자 및 그 동작방법 |
| CN102237309B (zh) * | 2010-05-06 | 2013-06-12 | 复旦大学 | 氧化锰基电阻型存储器与铜互连后端工艺集成的方法 |
| US8395140B2 (en) * | 2010-07-09 | 2013-03-12 | Micron Technology, Inc. | Cross-point memory utilizing Ru/Si diode |
| US8420534B2 (en) | 2010-10-12 | 2013-04-16 | Micron Technology, Inc. | Atomic layer deposition of crystalline PrCaMnO (PCMO) and related methods |
| TWI545652B (zh) | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9012904B2 (en) * | 2011-03-25 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9219159B2 (en) | 2011-03-25 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
| KR101928414B1 (ko) * | 2011-12-29 | 2019-02-27 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 |
| JP6523071B2 (ja) * | 2015-06-19 | 2019-05-29 | 東京エレクトロン株式会社 | プラズマを用いた成膜方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0513894B1 (en) * | 1991-05-08 | 1996-08-28 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor |
| US5508540A (en) * | 1993-02-19 | 1996-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and process of manufacturing the same |
| JP3164019B2 (ja) * | 1997-05-21 | 2001-05-08 | 日本電気株式会社 | 酸化シリコン膜およびその形成方法と成膜装置 |
| JP3257587B2 (ja) * | 1997-05-23 | 2002-02-18 | 日本電気株式会社 | 誘電体膜を用いた半導体装置の製造方法 |
| US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| KR20010010169A (ko) * | 1999-07-16 | 2001-02-05 | 윤종용 | 불소화 실리콘 산화물 절연막이 형성된 강유전체 메모리 및 그 절연막 형성방법 |
| JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR100468729B1 (ko) * | 2002-04-25 | 2005-01-29 | 삼성전자주식회사 | Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법 |
| KR100564609B1 (ko) | 2003-02-27 | 2006-03-29 | 삼성전자주식회사 | 실록산 화합물을 이용한 이산화실리콘막 형성 방법 |
| US7606059B2 (en) * | 2003-03-18 | 2009-10-20 | Kabushiki Kaisha Toshiba | Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array |
| US6977402B2 (en) * | 2003-03-25 | 2005-12-20 | Sanyo Electric Co., Ltd. | Memory device having storage part and thin-film part |
| US7425512B2 (en) * | 2003-11-25 | 2008-09-16 | Texas Instruments Incorporated | Method for etching a substrate and a device formed using the method |
| KR100576828B1 (ko) | 2004-03-24 | 2006-05-10 | 삼성전자주식회사 | 실리콘싸이오할라이드를 이용한 실리콘산화 막 형성방법 |
| US7265403B2 (en) * | 2004-03-30 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| KR100589629B1 (ko) | 2004-07-05 | 2006-06-19 | 한밭대학교 산학협력단 | 오존을 이용하는 원자층 증착법으로 실리콘 산화막을형성하는 방법 |
| KR100593750B1 (ko) * | 2004-11-10 | 2006-06-28 | 삼성전자주식회사 | 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법 |
| KR100657911B1 (ko) | 2004-11-10 | 2006-12-14 | 삼성전자주식회사 | 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자 |
| US7812404B2 (en) * | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
| KR20070014410A (ko) * | 2005-07-28 | 2007-02-01 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조방법 |
| US20070132049A1 (en) | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
| KR101176542B1 (ko) * | 2006-03-02 | 2012-08-24 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 |
| KR100738116B1 (ko) * | 2006-07-06 | 2007-07-12 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| WO2008013086A1 (fr) * | 2006-07-27 | 2008-01-31 | Panasonic Corporation | Dispositif de stockage à semi-conducteurs non volatil et son procédé de fabrication |
| JP4137994B2 (ja) * | 2006-11-20 | 2008-08-20 | 松下電器産業株式会社 | 不揮発性記憶素子、不揮発性記憶素子アレイおよびその製造方法 |
| KR20090080751A (ko) * | 2008-01-22 | 2009-07-27 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
-
2009
- 2009-06-24 EP EP09163580A patent/EP2139054A3/en not_active Withdrawn
- 2009-06-25 JP JP2009151109A patent/JP2010010685A/ja active Pending
- 2009-06-25 KR KR1020090057210A patent/KR20100002205A/ko not_active Application Discontinuation
- 2009-06-25 US US12/457,925 patent/US8034680B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190091245A (ko) * | 2019-07-26 | 2019-08-05 | 삼성전자주식회사 | 파이버 상에 형성된 저항성 메모리 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2139054A2 (en) | 2009-12-30 |
| US20100006810A1 (en) | 2010-01-14 |
| EP2139054A3 (en) | 2011-08-31 |
| JP2010010685A (ja) | 2010-01-14 |
| US8034680B2 (en) | 2011-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100002205A (ko) | 메모리 소자 및 그 제조 방법 | |
| US10424732B2 (en) | Fin selector with gated RRAM | |
| US8035095B2 (en) | Resistive random access memory device | |
| KR101381471B1 (ko) | Ｇｃｉｂ-처리 저항성 장치 | |
| US8373149B2 (en) | Resistance change element and manufacturing method thereof | |
| US7667220B2 (en) | Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method | |
| US8431923B2 (en) | Semiconductor structure and semiconductor device including a diode structure and methods of forming same | |
| US20090278109A1 (en) | Confinement techniques for non-volatile resistive-switching memories | |
| US20140124728A1 (en) | Resistive memory device, resistive memory array, and method of manufacturing resistive memory device | |
| JP2007300100A (ja) | 可変抵抗物質を含む不揮発性メモリ素子 | |
| KR20080064353A (ko) | 저항 메모리 소자 및 그 제조 방법 | |
| WO2012162867A1 (zh) | 一种采用电场增强层的阻变存储器结构及其制备方法 | |
| JP2011071380A (ja) | 半導体メモリ装置およびその製造方法 | |
| US10084015B2 (en) | Resistive memory element employing electron density modulation and structural relaxation | |
| KR20130087196A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| US8597974B2 (en) | Confined resistance variable memory cells and methods | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ | |
| KR20100136061A (ko) | 메모리 소자 및 그 제조방법 | |
| Chiang et al. | A Si-Doped High-Performance WOx Resistance Memory Using a Novel Field-Enhanced Structure | |
| JP2010267930A (ja) | 不揮発性記憶装置の製造方法 | |
| CN110858619A (zh) | 可变电阻存储器件 | |
| KR20100093354A (ko) | 저항 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |