KR20130087196A - 상변화 메모리 장치 및 그의 제조방법 - Google Patents
상변화 메모리 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20130087196A KR20130087196A KR1020120008297A KR20120008297A KR20130087196A KR 20130087196 A KR20130087196 A KR 20130087196A KR 1020120008297 A KR1020120008297 A KR 1020120008297A KR 20120008297 A KR20120008297 A KR 20120008297A KR 20130087196 A KR20130087196 A KR 20130087196A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- memory device
- change memory
- manufacturing
- porous insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 25
- 230000008859 change Effects 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 150000001343 alkyl silanes Chemical class 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 4
- 239000002105 nanoparticle Substances 0.000 claims description 4
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 claims description 4
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 claims description 4
- 229940094989 trimethylsilane Drugs 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 8
- 239000010409 thin film Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract 2
- 210000004027 cell Anatomy 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 210000003719 b-lymphocyte Anatomy 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 ZrSiN Inorganic materials 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 1
- 229910019794 NbN Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010060 TiBN Inorganic materials 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 기술은 상변화 메모리 장치 및 그의 제조방법에 관한 것으로, 본 기술에 따른 상변화 메모리 장치는 스위칭 소자를 갖는 반도체 기판, 상기 스위칭 소자 상부에 형성되는 하부전극, 상기 하부전극 상부에 형성되는 상변화막 및 상기 상변화막 상부에 형성되는 상부전극을 포함하여 하나의 메모리 셀을 형성하고, 상기 하나의 메모리 셀과 또다른 메모리 셀간의 절연을 위해 형성되는 다공성 절연막을 포함할 수 있다.
Description
본 발명은 비휘발성 메모리 장치에 관한 것으로, 보다 상세하게는 상변화 메모리 장치 및 그의 제조방법에 관한 것이다.
메모리 장치의 저전력화의 요구에 따라 비휘발성(non-volitile)이며 리프레쉬(refresh)가 필요없는 차세대 메모리 장치들이 연구되고 있다. 차세대 메모리 장치들 중 하나인 상변화 메모리 장치(Phase-change Random Access Memory: PRAM)는 교차 배열되는 워드 라인 및 비트 라인 사이의 교차점에 연결되는 스위칭 소자, 스위칭 소자에 전기적으로 연결된 하부전극, 상기 하부전극 상부에 형성되는 상변화막 및 상변화막 상부에 형성되는 상부전극을 구비한다.
이와 같은 일반적인 상변화 메모리 장치는 스위칭 소자 및 하부전극을 통해 라이트(write) 전류가 흐르게 될 때 상변화막 및 하부전극 사이의 계면에서 주울 열(Joule Heat)이 발생하게 된다. 이렇게 발생되는 주울 열은 상기 상변화막을 비정질 상태(amorphous state) 또는 결정질 상태(crystalline state)로 변환시키고, 일반적인 상변화 메모리 장치는 상변화막의 비정질 상태와 결정질 상태 사이의 저항 차이를 이용하여 데이터를 저장하게 된다.
그러나, 일반적인 상변화 메모리 장치는 라이트 전류가 흐르게 될 때 발생되는 주울 열이 인접하는 셀의 상변화막에도 영향을 주게 되는 현상이 발생하게 된다.
이러한 현상을 일반적으로 열적 디스터번스(Thermal Disturbance) 현상이라고 하는데, 이러한 열적 디스터번스 현상은 최근 반도체 장치의 고집적화됨에 따라 더욱 심각한 문제로 대두되고 있다.
도 1a 및 도 1b는 일반적인 상변화 메모리 장치의 열적 디스터번스 현상을 나타내는 도면이다.
도 1a 및 도 1b에 도시된 바와 같이, 일반적인 상변화 메모리 장치는 스위칭 소자(미도시) 상부에 형성되는 하부전극(10), 상기 하부전극(10) 상부에 형성되는 상변화막(20) 및 상변화막(20) 상부에 형성되는 상부전극(30)을 포함한다. 이때, 설명하지 않은 도면부호 40은 절연막이다.
여기서, 도 1a에 도시된 바와 같이, B셀들이 고저항 상태인 “1”로 라이트되어 있을 때 A셀을 라이트하게 되면, 도 1b에 도시된 바와 같이, A셀의 하부전극(10)과 상변화막(20)의 계면에서 발생되는 주울 열이 전도되어 B셀들의 비정질 상태의 상변화 물질 패턴이 결정화되고 결국 B셀들의 저항이 작아지게 된다.
이와 같이, 일반적인 상변화 메모리 장치에서 발생되는 열적 디스터번스 현상은 상변화 메모리 장치의 오동작을 유발하게 되고, 이로 인해 상변화 메모리 장치의 신뢰성이 저하되는 문제점이 있다.
본 발명의 실시예는 열적 디스터번스 현상이 발생되는 것을 방지하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있도록 하는 상변화 메모리 장치 및 그의 제조방법을 제공한다.
본 발명의 일실시예에 따른 상변화 메모리 장치는 스위칭 소자를 갖는 반도체 기판, 상기 스위칭 소자 상부에 형성되는 하부전극, 상기 하부전극 상부에 형성되는 상변화막 및 상기 상변화막 상부에 형성되는 상부전극을 포함하여 하나의 메모리 셀을 형성하고, 상기 하나의 메모리 셀과 또다른 메모리 셀간의 절연을 위해 형성되는 다공성 절연막을 포함할 수 있다.
이때, 다공성 절연막은 하부전극과 상기 상변화막에 대응되는 위치에 형성되고, 알킬시레인(Alkyl Silane) 가스와 N2O 가스를 혼합한 후 RF 전원을 가하여 나노(nano) 크기의 보이드(void)를 포함하도록 형성될 수 있다.
본 발명의 일실시예에 따른 상변화 메모리 장치의 제조방법은 반도체 기판을 제공하는 단계, 반도체 기판 상부에 스위칭 소자를 형성하는 단계, 상기 스위칭 소자 상부에 상기 스위칭 소자에 대응되는 위치에 형성된 홀을 포함하는 다공성 절연막을 증착하는 단계, 상기 스위칭 소자 상부에 하부전극 및 상변화막을 형성하는 단계 및 상기 상변화막 상부에 상부전극을 형성하는 단계를 포함할 수 있다.
본 기술은 상변화 메모리 장치에서 셀과 셀 사이를 절연시키는 절연막을 개선하여 어느 하나의 셀의 라이트 동작시 발생되는 열이 인접하는 셀에 영향을 미치지 않도록 하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있게 된다.
도 1a 및 도 1b는 일반적인 상변화 메모리 장치의 열적 디스터번스 현상을 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면이다.
도 3a 내지 도 3f는 본 발명의 일실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면이다.
도 3a 내지 도 3f는 본 발명의 일실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 상변화 메모리 장치(200)는 반도체 기판(210) 상부에 금속 또는 금속질화막으로 이루어진 워드라인 영역(220)이 형성된다.
상기 워드라인 영역(220) 상부에는 각 셀들(도시되지 않음)에 대응해서 상기 워드라인 영역(220)의 일부를 노출하기 위한 홀을 포함하는 제1절연막(235)이 형성되고, 이렇게 형성된 홀 내에 스위칭 소자로서 쇼트키 다이오드(230)가 형성된다. 이러한 쇼트키 다이오드(230)는 상기 워드라인 영역(210)과 접촉되는 배리어 메탈막(Barrier Metal, 231)과 상기 배리어 메탈막(231) 상부에 형성된 P+폴리실리콘막(232)을 포함한다. 여기서, 본 발명의 일실시에에서는 스위칭 소자로 쇼트키 다이오드가 형성되는 것을 예시로 기술하였으나, 이에 한정되는 것은 아니고 스위칭 소자로 PN 다이오드 또는 모스 트랜지스터가 이용될 수 있다.
이와 같이 형성되는 쇼트키 다이오드(230) 상부에는 금속 실리사이드로 이루어질 수 있는 오믹콘택막(240)이 형성된다. 여기서, 오믹콘택막(240)은 쇼트키 다이오드(230)와 하부전극(250)의 접촉력을 강화하기 위해 형성하기 위한 것으로, 필수 구성요소는 아니기 때문에 생략될 수 있는 구성요소이다.
이와 같이 형성되는 오믹콘택막(240) 상부에는 하부전극(250) 및 상변화막(260)이 형성된다. 이러한 하부전극(250)은 상기 쇼트키 다이오드(230) 상부에 형성되고 텅스텐(W)으로 이루어지며 서로 다른 선폭을 갖도록 형성되는 제1전극(251)과 제1전극(251)상부에 형성되어 상기 상변화막(260)과 맞닿는 제2전극(252) 및 상기 제2전극(252)의 측벽에 내열 특성을 갖는 내열용 스페이서(253)를 포함할 수 있다. 여기서, 제1전극(251)과 제2전극(252) 중 상변화막(260)과 맞닿는 제2전극(252)의 선폭이 상기 제1전극(251)의 선폭보다 좁은 것이 바람직할 것이다. 또한, 본 발명의 일실시예에 따른 상변화 메모리 장치(200)는 상기 하부전극(250)과 상변화막(260)사이의 계면에서 발생되는 주울 열을 흡수하기 위해 상기 하부전극(250)과 상변화막(260)을 둘러싸는 절연막으로서 열전도도가 낮은 다공성 절연막(245a, 245b)이 증착된다. 이와 같은 본 발명의 일실시예에 따른 다공성 절연막(245a, 245b)은 PECVD 장비에서 트리 메틸 시레인(Tri-methylsilane; SiH(CH3)3)이나 테트라 메틸 시레인(Tetra-methylsilane; SiH(CH3)4)과 같은 알킬 시레인(Alkyl silane) 가스를 N2O 가스와 혼합한 후 RF 전원(power)를 가하면서 형성되어 나노 크기의 보이드(void)가 포함된 SiOCH 절연막이 형성된다.
이와 같이 형성되는 상변화막(260) 상부에는 상부전극(270)이 형성된다. 이때, 설명하지 않은 도면부호인 265는 제2절연막을 나타낸다.
이와 같은 본 발명의 일실시예에 따른 상변화 메모리 장치의 제조방법에 대해 보다 자세히 살펴보면 다음 도3a 내지 도 3e와 같다.
도 3a 내지 도 3f는 본 발명의 일실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면이다.
먼저, 도 3a에 도시된 바와 같이, 본 발명의 일실시예에 따른 상변화 메모리 장치(200)는 반도체 기판(210)이 제공되고, 제공된 반도체 기판(210) 상부에 금속 또는 금속질화막으로 이루어진 워드라인 영역(220)을 형성한다.
이와 같이 형성된 워드라인 영역(220) 상부에 나이트라이드 또는 옥사이드로 이루어지는 제1절연막(235)을 형성한 후, 제1절연막(235)을 각 셀에 대응되는 워드라인 영역(220)이 노출되도록 드라이 에칭(Dry Etching) 방식으로 식각하여 복수 개의 홀(H)을 형성한다.
이후, 도 3b에 도시된 바와 같이, 상기 복수 개의 홀(H)의 바닥부에 배리어 메탈막(231)을 증착한 후, 상기 배리어 메탈막(240) 상부에는 P+폴리실리콘막(232)을 증착하여 상기 홀(H)에 매립되는 쇼트키 다이오드(230)을 형성한다.
이렇게 형성된 결과물 상부에 전이금속막(도시하지 않음)을 증착한 다음 선택적 열처리를 진행하여 P+폴리실리콘막(232) 상부에 금속 실리사이드로 구성된 오믹콘택막(240)을 형성한다.
이렇게 형성된 오믹콘택막(240) 상부에 열전도도가 낮은 제1다공성 절연막(245a)을 증착한 후, 상기 오믹콘택막(240)이 노출되도록 드라이 에칭(Dry Etching) 방식으로 식각하여 복수 개의 홀(H)을 형성한다. 이때, 제1다공성 절연막(245a)은 트리 메틸 시레인(Tri-methylsilane; SiH(CH3)3)이나 테트라 메틸 시레인(Tetra-methylsilane; SiH(CH3)4)과 같은 알킬 시레인(Alkyl silane) 가스를 N2O 가스와 혼합한 후 RF 전원(power)을 가하여 나노 크기의 보이드(void)가 포함된 SiOCH 절연막으로 형성된다. 이와 같은 본 발명의 일실시예에 따른 상변화 메모리 장치(200)의 제1다공성 절연막(245a)을 형성하기 위해서는 알킬 시레인 가스의 공급 유량은 200sccm이상 1000sccm이하가 바람직하고, 알킬 시레인 가스의 반응 가스인 N2O의 공급 유량은 1000scm이상 5000scm이하가 바람직할 것이다. 또한, 이와 같이 공급된 알킬 시레인 가스와 N2O에 가해지는 RF 전원은 500W 이상 2000W 이하가 바람직하고, 증착 온도는 300℃이상 400℃이하가 바람직할 것이다. 이와 같은, 공정 환경에서 형성된 제1다공성 절연막(245a)에는 대체적으로 1nm 이상 10nm 이하 크기의 보이드가 포함된다.
이후, 도 3c에 도시된 바와 같이, 상기 복수 개의 홀(H)에 텅스텐(W)을 증착한 후 CMP(Chemical Mechanical Polishing) 방식으로 분리(isolation)시킨 후, 드라이 에칭(Dry Etching) 방식으로 리세스(recess)시켜 상기 복수 개의 홀(H)의 바닥부에 제1전극(251)을 형성한다.
이와 같이 형성된 제1전극(251) 상부에 내열 특성을 갖는 실리콘 나이트라이드(Silicon Nitride, 253)를 증착한다.
이후, 도 3d에 도시된 바와 같이, 상기 실리콘 나이트라이드(253)를 홀(H)의 측벽에만 잔존하도록 하고, 상기 제1전극(251)이 노출되도록 드라이 에칭 방식으로 식각한다. 이렇게 식각되어 형성된 공간에 텅스텐(W)을 증착하고 CMP 방식으로 분리(isolation)시켜 하부전극(250)의 제2전극(252)을 형성한다. 여기서, 본 발명의 일실시예에 따른 하부전극(250)의 제1전극(251)과 제2전극(252)이 텅스텐(W)으로 이루어지는 것으로 예시하고 있으나, 이에 한정되는 것은 아니고 텅스턴(W)과 같은 금속 물질 외에 합금, 금속 산화질화물, 산화물 전극 및 도전성 탄소화합물 중 어느 하나 또는 하나 이상으로 이루어질 수 있으며, 그 일례로, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON, IrO2등이 있다. 이와 같이, 본 발명의 일실시예에 따른 상변화 메모리 장치(200)는 제2전극(252)과 상변화막(260) 사이에 발생되는 주울 열을 내열 특성이 있는 내열성 스페이서 역할을 하는 실리콘 나이트라이드(253)가 방지하도록 하고 하부전극(250)과 상변화막(260)을 둘러싸도록 형성되는 다공성 절연막(245a, 245b)을 통해 한번 더 방지하도록 함으로써 셀 간 발생되는 열적 디스터번스 현상을 방지할 수 있게 된다.
이후, 도 3e에 도시된 바와 같이, 상기 하부전극(250) 상부에 상기 제1다공성 절연막(245a) 증착 방식과 동일한 공정 환경에서 제2다공성 절연막(245b)을 증착한 후, 상기 하부전극(250)이 노출되도록 드라이 에칭(Dry Etching) 방식으로 식각하여 복수 개의 홀(H)을 형성한다.
이후, 도 3f에 도시된 바와 같이, 상기 복수 개의 홀에 상변화 물질(GST)를 CVD 방법으로 증착하고 CMP 방식으로 평탄화하여 상변화막(260)을 형성한다.
이와 같이 형성된 상변화막(260)과 제2다공성 절연막(245b) 상부에 옥사이드(Oxide) 또는 나이트라이드(Nitride)로 이루어지는 제2절연막(265)을 증착한 후 드라이 에칭 방식으로 상기 상변화막(260)이 노출되도록 식각한 후 상기 상변화막(260) 상부에 상부전극(270)을 형성한다.
이와 같이 형성되는 본 발명의 일실시예에 따른 상변화 메모리 장치(200)는 상기 하부전극(250)과 상변화막(260)에 대응되는 위치의 절연막을 개선하여 열적 디스터번스 현상을 방지하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
210: 반도체 기판 220: 워드라인 영역
230: 쇼트키 다이오드 235: 제1절연막
240: 오믹콘택막 245a, 245b: 다공성 절연막
250: 하부전극 260: 상변화막
265: 제2절연막 270: 상부전극
230: 쇼트키 다이오드 235: 제1절연막
240: 오믹콘택막 245a, 245b: 다공성 절연막
250: 하부전극 260: 상변화막
265: 제2절연막 270: 상부전극
Claims (19)
- 스위칭 소자를 갖는 반도체 기판;
상기 스위칭 소자 상부에 형성되는 하부전극;
상기 하부전극 상부에 형성되는 상변화막; 및
상기 상변화막 상부에 형성되는 상부전극;을 포함하여 하나의 메모리 셀을 형성하고,
상기 하나의 메모리 셀과 또다른 메모리 셀간의 절연을 위해 형성되는 다공성 절연막;
을 포함하는 상변화 메모리 장치. - 제1항에 있어서, 상기 다공성 절연막은
상기 하부전극과 상기 상변화막을 둘러싸도록 형성되는 상변화 메모리 장치. - 제2항에 있어서, 상기 다공성 절연막은,
SiOCH 박막으로 형성되는 상변화 메모리 장치. - 제3항에 있어서, 상기 다공성 절연막은,
알킬시레인(Alkyl Silane) 가스와 N2O 가스를 혼합한 후 RF 전원을 가하여 나노(nano) 크기의 보이드(void)를 포함하도록 형성되는 상변화 메모리 장치. - 제4항에 있어서, 상기 알킬시레인 가스는,
트리 메틸 시레인 가스 또는 테트라 메틸 시레인 가스 중 어느 하나인 상변화 메모리 장치. - 제5항에 있어서, 상기 알킬시레인 가스의 공급 유량은,
200sccm 이상 1000sccm 이하인 상변화 메모리 장치. - 제4항에 있어서, 상기 N2O 가스의 공급 유량은,
1000sccm 이상 5000sccm 이하인 상변화 메모리 장치. - 제4항에 있어서, 상기 RF 전원은
500W 이상 2000W 이하인 상변화 메모리 장치. - 제4항에 있어서, 상기 다공성 절연막의 증착온도는,
300℃ 이상 400℃ 이하인 상변화 메모리 장치. - 제4항에 있어서, 상기 다공성 절연막에 포함되는 보이드의 크기는
1nm 이상 10nm 이하인 상변화 메모리 장치. - 제1항에 있어서, 상기 하부전극은,
상기 스위칭 소자 상부에 형성되는 제1전극;
상기 제1전극보다 좁은 선폭을 갖도록 상기 제1전극 상부에 형성되는 제2전극; 및
상기 제2전극의 측벽에 형성되고, 내열 특성을 갖는 내열 스페이서;
를 포함하는 상변화 메모리 장치. - 반도체 기판을 제공하는 단계;
상기 반도체 기판 상부에 스위칭 소자를 형성하는 단계;
상기 스위칭 소자 상부에 상기 스위칭 소자에 대응되는 위치에 형성된 홀을 포함하는 다공성 절연막을 증착하는 단계;
상기 스위칭 소자 상부에 하부전극 및 상변화막을 형성하는 단계; 및
상기 상변화막 상부에 상부전극을 형성하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제12항에 있어서, 상기 다공성 절연막을 증착하는 단계는,
알킬시레인(Alkyl Silane) 가스와 N2O 가스를 혼합한 후 RF 전원을 가하여 나노(nano) 크기의 보이드(void)를 포함하는 SiOCH 박막을 증착하는 상변화 메모리 장치의 제조방법. - 제13항에 있어서, 상기 알킬시레인 가스는,
트리 메틸 시레인 가스 또는 테트라 메틸 시레인 가스 중 어느 하나인 상변화 메모리 장치의 제조방법. - 제14항에 있어서, 상기 알킬시레인 가스의 공급 유량은,
200sccm 이상 1000sccm 이하인 상변화 메모리 장치의 제조방법. - 제13항에 있어서, 상기 N2O 가스의 공급 유량은,
1000sccm 이상 5000sccm 이하인 상변화 메모리 장치의 제조방법. - 제13항에 있어서, 상기 RF 전원은
500W 이상 2000W 이하인 상변화 메모리 장치의 제조방법. - 제13항에 있어서, 상기 다공성 절연막의 증착온도는,
300℃ 이상 400℃ 이하인 상변화 메모리 장치의 제조 방법. - 제13항에 있어서, 상기 다공성 절연막에 포함되는 보이드의 크기는
1nm 이상 10nm 이하인 상변화 메모리 장치의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120008297A KR20130087196A (ko) | 2012-01-27 | 2012-01-27 | 상변화 메모리 장치 및 그의 제조방법 |
| US13/482,240 US20130193402A1 (en) | 2012-01-27 | 2012-05-29 | Phase-change random access memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120008297A KR20130087196A (ko) | 2012-01-27 | 2012-01-27 | 상변화 메모리 장치 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130087196A true KR20130087196A (ko) | 2013-08-06 |
Family
ID=48869474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120008297A KR20130087196A (ko) | 2012-01-27 | 2012-01-27 | 상변화 메모리 장치 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130193402A1 (ko) |
| KR (1) | KR20130087196A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150102287A (ko) * | 2014-02-28 | 2015-09-07 | 에스케이하이닉스 주식회사 | 전자장치 및 그 제조방법 |
| US11362273B2 (en) | 2019-03-05 | 2022-06-14 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8927957B2 (en) * | 2012-08-09 | 2015-01-06 | Macronix International Co., Ltd. | Sidewall diode driving device and memory using same |
| KR102446863B1 (ko) | 2016-02-22 | 2022-09-23 | 삼성전자주식회사 | 메모리 소자 및 그 제조방법 |
| KR20190071227A (ko) * | 2017-12-14 | 2019-06-24 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
-
2012
- 2012-01-27 KR KR1020120008297A patent/KR20130087196A/ko not_active Application Discontinuation
- 2012-05-29 US US13/482,240 patent/US20130193402A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150102287A (ko) * | 2014-02-28 | 2015-09-07 | 에스케이하이닉스 주식회사 | 전자장치 및 그 제조방법 |
| US11362273B2 (en) | 2019-03-05 | 2022-06-14 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US11963467B2 (en) | 2019-03-05 | 2024-04-16 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130193402A1 (en) | 2013-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100766504B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8796101B2 (en) | Memory device | |
| US7772067B2 (en) | Methods of forming phase-changeable memory devices using growth-enhancing and growth-inhibiting layers for phase-changeable materials | |
| US7485559B2 (en) | Semiconductor device and method of fabricating the same | |
| US20100072453A1 (en) | Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein | |
| US8133758B2 (en) | Method of fabricating phase-change memory device having TiC layer | |
| US20110266516A1 (en) | Phase change memory device capable of reducing disturbance and method of manufacturing the same | |
| CN102237390A (zh) | 半导体装置及其制造方法 | |
| JP2008053494A (ja) | 半導体装置及びその製造方法 | |
| US8853044B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| KR20100044004A (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US8012789B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| KR20110009545A (ko) | 금속 탄화 전극을 갖는 반도체장치의 형성방법 및 관련된 반도체장치 | |
| US20140011335A1 (en) | Phase change random access memory and method for manufacturing the same | |
| CN110858623B (zh) | 可变电阻存储器件及其制造方法 | |
| KR20130087196A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20100137627A (ko) | 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법 | |
| US8802536B2 (en) | Phase-change memory device and method of fabricating the same | |
| US8981326B2 (en) | Phase change memory cell with heat shield | |
| US8853660B2 (en) | Semiconductor memory devices having lower and upper interconnections, selection components and memory components | |
| KR101077158B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US20080067490A1 (en) | Phase-change memory device having heater electrode with improved heat generation efficiency | |
| KR20210124611A (ko) | 3차원 반도체 메모리 장치 | |
| US8686385B2 (en) | Phase-change random access memory device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |