KR101381471B1 - Ｇｃｉｂ-처리 저항성 장치 - Google Patents

Ｇｃｉｂ-처리 저항성 장치 Download PDF

Info

Publication number
KR101381471B1
KR101381471B1 KR1020127022034A KR20127022034A KR101381471B1 KR 101381471 B1 KR101381471 B1 KR 101381471B1 KR 1020127022034 A KR1020127022034 A KR 1020127022034A KR 20127022034 A KR20127022034 A KR 20127022034A KR 101381471 B1 KR101381471 B1 KR 101381471B1
Authority
KR
South Korea
Prior art keywords
gcib
oxide material
forming
region
molecular structure
Prior art date
Application number
KR1020127022034A
Other languages
English (en)
Other versions
KR20120117900A (ko
Inventor
존 에이 3세 스미드
거테즈 에스. 샌두
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20120117900A publication Critical patent/KR20120117900A/ko
Application granted granted Critical
Publication of KR101381471B1 publication Critical patent/KR101381471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 GCIB-처리 저항성 장치들, GCIB-처리 저항성 장치들을 이용하는 장치들(예를 들면, 스위치들, 메모리 셀들로서), 및 GCIB-처리 저항성 장치들을 형성하는 방법들을 포함한다. GCIB-처리 저항성 장치들을 형성하는 하나의 방법은 하측 전극을 형성하는 단계, 및 하측 전극 상에 산화물 물질을 형성하는 단계를 포함한다. 산화물 물질은 산화물 물질의 제 2 부분의 저항을 기준으로 산화물 물질의 제 1 부분의 저항에 변화가 일어날 때까지 기체 클러스터 이온 빔(GCIB)에 대해 노출된다. 상측 전극이 제 1 부분 상에 형성된다.

Description

ＧＣＩＢ-처리 저항성 장치{GCIB-TREATED RESISTIVE DEVICE}
본 발명은 반도체 장치들의 분야에 관한 것이다. 특히, 하나 이상의 실시예들에서 본 발명은 기체 클러스터 이온 빔(GCIB : gas cluster ion beam)으로 처리된 저항성 장치들 및 GCIB-처리 저항성 장치를 형성하는 방법들에 관한 것이다.
저항성 장치들은, 다른 응용들 중에서도, 반도체 저항기들, 스위치들, 또는 메모리 소자들(예를 들면, 메모리 장치의 메모리 셀들)로서 사용될 수 있다. 메모리 장치들은 전형적으로 컴퓨터들 또는 그외 전자 장치들 내에 내부 반도체 집적회로들로서 제공된다. 무엇보다도, 랜덤-액세스 메모리(RAM), 판독전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM), 동기식 동적 랜덤 액세스 메모리(SDRAM), 플래시 메모리, 및 저항성 랜덤 액세스 메모리(RRAM)를 포함한 많은 서로 다른 유형들의 메모리가 있다.
메모리 장치들은 높은 메모리 밀도들, 높은 신뢰성, 및 낮은 전력 소비를 요하는 광범위한 전자 응용들을 위한 비휘발성 메모리로서 이용된다. 비휘발성 메모리는, 무엇보다도, 개인용 컴퓨터, 휴대용 메모리 스틱, 고체상태 드라이브(SSD : solid state drive), PDA(personal digital assistant), 디지털 카메라, 셀룰라 전화, 휴대용 음악 플레이어(예를 들면, MP3 플레이어), 영화 플레이어, 및 그외 전자 장치들에서 사용될 수 있다. 기본 입력/출력 시스템(BIOS)과 같은 프로그램 코드 및 시스템 데이터는 전형적으로 비휘발성 메모리 장치들에 저장된다.
메모리 셀들은 행렬(예를 들면, 어레이)로 배열될 수 있다. 예를 들면, 다수의 메모리 셀들의 액세스 장치(예를 들면, 트랜지스터)는 어레이의 "행(row)"을 형성하는 액세스 라인(이의 하나의 예는 "워드 라인"이다)에 결합될 수 있다. 각 메모리 셀의 메모리 소자들은 어레이의 "열(column)"에서 데이터 라인(이의 하나의 예는 "비트 라인"이다)에 결합된다. 이러한 식으로, 메모리 셀의 액세스 장치는 이들의 게이트들에 결합된 워드 라인을 선택함으로써 하나의 행의 메모리 셀들을 활성화하는 행 디코더를 통해 액세스된다. 하나의 행의 선택된 메모리 셀들의 프로그램된 상태는 특정 메모리 셀에 대한 프로그램된 상태에 연관된 저항에 따라 메모리 소자들에서 서로 다른 전류들을 흐르게 함으로써 판정된다.
메모리 셀들은 요망되는 상태로 프로그램(예를 들면, 기입, 소거)될 수 있다. 즉, 다수의 프로그램된(예를 들면, 저항) 상태들 중 하나가 메모리 셀에 대해 설정될 수 있다. 예를 들면, 단일 레벨 셀(SLC)은 2개의 논리 상태들(예를 들면, 1, 0) 중 하나를 나타낼 수 있다. 또한, 저항성 메모리 셀들은 이를테면 2 이상의 바이너리 디지트들(예를 들면, 1111, 0111, 0011, 1011, 1001, 0001, 0101, 1101, 1100, 0100, 0000, 1000, 1010, 0010, 0110, 1110)를 나타내기 위해서 2 이상의 프로그램된 상태들 중 하나로 프로그램될 수 있다. 이러한 셀들을 복수 상태 메모리 셀들, 또는 복수-디지트 셀들, 또는 복수 레벨 셀(MLC : multilevel cell)들이라 칭할 수 있다.
RRAM과 같은 비휘발성 저항성 메모리는 저항성 메모리 소자의 저항을 가변시킴으로써 데이터를 저장한다. 데이터는 소정의 기간 동안, 소정의 극성으로, 하나의 특정한 저항성 소자에 소정의 전압을 인가함으로써 RRAM 내의 선택된 메모리 셀에 기입될 수 있다. RRAM은 다양한 크기들, 극성들, 및/또는 기간들의 전압을 인가함으로써 다수의 저항 상태들로 프로그램될 수 있다.
저항성 메모리 소자의 하나의 유형은 멤리스터(memristor)이다. 멤리스터들은 RRAM을 형성하기 위해 사용될 수 있다. 이러한 RRAM은 산화물(예를 들면, 천이 금속 산화물(TMO : transition metal oxide)과 같은 금속 산화물, 질화물들, 등)과 같은 가변 저항을 제공하게 구성될 수 있는 물질로 형성될 수 있다. RRAM은 전압 인가 시의 변화에 따라 물질의 저항이 변하는 TMO의 저항 천이 특징을 이용할 수 있다. 멤리스터들은 나노스케일 장치들로 구현될 수 있고, 그럼으로써 저장 소자들이 전하-저장 유형 메모리의 판독/기입 순환 내구성 제한들 없이 높은 밀도, 낮은 비용, 비휘발성, 고속 RAM을 제공할 수 있게 한다.
저항성 장치는 전자적으로 반전도성(semiconducting)(예를 들면, 명목상 전자적으로 절연성)이고 약한(weakly) 이온 전도체(들)이기도 한 하나 이상의 물질들로 형성되는 활성 영역을 가질 수 있다. 활성 영역의 물질(들)은 물질(들)을 통하는 전자들의 흐름을 제어하기 위해 도펀트(dopant)들로서 작용하는 이온들을 호스트(host)하고 수송할 수 있다. 이온 수송은 전자의 부재를 나타내는 "정공들"의 이동에 의해 전류를 이해하는 것과 유사하게 특정 이온(예를 들면, 이온 공극(vacancy)들)의 부재의 수송으로서 이해될 수도 있다. 즉, 이온 공극들은 대응하는 이온들의 방향과 반대인 방향으로 이동하는 것으로 나타난다.
하나의 종래의 접근법에 따르면, 저항성 장치의 활성 영역은 어떤 초기 특징(예를 들면, 이온 공극들의 농도)이 다른 2개의 별개의 물질들을 증착함으로써 형성된다. 저항성 장치의 동작은 제 1 영역으로부터, 2개의 별개의 영역들 간에 경계를 거쳐, 제 2 영역의 물질로 이온 공극들의 수송을 수반한다. 이에 따라, 활성 영역은, 예를 들면, 전자들의 흐름을 제어하기 위해 도펀트들로서 작용하는 이온들을 수송 및 호스트하는 주 물질, 및 주 물질을 위한 이온 도펀트들의 소스를 제공하기 위한 2차 물질을 포함한다. 그러나, 어떤 초기 특징이 다른 물질의 2개의 영역들 간 물리적 경계는 어떤 바람직하지 못한 결과들을 초래할 수 있다.
하나 이상의 종래의 저항성 장치 제조 접근법들의 하나의 한계는 막 스택 생성 동안 원자 및 공극 배열에서 작은 변화들을 제어하지 못하며 패터닝 동안 박막 스택에 손상을 가하게 된다는 것이다. 또한, 금속들로부터 산화물들을 생성하는 종래의 방법들은 그레인 경계(grain boundary)에 민감한 경향이 있다. 그레인 경계들은 복수의 별개의 영역들(예를 들면, 물질들)을 형성하는 중에 제조 제어가 없어서 야기될 수 있다. 작은 피처(feature) 크기 제한(예를 들면, 20 nm 이하)에 기인하여, 직접적인 증착 방법들은 제한된다.
또 다른 종래의 접근법에 따르면, 저항성 장치의 활성 영역은 하나의 물질(예를 들면, 물질)을 증착하고, 이후에 어떤 특징(예를 들면, 이온 공극들의 농도)이 상이한 활성 영역 내에 2개의 영역들을 형성하기 위해서 저항성 장치를 동작하기 위해 사용되는 전계(예를 들면, 2 ~ 2.5V)보다 강한 전압(예를 들면, 5 ~ 10V)을 저항성 장치를 형성할 때 사용함으로써 형성된다. 두 영역들은 기울기(gradient)의 한쪽 끝이 제 1 "영역"으로서 작용하고 기울기의 반대쪽 끝이 제 2 "영역"으로서 작용하는 기울기를 형성할 수 있다. 그러나, 초기에 하나의 물질로 두 영역들을 형성할 때, 아마도 연장된 기간 동안 강한 전계의 인가는 어떤 바람직하지 못한 결과들을 초래할 수 있다. 예를 들면, 초기에 2개의 영역들을 형성하는데 충분히 큰 전압(예를 들면, 5 ~ 10V)의 적용은 유전체 누설을 야기하고 및/또는 유전체의 임계값을 변경시킬 수 있다.
또한, 더 높은 전압 바이어스를 저항 장치에 인가함으로써 전자 전류 및 이온 전류 둘 모두가 흐르게 할 수 있는 반면, 더 낮은 전압 바이어스에서 이온 전류의 흐름은 무시할 수 있는데, 이것은 스위치가 이의 저항 상태를 유지할 수 있게 한다. 그러므로, 초기에 두 개의 영역들을 형성할 때 강한 전계가 사용되는 경우, 더 높은 전압 바이어스는 분자 구조 내의 의도되지 않은 이온들이 이동하게 할 수 있다(예를 들면, 나트륨 이온들은 이동할 수 있게 되어 산소 공극들이 이동되고 있을 때 이동할 수 있다). 이들 및 다른 이유들로, 비교적 강한 전계들을 사용하여 이온 종들을 이동해야 할 필요없이, 활성 영역의 두 영역들(예를 들면, 부분들)을 형성하기 위한 방법은 잇점이 있을 것이고, 영역들은 이온 종들의 (예를 들면, 산소 공극들의) 농도에 기초하여 정의된다.
형성 후에 저항성 장치를 동작하는 하나의 종래의 방식은, 이온 종들(혹은 이의 공극)이 이온 수송을 통해 수송되게 하기 위해서(예를 들면, 제 2 물질로부터 제 1 물질 내로 또는 제 1 물질로부터 제 2 물질로, 혹은 초기에 유사한 물질로 형성되고 이어서 강한 전계의 인가에 의해 변경되는 제 2 영역으로부터 제 1 영역 내로 혹은 제 1 영역으로부터 제 2 영역으로) 물질(들) 내에서 이온들(또는 공극들)이 이동할 수 있게 하기 위해 어떤 임계값을 초과하는 비교적 큰 전계를 저항성 장치에 걸쳐 인가하는 것이다.
따라서, 2개의 개별적 물질들(예를 들면, 그레인 경계들)의 증착에 연관된 단점들이 없거나, 혹은 초기에 2개의 영역들을 형성할 때 강한 전계를 적용하지 않고, 저항성 장치를 형성하는 방법은 잇점이 있을 것이다.
도 1은 본 발명의 하나 이상의 실시예들에 따라 기체 클러스터 이온 빔(GCIB)-처리 저항성 장치를 사용하여 구현된 비휘발성 메모리의 기능 블록도이다.
도 2a는 본 발명의 하나 이상의 실시예들에 따라 제 1 저항성 상태로 동작되는 GCIB-처리 저항 장치의 사시도이다.
도 2b는 본 발명의 하나 이상의 실시예들에 따라 제 2 저항성 상태로 동작되는 GCIB-처리 저항 장치의 사시도이다.
도 3a는 본 발명의 하나 이상의 실시예들에 따라 GCIB-처리 저항 장치의 물리적 레이아웃의 일례를 도시한 도면이다.
도 3b는 본 발명의 하나 이상의 실시예들에 따라 GCIB-처리 저항 장치의 가변 저항을 도시한 등가 회로도이다.
도 4a 내지 도 4d는 본 발명의 하나 이상의 실시예들에 따라 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도들이다.
도 5a 내지 도 5d는 본 발명의 하나 이상의 실시예들에 따라 금속 산화막의 성장을 포함한 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도들이다.
도 6a 내지 도 6c는 본 발명의 하나 이상의 실시예들에 따라 금속 산화막의 부분적 성장을 포함한 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도들이다.
도 7a 내지 도 7e는 본 발명의 하나 이상의 실시예들에 따라 함몰된 활성 영역을 포함한 GCIB-처리 저항 메모리를 형성하기 위한 프로세스를 도시한 단면도들이다.
도 8은 본 발명의 하나 이상의 실시예들에 따라 도 1의 메모리 소자로서 구현될 수 있는 복수 저항 상태들을 갖는 적층된 RRAM 구조의 예를 도시한 것이다.
본 발명은 GCIB-처리 저항성 장치들, GCIB-처리 저항성 장치들을 (예를 들면, 스위치들, 메모리 셀들로서) 이용하는 장치들, 및 GCIB-처리 저항성 장치들을 형성하기 위한 방법들을 포함한다. GCIB-처리 저항성 장치를 형성하는 하나의 방법은 하측 전극을 형성하는 단계, 및 하측 전극 상에 산화물 물질을 형성하는 단계를 포함한다. 산화물 물질은 산화물 물질의 제 2 부분을 기준으로 산화물 물질의 제 1 부분의 저항에 변화가 일어날 때까지 기체 클러스터 이온 빔(GCIB)에 노출된다. 상측 전극은 제 1 부분 상에 형성된다.
본원에서 도면들은 첫번째 숫자 또는 숫자들이 도면 번호에 대응하고 나머지 숫자들은 도면에서 소자 또는 구성요소를 나타내는 도면 번호 할당 관례에 따른다. 도면들 간에 유사한 소자들 혹은 구성요소들은 비슷한 숫자들을 사용하여 확인될 수 있다. 예를 들어, 소자 "02"는 도 1에서 "102"로서 참조될 수 있고, 유사한 소자는 도 2에서는 202로서 참조될 수 있다.
이온 종들은 물질(들)에 대한 전기적 도펀트들로서 작용하는 것들로부터 특정하게 선택되고, 그럼으로써 물질(들)의 전기 전도율을 도핑되지 않은 반도체(예를 들면, 절연체)의 더 낮은 전도율로부터 도핑된 반도체의 더 높은 전도율로 변경한다. 당업자는 저항성 장치가 더 낮은 전도율 상태(예를 들면, 더 높은 저항성 상태)를 스위치-온 구성으로서, 그리고 더 높은 전도율 상태(예를 들면, 더 낮은 저항성 상태)를 스위치-오프 구성으로서 사용하는 스위치로서 작용함을 알 것이다. 당업자는 또한 이에 따라 저항성 장치가 제 1 논리 상태에 대응하는 하나의 저항성 상태, 및 또 다른 논리 상태에 대응하는 또 다른 저항성 상태를 가진 메모리 소자로서 작용할 수 있음을 알 것이다.
도 1은 본 발명의 하나 이상의 실시예들에 따라, 저항성 장치(102)를 사용하여 구현된 비휘발성 메모리(100)의 기능 블록도이다. 저항성 장치는 제 1 전극(105)과 제 2 전극(107) 사이에 형성된, 기체 클러스터 이온 빔(GCIB) 주입 영역(104)(예를 들면, 제 1 영역) 및 제 2 영역(106)을 포함할 수 있다. GCIB-처리 저항성 장치(102)는 제 1 단자(114) 및 제 2 단자(118)를 가질 수 있다. 도 1이 두 개의 영역들(예를 들면, 제 1 영역(104) 및 제 2 영역(106))만을 갖게 형성되는 GCIB-처리 저항성 장치(102)를 도시하고 있지만, 본 발명의 실시예들은 이것으로 제한되지 않는다. 예를 들면, 본 발명의 실시예들은 추가의 영역들, 물질들, 구성들, 및/또는 피처들(features)을 갖게 구성될 수 있는데, 이들은 명확성을 위해서 도 1에선 생략된다.
액세스 장치(예를 들면, 트랜지스터)(110)는 메모리 셀(112)을 형성하기 위해 GCIB-처리 저항성 장치(102)와 직렬로 결합된다. 액세스 장치(110)는 GCIB-처리 저항성 장치(102)를 통해 전류를 흐를 수 있게 하고 흐를 수 없게 하기 위한 스위치로서 작용한다. 액세스 장치(110)는 예를 들면, 워드 라인(124)에 결합된 게이트를 가진 상보형 금속 산화물 반도체(CMOS : complementary metal oxide semiconductor) 트랜지스터일 수 있다. 그러나, 본 발명의 실시예들은 임의의 특별한 유형의 액세스 장치로 제한되지 않으며, 다른 유형들의 스위칭 장치들을 사용하여 구현될 수 있다. 따라서, 워드 라인(124) 전압들이 액세스 장치(110)를 활성화/비활성화하기 위해서 인가될 때 GCIB-처리 저항성 장치(102)를 통해 소스 라인(122)과 비트 라인(120) 간에 회로를 적합하게 완성한다. 도시된 바와 같이, 메모리 셀(112)은 제 1 단자(114)에 의해 비트 라인(120)에 결합되고, 제 2 단자(116)에 의해 소스 라인(122)에 결합된다.
하나 이상의 실시예들에 따르면, 비트 라인(120) 및 소스 라인(122)은 메모리 셀(112)로부터 판독하기 위한 로직, 및 메모리 셀(112)에 기입하기 위한 로직에 결합된다. 예를 들면, 판독/기입 제어 멀티플렉서(130)는 비트 라인(120)에 결합된 출력을 갖는다. 판독/기입 제어 멀티플렉서(130)는 바이폴라 기입 펄스 발생기(126)에 결합된 제 1 입력과, 판독 감지 로직(128)에 결합된 제 2 입력 간을 선택하기 위해 판독/기입 제어 로직 라인(132)에 의해 제어된다. 프로그램하기 위해 메모리 소자(102)에 인가되는 전압 전위의 양, 극성, 및/또는 기간은 이것을 선택된 메모리 셀(112)에 연관된 비트 라인(120)과 소스 라인(122) 간에 인가함으로써 제어될 수 있다.
하나 이상의 실시예들에 따르면, 판독 동작 동안, 바이어스 발생기(129)는 선택된 메모리 셀(112)에 연관된 비트 라인(120)과 소스 라인(122)(예를 들면, 고정된 전압) 간에 판독 바이어스 전압 전위차를 (판독 감지 로직(128)을 통해서) 설정한다. 판독 바이어스 전압은 특정한 크기의 전류가 GCIB-처리 저항성 장치(102)의 저항에 대응하여 흐르게 한다(예를 들면, GCIB-처리 저항성 장치(102)의 저항이 클수록, 오옴의 법칙에 따라 주어진 판독 바이어스 전압에 대해 흐르는 전류는 더 작아지게 된다). 판독 동작(또는 이에 비례하는 전압) 동안 GCIB-처리 저항성 장치(102)를 통해 흐르는 전류량은 GCIB-처리 저항성 장치(102)의 현 저항에 의해 나타내는 프로그램된 상태에 대응하는 출력을 판정하기 위해서 판독 감지 로직(128)(예를 들면, 감지 증폭기는 2개의 프로그램된 상태들 간의 경계조건에 대응하는 기준입력과 회로에 의해 도출된 입력을 비교할 수 있다)에 의해 감지될 수 있다.
하나 이상의 실시예들에 따르면, 판독 전류는 GCIB-처리 저항성 장치(102)를 통해 인가되어 대응하는 전압이 나타나게 하며, 이것은 감지되어 기준전압과 비교될 수 있다. 비교로부터, 메모리 소자의 저항이 (예를 들면, 오옴의 법칙의 원리에 기초하여) 판정될 수 있다.
도 1이 GCIB-처리 저항성 장치(102)의 하나의 구성, 및 특정한 판독 및 기입 로직 배열을 포함하는 메모리 셀(112)을 도시하고 위에 논의가 이를 기술하고 있을지라도, 당업자는 다른 구성들의 GCIB-처리 저항성 장치 및/또는 GCIB-처리 저항성 장치(102)를 스위칭 및/또는 프로그램하기 위한 다른 구성들의 로직을 사용하여 본 발명의 하나 이상의 실시예들이 구현될 수 있음을 알 것이다.
RRAM은 GCIB-처리 저항성 장치(102)를 통해 인가된 전압의 극성에 따라 서로 다른 데이터 값들이 기입될 수 있는 유형들의 RRAM을 포함할 수 있다. 이러한 장치들을 종종 "바이폴라 RRAM"이라고도 한다. 바이폴라 RRAM의 경우에, 비트 라인 및 소스 라인은 서로 다른 데이터 값들을 바이폴라 RRAM에 기입하기 위해 각 메모리 셀에 의해 사용될 수 있다.
도 2a는 본 발명의 하나 이상의 실시예들에 따라, 제 1 저항성 상태로 동작되는 GCIB-처리 저항 장치의 사시도이다. 도 2a 내지 도 3a에 도시된 실시예에서, 활성 영역(예를 들면, 도 2a 및 도 2b에서(203))은 초기에는 박막의 산화물 물질(예를 들면, TiOx, NiOx, CuOx, AlOx) 및/또는 질화물 물질(예를 들면, 알루미늄 질화물과 같은 금속 질화물들)을 사용하여 형성된다. 다음 동작 논의는 이동하는 이온 종들이 산소 공극들인 활성 영역을 형성하기 위해 화학량론 TiO2의 사용에 기반한다. 그러나, 본 발명의 실시예들은 이것으로 제한되지 않으며, 예를 들면, 이동하는 이온 종들이 질화물들인 금속 질화물들로부터 제조될 수도 있다.
이어서, 제 1 영역(예를 들면, 활성 영역의 제 1 부분) 및 제 2 영역(예를 들면, 활성 영역의 제 2 부분)을 형성하기 위해서 화학량론 TiO2 활성 영역이 기체 클러스터 이온 빔에 노출되며 영역들은 초기의 TiO2의 분자 구조에서 산소 공극들의 위치에 기초하여 정의된다. 다양한 GCIB-처리 저항 장치들에 대한 추가적인 제조의 상세한 사항은 이하 도 4a 내지 도 7e와 관련하여 더욱 논의된다.
도 2a는 더 높은 전도율 상태(예를 들면, 더 낮은 저항 상태)를 얻기 위해 동작되는 GCIB-처리 저항 장치(202)를 도시한 것이다. 더 낮은 저항 상태를 얻기 위해서, TiO2 내의 산소 공극들과 같은 양으로 하전된 도너(positively charged doner)들은 활성 영역(203)에서 움직이게 되어, 특정한 이온화된 종들의 드리프트(drift)를 위해 임계 전계를 초과하는 양의 전압(213)을 GCIB-처리 저항 장치(202)에 걸쳐 인가함으로써 제 1 영역(204)으로부터 제 2 영역(206)으로 내몰린다. 양의 전압(213)은 제 1 전극(205)과 제 2 전극(207) 간에 인가될 수 있다. 제 2 전극(207)은 기준전위(215)에 연결될 수 있다. 제 2 영역(206)에는 전하 캐리어들이 공핍되어 있기 때문에, 제 2 영역(206)은 양의 순전하(net positive charge)를 획득할 수 있다.
양의 전압(213)의 인가 및 산소 공극들의 이동 전에, 제 1 영역(204)(예를 들면, TiO2 -X)는 비교적 더 높은 농도의 산소 공극들(예를 들면, 산화된 상태임)을 내포하며, 이의 화학량론은 TiO2에 매우 가깝다. 그러므로, TiO2 -X 영역(204)은 비교적 양호한 이온 전도체이다. 그러나, TiO2 영역(206)에는 산소 공극들이 공핍되어 있다. 즉, TiO2 영역(206)은 필수적으로 진성(intrinsic)이며, 격자에는 극소수의 도펀트들이 있다. 이러하기 때문에, TiO2 -X 영역(204)과 TiO2 영역(206) 간에 천이는 쇼트키 배리어(Schottky barrier)로서 작용할 수 있다.
도 2a에 도시된 극성으로 GCIB-처리 저항 장치(202)에 걸쳐 양의 전압(213)을 인가함으로써 TiO2 -X 영역(204)은 전기화학 셀의 애노드(anode)가 된다. TiO2 -X 영역(204)은 전기 에너지 입력에 의해 산화된다. 산소 공극들은 화살표(219)로 나타낸 바와 같이 TiO2 -X 영역(204)으로부터 TiO2 영역(206)으로 내몰리게 되고, 그럼으로써 TiO2 영역(206)을 감소시킨다.
비교적 적은 수의 산소 공극들만이 TiO2 -X 영역(204)으로부터 내몰리기 때문에, TiO2 -X 영역(204)이 비교적 양호한 전기 전도율에 미치는 영향은 상당히 작다. 그러나, TiO2 영역(206)의 전기 전도율은 분자 구조(예를 들면, 근본적으로 산소 공극들이 없는)에서 매우 낮은 농도의 산소 공극들을 갖는 것으로부터 몇몇의 산소 공극들을 갖는 분자 구조(예를 들면, 격자)로 변하기 때문에 극적으로 증가한다. 이러한 식으로, TiO2 -X 영역(204) 및 TiO2 영역(206) 둘 모두는 도통하고 있어, GCIB-처리 저항 장치(202)의 낮은 저항성 상태를 생성한다.
GCIB-처리 저항 장치의 저항 상태들을 변경하기 위해 사용되는 인가되는 전압의 크기는 활성 영역 및/또는 이의 특정 부분들의 두께 및 물질들에 따를 수 있다. 하나 이상의 실시예들에 따르면, 2.0 내지 2.5 볼트의 범위의 전압 크기는 저항 상태 변화를 달성하기 위해 사용된다.
도 2b는 본 발명의 하나 이상의 실시예들에 따라, 제 2 저항 상태로 동작되기 시작하는 GCIB-처리 저항 장치의 사시도이다. 높은 저항 상태를 얻기 위해서, TiO2 내의 산소 공극들과 같은 양으로 하전된 도너들은 역-극성 전압(217)을 인가함으로써 TiO2 영역(206)으로부터 TiO2 -X 영역(204)으로 내몰리게 된다. 특정한 이온화된 종들(예를 들면, 공극)의 드리프트를 위해서 역-극성 전압(217)이 임계 전계를 초과할 때, TiO2 영역(206)은 이의 순 양의 전하를 잃고 다시 전하 중립이 된다.
TiO2 -X 영역(204)은 여전히 비교적 높은 농도의 산소 공극들을 내포하며, 그러므로 여전히 상당히 양호한 전도체이다. 역-극성 전압(217)을 인가하였을 때, TiO2-X 영역(204)은 이제 전기화학 셀의 캐소드(cathode)가 된다. TiO2 영역(206)은 진성 TiO2을 향해 산화되어, 화살표(223)로 나탄내 바와 같이, TiO2 영역(206)으로부터 TiO2 -X 영역(204)으로 다시 산소 공극들을 몰아낸다(그럼으로써 감소된다). TiO2 -X 영역(204)이 전도율에 미치는 영향은 비교적 작지만, TiO2 영역(206)의 전도율은 산소 공극 농도가 제로에 다가감에 따라 극적으로 감소한다.
GCIB-처리 저항 장치의 더 높은 저항 상태가 논리 값 "0"으로서 지정되고, 더 낮은 저항 상태가 논리 값 "1"인 것으로서 지정된다면, GCIB-처리 저항 장치는 저항 상태들을 변경하기 위해 인가되는 전압이 제거된 후에 저항 상태는 지속되기 때문에 비휘발성 메모리 장치로서 기능할 수 있다. 다시 도 1을 참조하면, GCIB-처리 저항 장치에 저장된 정보를 판독하는 것은 비휘발성 메모리 장치로서 기능할 수 있고, 조회(interrogation) 전압이 GCIB-처리 저항 장치에 인가될 수 있고 이를 통해 흐르는 전류가 측정될 수 있다. 도 3a는 본 발명의 하나 이상의 실시예들에 따라 GCIB-처리 저항 장치의 물리적 레이아웃의 일례를 도시한 도면이다. 하나 이상의 실시예들에 따르면, GCIB-처리 저항 장치는 대략 2 nm의 활성 영역 폭(W), 및 대략 3 nm의 활성 영역 깊이(TiO2 -X 영역(304) 및 TiO2 영역(306)을 포함)를 갖게 제조될 수 있다. 그러나, 특정한 본 발명의 실시예들은 위에 언급된 치수들로 제한되지 않으며 더 크거나 더 작은 피처 치수들을 갖게 제조될 수 있다. 제 2 전극(307)에 이웃한 TiO2 영역(306)은 초기에 거의 화학량론 TiO2일 수 있고 이에 따라 초기에 높은 저항성일 수 있다. 제 1 전극(305)에 이웃한 TiO2 -X 영역(204)은 초기에 산소가 매우 결핍되어 있을 수 있고, 이에 따라 이 영역은 초기에 높은 전도성이다.
도 3b는 본 발명의 하나 이상의 실시예들에 따라 GCIB-처리 저항 장치의 가변 저항을 도시한 등가 회로도이다. 도 3b에 도시된 가변 저항기(302)는 도 3a에 도시된 GCIB-처리 저항 장치의 물리적 레이아웃에 대응한다. GCIB-처리 저항 장치의 총 저항 R은 TiO2 -X 영역(304)(R1)의 저항과 TiO2 영역(306)(R2)의 저항을 더한 합이다. 위에 기술된 바와 같이, GCIB-처리 저항 장치에 걸친 전압의 인가에 기인하여 TiO2 -X 영역(304)의 산소 공극 농도에 대한 변화는 비교적 작고, 이에 따라 저항 R1은 비교적 일정한 상태로 남는다. GCIB-처리 저항 장치에 걸친 전압의 인가에 기인하여 TiO2 영역(306)의 산소 공극 농도에 대한 변화는 비교적 크며, 이에 따라 저항 R2은 극적으로 변한다(예를 들면, 효과적으로 비-전도성으로부터 전도성으로). 이에 따라 R1은 도 3b에서 (실질적으로) 고정된 저항기로서 표현되고, R2는 가변 저항기(302)로서 표현된다.
도 4a 내지 도 7e는 본 발명의 하나 이상의 실시예들에 따라 GCIB-처리 저항 장치를 형성하기 위한 방법들을 도시한 것이다. 도 4a는 본 발명의 하나 이상의 실시예들에 따라 콘포멀(conformal) 산화막의 증착 후에 GCIB-처리 저항장치를 형성하기 위한 프로세스를 도시한 단면도이다. 본 발명의 하나 이상의 실시예들에 따르면, 기판(442)은 하부(예를 들면, 제 2) 전극(440) 상에 형성된다.
기판(442)은 실리콘(Si), 이산화실리콘(SiO2), 실리콘 카바이드(SiC), 혹은 그외 유전체 물질로 형성될 수 있다. 하부 전극(440)은 금속으로, 혹은 산화물과 쇼트키 접촉을 형성하는 금속 산화물로 형성될 수 있다. 산화막(446)이 n-형 산화물(예를 들면, TiO2)로 형성된다면, 하부 전극(440)은 비교적 높은 일함수를 갖는 물질, 예를 들면, 무엇보다도, 백금(Pt), 루테늄(Ru), 이리듐(Ir), 이리듐 산화물(IrOX)로 형성될 수 있다. 산화막(446)이 p-형 산화물(예를 들면, 산화질소(NiO))로 형성된다면, 하부 전극(440)은 예를 들면 더 낮은 일함수를 갖는 물질(예를 들면, 티타늄(Ti) 또는 은(Ag))로 형성될 수 있다.
기판(442)은 대략 하부 전극(440) 표면에 수직한 방위로 놓여지는 GCIB-처리 저항 장치의 활성 영역을 내포할 피처(예를 들면, 개구, 비아)를 갖게 형성될 수 있고, 혹은 피처는 이를테면 마스킹 및 에칭에 의해서 기판이 증착된 후에 기판 내에 형성될 수도 있다. 피처는 높은 종횡비를 가질 수도 있고, 아닐 수도 있다. 하나 이상의 실시예들에 따르면, 피처는 깊이가 20 nm 혹은 그 미만이 되게 제조된다.
피처의 형성 후에, 그리고 하나 이상의 실시예들에 따르면, 콘포멀 산화막(446)이 피처 및 기판(442) 내에 그리고 이 위에 형성된다. 산화막은 더 낮은 전자 전도율, 더 높은 산소 전도율, 및 적어도 2개의 저항 상태들을 가진 물질로 형성될 수 있다. 산화막은 박막의 TiOx, NiOx, CuOx, AlOx와 같은 금속 산화막, 및/또는 질화물 물질(예를 들면, 알루미늄 질화물과 같은 금속 질화물들)일 수 있다. 예를 들면, 산화막은 산화니켈(NiO), 이산화세슘(CsO2), 산화바나듐(VO2 또는 V2O5), 산화니오븀(Nb2O5), 산화티타늄(TiO2 또는 Ti2O3), 산화텅스텐(WO3), 산화탄탈(Ta2O5) 또는 산화지르코늄(ZrO2)과 같은, 천이 금속 산화물일 수 있다. 그러나, 본 발명의 실시예들은 위에 언급된 산화물들로 제한되지 않으며, 활성 영역은, 무엇보다도, 산화물들, 질화물, 및 이들의 조합들로 형성될 수 있다.
도 4b는 본 발명의 하나 이상의 실시예들에 따라 콘포멀 산화막의 부분의 제거 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 도 4b는 이를테면 화학-기계식 평탄화/연마(CMP) 또는 이외 에치백 프로세스에 의해, 피처의 바깥에 콘포멀 산화막(446)의 부분의 제거를 도시한 것이다.
도 4c는 본 발명의 하나 이상의 실시예들에 따라, 산화막의 기체 클러스터 이온 빔(GCIB) 주입 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 피처 바깥의 콘포멀 산화막(446)의 부분의 제거 후에, 남은 산화막(446)(예를 들면, 기판(442) 내의 피처 안쪽)은 산화막(446)의 제 1(예를 들면, 상부) 부분을 주입하기 위해 GCIB에 노출된다.
본 발명의 제조 방법들은 이온 기울기들을 생성하기 위해 GCIB 기술의 어떤 특징들을 이용한다. GCIB 처리는 잘 제어된 깊이로 기지의 이온(예를 들면, 산소) 프로파일을 가진 균일한 물질이 되게 한다. GCIB 처리는 출발 금속 산화막(446)에 따라 산화 또는 환원하는 것일 수 있다. 본 발명의 실시예들에 따르면, GCIB 처리는 산화, 증착, 혹은 환원 동안 상호작용의 부분으로서 표면 물질을 비정질로 변화시키기 위해 사용된다. 이에 따라, CCIB 처리는 GCIB 프로세스가 자체 제어식(self-limiting)이어서 정밀하게-정의된 영역(예를 들면, 활성 영역 내의 영역)을 생성하기 때문에 그레인에 둔감한 영역이 생성되게 할 수 있다.
GCIB 처리를 위해서, 산소, 질소, 암모니아, 수소, 듀테륨, 이들의 조합들, 혹은 그외 적합한 기체들이 사용될 수 있다. 기체들의 조합들은 원자 비율들 및 공극 농도들의 요망되는 조율을 제공하기 위해 선택될 수 있다. 본 발명의 하나 이상의 실시예들에 따르면, GCIB 처리는 금속 대 산소 비율(예를 들면, Ti 대 산화물 비율, Ni 대 산화물 비율)에서 기울기들을 1 내지 50 nm의 스케일 이내로 생성하기 위해 사용된다. 일부 실시예들에 따르면, GCIB 처리는 금속 대 산소 비율에 기울기들을 약 5 내지 약 20 nm의 범위 이내로 생성하기 위해 사용된다. 다른 실시예들에 따르면, GCIB 처리는 금속 대 산소 비율에서 기울기들을 약 5 내지 약 15 nm의 범위 이내로 생성하기 위해 사용된다.
GCIB에 대한 노출로 이를테면 산소 공극들을 제 1 영역(448)으로부터 제 2 영역(447)으로 이동되게 함으로써 제 1 영역(448)(예를 들면, 활성 영역의 제 1 부분) 및 제 2 영역(447)(예를 들면, 활성 영역의 제 2 부분)이 형성된다. 예를 들면, 균질 금속 산화막(446)은 초기 농도의 산소 공극들을 가질 수 있다. GCIB 노출은 다수의 특정한 산소 공극들이 금속 산화막(446)의 분자 구조(예를 들면, 격자) 내의 이들의 초기 위치로부터 이동되게 할 수 있고, 그럼으로써 두 영역들로서, 결과적인 공핍된 산소 공극 농도를 갖는 제 1 영역(448) 및 결과적인 증대된 산소 공극 농도를 갖는 제 2 영역(447)을 형성할 수 있다.
웨이퍼 표면은 GCIB 처리 동안 실온에 그대로 있고, 따라서 본 개시된 제조 방법들은 열적으로 안정한 패턴 물질들로 제한되지 않는다. 예를 들면, 자기-정렬된 구조를 유지하기 위해 포토레지스트가 사용될 수도 있을 것이다(예를 들면, 그 내부에 활성 영역이 형성되는 유전체(442) 내에 피처의 형성, 피처 내에만 산화물 물질의 증착, GCIB 처리, 이에 이어 포토레지스트 물질의 제거를 위한 마스크의 적용).
도 4d는 본 발명의 하나 이상의 실시예들에 따라 상부 전극 형성 후에 GCIB-처리 저항 장치(402)를 형성하기 위한 프로세스를 도시한 단면도이다. 제 1 영역(448) 및 제 2 영역(447)의 형성 후에, 상부(예를 들면, 제 1) 전극(450)이 제 1 영역(448)에 이웃하여 형성될 수 있다. 상부 전극(450)은 금속으로, 혹은 산화물과 오믹 접촉(ohmic contact)을 형성하는 금속 산화물로 형성될 수 있다. 예를 들면, 상부 전극(450)은 무엇보다도 백금(Pt), 루테늄(Ru), 이리듐(Ir), 이리듐 산화물(IrOX)로 형성될 수 있다.
본 발명의 하나 이상의 실시예들에 따르면, GCIB-처리 저항성 장치의 활성 영역을 형성하기 위해 사용되는 물질 및 도펀트 종들은 활성 영역의 부분들 내에서 이온들(혹은 공극들)의 드리프트가 가능하지만 일정 기간(예를 들면, 동작 전계가 제거된 후에 실온에서 여러 해) 동안 GCIB-처리 저항성 장치가 어떤 저항성 상태 프로그램되든 간에 이 상태로 그대로 있게 하는 것들로 선택된다. 금속 산화막은 예를 들면, 다른 방법들 중에서도, 물리기상 증착(PVD) 프로세스(예를 들면, 스퍼터링), 원자 물질 증착(ALD) 프로세스, 혹은 화학기상 증착(CVD) 프로세스에 의해 형성될 수 있다.
이온 도펀트 종들은 수소와 같은 불순물 원자들 혹은 그외 어떤 다른 양이온 종들(예를 들면, 알칼리) 혹은 활성 영역의 제 1 부분을 위한 전자 도너로서 작용하는 천이 금속들일 수 있다. 대안적으로, 도펀트 종들은 음이온 공극들일 수 있고, 이들은 하전되며 따라서 분자 격자를 위한 도너들이기도 하다. 활성 영역의 영역들 간에 음이온 종들을 구동하는 것도 가능한데, 하나의 영역은 전자 어셉터(electron acceptor)들(예를 들면, 정공 도너(hole doner)들)이 된다.
활성 영역 물질은 금속 산화막(약 50 nm 미만의 두께)일 수 있고, 많은 경우들에 나노결정질, 나노다공성 혹은 비정질이다. 이러한 나노-구조의 물질들 내의 도펀트 종들의 이동도는 확산이 그레인 경계들, 구멍들(pore)을 통해서 혹은 비정질 물질 내의 국부적인 구조적 결함들을 통해 발생할 수 있기 때문에, 벌크 결정질 물질에서보다 훨씬 더 높다. 또한, 금속 산화막의 구조 때문에, 이의 전도율을 실질적으로 변화시키 위해 금속 산화막의 특정한 영역 내로 혹은 이로부터 충분한 도펀트 종들을 이동시키는데 요구되는 시간량은 급속할 수 있다. 예를 들면, 확산 프로세스를 위해 요구되는 시간 t는 연루되는 거리의 제곱으로서 변할 수 있다. 그러므로, 1 나노미터의 거리를 확산하는 시간은 1 마이크로미터를 확산하는 시간의 약 백만분의 1이다.
활성 영역의 물질은 금속 전극들 또는 와이어들에 의해 어느 일측 상에 (제조가 완료된 후에) 접촉될 수 있다. 활성 영역의 물질에 대한 금속의 접촉은 반도체에서 자유 전하 캐리어들을 고갈시킬 수 있어, 활성 영역의 특정 부분들의 물질은 도너들의 경우엔 양(positive)이고 어셉터들의 경우엔 음(negative)인 도펀트 종들의 정체에 따르는 순전하를 가질 수 있게 된다. 금속-반도체 접촉 영역들은 전기적으로 쇼트키 배리어들을 닮아 있다. 금속-반도체 쇼트키 배리어의 통상적 설명은 물질들이 나노미터 규모로 구성된다는 사실에 의해 본 발명의 GCIB-처리 저항성 장치에 관하여 수정될 수 있고, 따라서 구조적 및 전기적 특성들은 반도체-금속 접촉들의 이론이 전개되어 있는 큰 거리들에 대해 평균화되지 않는다.
활성 영역 물질을 통해 전자들의 전도는 전자들의 양자역학적 터널링을 통해서 된다. 상당수의 도펀트 종들이 활성 영역(예를 들면, 이하 논의되는 GCIB에 의한)의 하나의 부분의 반전도성(semiconducting) 물질 내로 주입되었을 때, 터널링 배리어의 폭 및 아마도 높이는 하전된 종들의 전위에 의해 사라지게 된다. 이것은 활성 영역(더 낮은 저항성 상태)을 통해 전도율이 증가되게 한다.
위에 언급된 바와 같이, 활성 영역(예를 들면, 금속 산화물)의 물질은 본 발명의 실시에서 유용한 어떤 특성들을 갖는다. 물질의 이들 특성들 중 하나는 이것이 약(weak) 이온 전도체라는 것이다. 약 이온 전도체의 정의는 GCIB-처리 저항성 장치가 설계되는 응용에 기초한다. 격자 내의 종들에 대한 이동도 및 확산 상수는 "아인쉬타인 관계(Einstein relation)"를 통해 서로 정비례한다. 이에 따라, 격자 내의 이온화된 종들의 이동도가 매우 높다면, 확산 상수도 그러하다. 일반적으로, GCIB-처리 저항 장치와 같은 스위칭 장치는 응용에 따라, 잠시 내지는 몇년의 범위일 수 있는 시간량 동안 특정 상태(예를 들면, 저항성 상태)에 머물러 있을 것이 요망된다.
따라서, 특정 GCIB-처리 저항 장치는 요망되는 수준의 안정성을 보증하기에 충분히 낮은 확산 상수를 가진 활성 영역 물질을 갖게 하고 인가된 전압 신호로 GCIB-처리 저항 장치의 상태를 의도적으로 설정함에 의해서가 아니라 이온화된 종들의 확산을 통해 하나의 저항성 상태로부터 다른 저항성 상태로 장치를 의도하지 않게 스위칭하는 것을 피하도록 제조될 수 있다. 그러므로, "약 이온 전도체"는 이온 이동도, 및 이에 따라 확산 상수가 의도된 사용의 조건들 하에서 필요한 만큼 오랜동안 GCIB-처리 저항 장치의 여러 저항 상태들의 안정성을 보증하기에 충분히 작은 약 이온 전도체이다. "강(strong) 이온 전도체들"은 큰 이온화된 종들의 이동도들을 가질 것이며 따라서 확산에 대해 안정하지 않을 것이다.
도 5a는 본 발명의 하나 이상의 실시예들에 따라, 금속 산화막의 성장 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 본 발명의 하나 이상의 실시예들에 따르면, 기판(542)은 하부(예를 들면, 제 2) 전극(540) 상에 형성된다. 기판(542)은 이 내에 하부 전극 표면에 대략 수직한 피처(예를 들면, 개구, 비아)을 갖게 형성될 수 있고, 혹은 피처는 이를테면 마스킹 및 에칭에 의해 기판이 증착된 후에 기판 내에 형성될 수도 있다. 피처는 높은 종횡비를 가질 수도 있고, 그렇지 않을 수도 있다. 하나 이상의 실시예들에 따르면, 피처는 깊이가 약 20 nm 혹은 그 미만이 되게 제조된다.
GCIB-처리 저항 장치의 활성 영역을 내포하는 피처의 형성 후에, 그리고 하나 이상의 실시예들에 따르면, 금속 산화막(예를 들면, TiOx, NiOx, CuOx)과 같은 산화막(346)은 이를테면 거꾸로 피처 내에 성장됨에 의해서, 피처 내에 형성된다.
도 5b는 본 발명의 하나 이상의 실시예들에 따라, 성장된 금속 산화막의 부분의 제거 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 도 5b는 도 4b에 도시된 것과 유사한 중간 구조에 도달하기 위해서, 이를테면 CMP, 또는 다른 에치백 프로세스에 의해서, 피처 밖으로 확장하는 성장된 금속 산화막(546)의 부분의 제거를 도시한 것이다. 도 5c 및 도 5d에 도시된 후속되는 프로세스는 각각 도 4c 및 도 4d와 관련하여 기술될 수 있다.
도 5c는 본 발명의 하나 이상의 실시예들에 따라, 금속 산화막의 GCIB 처리 후에 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 피처 밖으로 확장하는 성장된 금속 산화막(546)의 부분의 제거 후에, 남은 금속 산화막(546)(예를 들면, 기판(542)내 피처 내부)은 성장된 금속 산화막(546)의 제 1(예를 들면, 상부) 부분을 형성하기 위해 GCIB에 노출된다. GCIB 처리는 출발 금속 산화막(546)에 따라, 산화 또는 환원하는 것일 수 있다. 산소, 질소, 암모니아, 수소, 듀테륨, 이들의 조합들 또는 이외 다른 적합한 기체들이 GCIB 처리를 위해 사용될 수 있다. 기체들의 조합들은 원자비들 및 공극 농도들의 요망되는 조율을 제공하기 위해 선택될 수 있다. GCIB에 대한 노출은 산소 공극 농도에 기초하여, 제 1 영역(548) 및 제 2 영역(547)이 형성되게 하는데, 제 1 영역(548)은 GCIB 처리에 의해 공핍된 산소 공극 농도를 가지며, 제 2 영역(547)은 GCIB 처리에 의해 증대된 산소 공극 농도를 갖는다.
도 5d는 본 발명의 하나 이상의 실시예들에 따라, 상부 전극 정의 후에 GCIB-처리 저항 장치(502)를 형성하기 위한 프로세스를 도시한 단면도이다. 제 1 영역(548) 및 제 2 영역(547)의 형성 후에, 상부(예를 들면, 제 1) 전극(550)은 제 1 영역(548)에 이웃하여 형성된다.
도 6a는 본 발명의 하나 이상의 실시예들에 따라, 금속 산화막의 부분적 성장 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 도 6a는 활성 영역의 금속 산화물 물질(646)이 기판(642) 내에 형성되는 피처 밖으로 확장하지 않도록 부분적으로 성장되는 것을 제외하고, 도 5a에 도시된 것과 유사한 제조 방법을 도시한 것이다. 즉, 활성 영역 금속 산화물 물질(646)은 기판(642) 내에 그리고 전극(640) 상에 형성되는 피처 내에 완전히 포함될 수 있다. 당업자가 아는 바와 같이, 피처를 갖고 활성 영역 물질을 부분적으로 성장시키는 것은 도 5a와 도 5b 사이에 도시된 것과 같은 제거 프로세스 단계에 대한 필요성을 제거한다. 기판(642)의 피처 내에서의 금속 산화물 물질(646)의 부분적 성장은 피처 내에서 다소 함몰된 활성 영역이 되게 한다.
도 6b는 본 발명의 하나 이상의 실시예들에 따라, 부분적으로 성장된 금속 산화막의 GCIB 처리 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. GCIB 처리의 이방성 특성에 기인하여, GCIB 노출은 앞서 기술된 바와 같이, 예를 들면 산소 공극 농도에 기초하여 제 1 영역(649) 및 제 2 영역(647)을 형성하기 위해 초기 활성 영역 물질(646)을 형성하는데 여전히 유효할 수 있다.
도 6c는 본 발명의 하나 이상의 실시예들에 따라, 상부 전극 정의 후에 GCIB-처리 저항 장치(602)를 형성하기 위한 프로세스를 도시한 단면도이다. 제 1 영역(649) 및 제 2 영역(647)의 형성 후에, 상부(예를 들면, 제 1) 전극(650)은 전극(650)이 도 6c에 도시된 바와 같이 피처 내로 확장하게 제 1 영역(649)에 이웃하여 형성된다.
도 7a는 본 발명의 하나 이상의 실시예들에 따라 금속 산화막의 부분적 성장 후에 함몰된 활성 영역을 포함하는 GCIB-처리 저항 메모리를 형성하기 위한 프로세스를 도시한 단면도이다. GCIB는 활성 영역 물질을 부분적으로 성장시키고 GCIB 의해 처리하여 이 내부에 2개의 영역들을 형성하고, 활성 영역을 증착된 금속 산화물로 덮음으로써, GCIB-처리 저항성 장치(예를 들면, GCIB-처리 저항성 장치의 중간에)를 내포하기 위해 사용되는 피처 내에 함몰된 하나 이상의 자동으로-조율된 구역들(예를 들면, 특정한 산소 공극 특징들을 가진 활성 영역들)을 정의하기 위해 사용된다. 도 7a는 기판(742) 내에 형성된 피처 밖으로 확장하지 않게 활성 영역 금속 산화물 물질(646)의 부분적 성장을 도시하는 도 6a와 유사하다. 즉, 활성 영역 금속 산화물 물질(746)은 전극(740) 상의 기판(742) 내에 형성된 피처 내에 완전히 포함된다. 하나 이상의 실시예들에 따르면, 활성 영역 금속 산화물 물질(746)은 도 6a에 도시된 활성 영역 금속 산화물 물질(646)의 것보다 더 혹은 덜 함몰될 수 있다.
도 6a와 관련하여 앞에서 논의된 바와 같이, 당업자는 기판(742) 내에 형성된 완전히 피처 내에 그리고 전극(740) 상에 활성 영역 금속 산화물 물질(746)을 부분적으로 성장시키는 것은 도 5a와 도 5b 간에 도시된 것과 같은 제거 프로세스 단계에 대한 필요성을 제거함을 알 것이다. 기판(642)의 피처 내에서의 금속 산화물 물질(746)의 부분적 성장은 피처 내에 함몰된 활성 영역이 되게 한다.
도 7b는 본 발명의 하나 이상의 실시예들에 따라 부분적으로 성장된 금속 산화막의 GCIB 처리 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 도 6b와 관련하여 논의된 바와 같이, GCIB 처리의 이방성 특성에 기인하여, GCIB 노출은 제 1 영역(752) 및 제 2 영역(747)을 형성하기 위해 초기 활성 영역 물질(746)을 형성하는데 유효하며, 영역들은 예를 들면, 산소 공극 농도에 기초하여 정의된다.
도 7c는 본 발명의 하나 이상의 실시예들에 따라, 콘포멀 금속 산화막의 증착 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 활성 영역 금속 산화물 물질(746)의 부분적 성장, 및 이를 함몰된 활성 영역 내에 제 1 영역(752) 및 제 2 영역(747)을 형성하기 위해 GCIB에 노출한 후에, 하나 이상의 실시예들에 따라, 콘포멀 산화막(754)이 제 1 영역(752) 및 기판(742)의 위에 함몰된 활성 영역 상에 형성된다. 콘포멀 산화막(754)은 피처 내에 초기에 성장된 활성 영역 물질(746)과 동일한 혹은 다른 물질로 형성될 수 있다. 예를 들면, 콘포멀 산화막은 TiOx, NiOx, CuOx와 같은 금속 산화막일 수 있다. 얇은 금속 산화막은 예를 들면, 다른 방법들 중에서도, 원자 물질 증착(ALD), 또는 화학기상 증착(CVD)에 의해 형성될 수 있다.
도 7d는 본 발명의 하나 이상의 실시예들에 따라, 콘포멀 금속 산화막(754)의 부분의 제거 후에 GCIB-처리 저항 장치를 형성하기 위한 프로세스를 도시한 단면도이다. 도 7d는 이를테면 화학-기계식 평탄화/연마(CMP) 또는 그외 에치백 프로세스에 의해, 피처 밖에 콘포멀 금속 산화막(754)의 부분의 제거를 도시한 것이다. 하나 이상의 실시예들에 따르면, 그리고 도 2c와 관련하여 도시되고 기술되었던 것과는 달리, 콘포멀 금속 산화막(754)은 더 GCIB 처리되지 않는다. 당업자는 제 1 영역(752) 상의 콘포멀 금속 산화막(754)의 형성이 피처 내에 완전히 함몰된 활성 영역을 갖는 GCIB-처리 저항성 장치가 되게 함을 알 것이다. 피처는 명목상으로 20 nm 이하의 범위에서 영역 경계들에 수직한 치수를 갖게 구성된다.
도 7e는 본 발명의 하나 이상의 실시예들에 따라 상부 전극 정의 후에 GCIB-처리 저항 장치(702)를 형성하기 위한 프로세스를 도시한 단면도이다. 콘포멀 금속 산화막(754)의 부분의 제거 후에, 상부(예를 들면, 제 1) 전극(750)이 콘포멀 금속 산화막(754)에 이웃하여 형성된다.
GCIB-처리 저항성 장치의 활성 영역(예를 들면, 제 1 영역(747) 및 제 2 영역(752))를 매립하는 것은 활성 영역 내에 안정된 산소 농도들을 유지하는 잇점들을 가질 수 있다. 또한, 활성 영역의 쥴 가열(joule heating)에 연관된 어떤 열적 고찰들은 이러한 구성이 유전체 기판(742) 내에 활성 영역을 격리시키기 때문에 활성 영역을 매립함으로써 잇점이 얻어진다.
GCIB의 순환 능력 때문에, 개시된 제조 방법들은 GCIB-처리 저항성 장치의 어떤 특징들을 최적화하기 위해 차별적인 원자 비율들의 적층체(laminate)들을 만드는데 사용될 수 있다. 예를 들면, 적층체는 산화물 물질의 각각의 증착/성장과 이에 이은 GCIB에 의해 형성될 수 있다.
개시된 방법들은 메모리 셀의 순환 동안 이온 및 전자 이동에 대한 규제 배리어로서 작용하게 얇은 산화물이 사용되는 전해질 셀 메모리 제조에도 적용될 수 있다. 예를 들면, Ge-기반의 전해질 메모리 셀은 Ge 물질이 GeOx 물질 위에 형성된 GeOx 물질(GCIB에 의해 처리됨)의 형성에 의해 제조될 수 있다.
도 8은 본 발명의 하나 이상의 실시예들에 따라, 도 1의 GCIB-처리 저항 장치로서 구현될 수 있는 복수의 저항 상태들을 갖는 적층된 RRAM 구조의 예를 도시한 것이다. 당업자는 복수의 GCIB-처리 저항 장치들을 직렬 및/또는 병렬 조합들로 결합함으로써 복수 저항 상태들이 달성될 수 있음을 알 것이다. 도 8은 직렬로 연결된 제 1 GCIB-처리 저항 장치(802-1) 및 제 2 GCIB-처리 저항 장치(802-2)를 도시한 것이다. 제 1 GCIB-처리 저항 장치(802-1)는 제 1 저항 특징들을 갖게 제조될 수 있고, 제 2 GCIB-처리 저항 장치(802-2)는 제 2 저항 특징들을 갖게 제조될 수 있다.
직렬 연결된 GCIB-처리 저항 장치의 전체 저항 R은 GCIB-처리 저항 장치의 저항들의 합이다. 당업자는 복수 활성 영역들을 가진 GCIB-처리 저항성 장치들을 형성하기 위해서, 도 7a 내지 도 7e와 관련하여 도시된 바와 같이 피처 내에 활성 영역이 매립될 수 있게 하는 방법을 추론할 수 있다. 따라서, 적합한 제어 로직을 사용하여, 총 저항 R의 4개의 개별적 값들을 달성하고 그럼으로써 복수 레벨의 메모리 셀을 제조할 수 있게 하는 것이 가능하다. 본 발명의 실시예들은 도 8과 관련하여 도시되고 기술된 바와 같이 4개의 저항 상태들로 제한되지 않는다. 당업자는 여러 낮고 높은 저항 상태들을 갖는 GCIB-처리 저항 장치의 여러 가지 조합들에 의해 더 많은 혹은 더 적은 상태들이 얻어질 수 있음을 알 것이다.
특정한 실시예들이 본원에 도시되고 기술되었을지라도, 당업자들은 동일 결과들을 달성하기 위해 계산된 구성이 도시된 구체적 실시예들을 대체할 수 있음을 알 것이다. 본 개시된 바는 본 발명의 하나 이상의 실시예들의 개조 혹은 변형들도 포함한다. 위에 기술된 바는 제약적 형태가 아니라 예시적 형태로 행해졌음을 알아야 한다. 위에 실시예들의 조합, 및 특정하게 본원에 기술되지 않은 다른 실시예들의 조합은 위에 기술된 바를 검토하였을 때 당업자들에게 명백할 것이다. 본 발명의 하나 이상의 실시예들의 범위는 위에 구조들 및 방법들이 사용되는 다른 적용들을 포함한다. 그러므로, 본 발명의 하나 이상의 실시예들의 범위는 이러한 청구항들이 부여하는 일범위의 전체 등가물들과 더불어 첨부된 청구항들과 관련하여 판정되어야 한다.
전술한 상세한 설명에서, 일부 특징들은 효율적 설명을 위해 단일 실시예로 그룹화하였다. 개시된 이 방법은 본 발명의 개시된 실시예들이 각 청구항에 분명하게 인용된 것보다 더 많은 특징들을 사용해야 하는 의도를 반영하는 것으로 해석되지 않아야 한다. 그보다는, 다음 청구항들이 반영하는 바와 같이, 발명의 요체는 개시된 단일 실시예의 모든 특징들 미만의 특징들에 놓여 있다. 따라서, 다음 청구항들은 상세한 설명에 포함되고 각 청구항은 자체가 별도의 실시예를 구성한다.

Claims (38)

  1. GCIB-처리 저항성 장치를 형성하는 방법으로서,
    하측 전극을 형성하는 단계;
    상기 하측 전극 상에 산화물 물질을 형성하는 단계;
    상기 산화물 물질의 제 2 부분의 저항을 기준으로 상기 산화물 물질의 제 1 부분의 저항에 변화가 발생할 때까지 상기 산화물 물질을 기체 클러스터 이온 빔(GCIB : gas cluster ion beam)에 노출시키는 단계; 및
    상기 제 1 부분 상에 상측 전극을 형성하는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  2. 청구항 1에 있어서,
    상기 GCIB는 상기 산화물 물질의 상기 제 2 부분의 분자 구조 내의 이온 종들의 농도를 기준으로 상기 산화물 물질의 상기 제 1 부분의 분자 구조에서의 이온 종들의 농도를 변화시키게 구성된, GCIB-처리 저항성 장치를 형성하는 방법.
  3. 청구항 1에 있어서,
    상기 GCIB는 상기 제 2 부분의 분자 구조에서 산소 공극들의 농도를 기준으로 상기 산화물 물질의 상기 제 1 부분의 분자 구조에서 산소 공극들의 농도를 변화시키게 구성된, GCIB-처리 저항성 장치를 형성하는 방법.
  4. 청구항 3에 있어서,
    상기 산화물 물질은 산소 공극들의 초기 균질 농도를 가진 분자 구조를 갖는, GCIB-처리 저항성 장치를 형성하는 방법.
  5. 청구항 3에 있어서,
    상기 산화물 물질을 상기 GCIB에 노출시키는 단계는 상기 산화물 물질의 상기 분자 구조에서의 상기 산소 공극들 중 일부를 상기 제 1 부분으로부터 상기 제 2 부분으로 몰아내는, GCIB-처리 저항성 장치를 형성하는 방법.
  6. 청구항 3에 있어서,
    상기 산화물 물질을 상기 GCIB에 노출시키는 단계는 상기 산화물 물질의 상기 분자 구조에서의 상기 산소 공극들 중 일부를 상기 제 2 부분으로부터 상기 제 1 부분으로 몰아내는, GCIB-처리 저항성 장치를 형성하는 방법.
  7. 청구항 1에 있어서,
    상기 GCIB에 대한 상기 산화물 물질의 노출 동안 상기 산화물 물질의 표면을 실온에서 유지하는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  8. 청구항 1에 있어서,
    상기 산화물 물질을 상기 GCIB에 노출시키는 단계는 산화 동안 상기 제 1 부분의 분자 구조를 비정질로 변화시키는, GCIB-처리 저항성 장치를 형성하는 방법.
  9. 청구항 1에 있어서,
    상기 산화물 물질을 상기 GCIB에 노출시키는 단계는 환원하는 동안에 상기 제 1 부분의 분자 구조를 비정질로 변화시키는, GCIB-처리 저항성 장치를 형성하는 방법.
  10. 청구항 1에 있어서,
    상기 산화물 물질을 형성하는 단계는 금속 산화물 물질을 형성하는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  11. 청구항 10에 있어서,
    상기 산화물 물질을 상기 GCIB에 노출시키는 단계는 1 내지 50 nm의 범위 내에서 금속 대 산화물 비율에서 기울기를 생성하는, GCIB-처리 저항성 장치를 형성하는 방법.
  12. 청구항 10에 있어서,
    상기 금속 산화물 물질을 형성하는 단계는 티타늄 산화물, 니켈 산화물 및 구리 산화물을 포함하는 그룹으로부터 선택된 물질을 형성하는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  13. 청구항 10에 있어서,
    산소, 질소, 암모니아 및 듀테륨을 포함하는 그룹으로부터 선택된 적어도 하나의 기체를 갖는 상기 GCIB에 대해 상기 산화물 물질을 노출시키는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  14. 청구항 10에 있어서,
    상기 금속 산화물 물질을 형성하는 단계는 천이 금속 산화물 물질을 형성하는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  15. 청구항 10에 있어서,
    상기 금속 산화물 물질의 상기 제 1 부분은 복수의 개별 물질들의 증착에 연관된 그레인 경계(grain boundary)가 없는, GCIB-처리 저항성 장치를 형성하는 방법.
  16. 청구항 1 내지 청구항 15 중 어느 한 항에 기재된 프로세스에 따라 제작된 GCIB-처리 저항성 장치.
  17. GCIB-처리 저항성 장치로서,
    하측 전극;
    상기 하측 전극 상에 형성된 산화물 물질 - 상기 산화물 물질은 기체 클러스터 이온 빔(GCIB) 주입 영역 및 제 2 영역을 포함하고, 상기 산화물 물질의 상기 GCIB 주입 영역은 그 내부에 산소 공극들의 농도의 이온 기울기(ionic gradient)를 가짐 -; 및
    상기 산화물 물질의 상기 GCIB 주입 영역 상에 형성된 상측 전극
    을 포함하고,
    상기 산화물 물질의 상기 GCIB 주입 영역의 저항은 상기 제 2 영역의 저항과 상이한,
    GCIB-처리 저항성 장치.
  18. GCIB-처리 저항성 장치를 형성하는 방법으로서,
    하측 전극을 형성하는 단계;
    반도체의 분자 구조에서의 초기 농도의 이온 종들을 포함하는 물질로 형성된 반도체 물질을 상기 하측 전극 상에 형성하는 단계;
    산화물 물질의 제 2 부분의 저항을 기준으로 상기 반도체 물질의 제 1 부분의 저항에 변화가 일어날 때까지 상기 반도체 물질을 기체 클러스터 이온 빔(GCIB)에 노출시키는 단계; 및
    상측 전극을 상기 제 1 부분 상에 형성하는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  19. 청구항 18에 있어서,
    상기 GCIB는 상기 반도체 물질의 상기 제 2 부분의 상기 분자 구조에서의 이온 종들의 상기 농도를 기준으로 상기 반도체 물질의 상기 제 1 부분의 상기 분자 구조에서의 이온 종들의 상기 농도를 변화시키게 구성된, GCIB-처리 저항성 장치를 형성하는 방법.
  20. 청구항 19에 있어서,
    상기 반도체 물질은 GCIB 노출에 의해 수정될 수 있는 이온 종들의 초기 균질의 농도를 가진 분자 구조를 갖는, GCIB-처리 저항성 장치를 형성하는 방법.
  21. 청구항 18 내지 청구항 20 중 어느 한 항에 있어서,
    이온 종들은 질소 이온들을 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  22. 청구항 18 내지 청구항 20 중 어느 한 항에 있어서,
    반도체 물질을 형성하는 단계는 알루미늄 질화물 물질을 형성하는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  23. 청구항 22에 있어서,
    상기 반도체 물질을 상기 GCIB에 노출시키는 단계는 상기 반도체 물질의 상기 분자 구조에서의 질소 이온들 중 일부를 상기 제 1 부분으로부터 상기 제 2 부분으로 몰아내는, GCIB-처리 저항성 장치를 형성하는 방법.
  24. 청구항 22에 있어서,
    상기 반도체 물질을 상기 GCIB에 노출시키는 단계는 상기 반도체 물질의 상기 분자 구조에서의 질소 이온들 중 일부를 상기 제 2 부분으로부터 상기 제 1 부분으로 몰아내는, GCIB-처리 저항성 장치를 형성하는 방법.
  25. 청구항 18에 있어서,
    상기 반도체 물질을 상기 하측 전극 상에 형성하는 단계는,
    상기 하측 전극 상에 유전체 물질을 형성하는 단계;
    20 nm 이하의 상기 하측 전극으로부터 측정된 치수를 갖는 피처를 상기 유전체 물질에 형성하는 단계
    상기 피처 내에 산화물 물질을 성장시키는 단계를 포함하는, GCIB-처리 저항성 장치를 형성하는 방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
KR1020127022034A 2010-01-26 2011-01-25 Ｇｃｉｂ-처리 저항성 장치 KR101381471B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/693,936 US8223539B2 (en) 2010-01-26 2010-01-26 GCIB-treated resistive device
US12/693,936 2010-01-26
PCT/US2011/000134 WO2011093995A2 (en) 2010-01-26 2011-01-25 Gcib-treated resistive device

Publications (2)

Publication Number Publication Date
KR20120117900A KR20120117900A (ko) 2012-10-24
KR101381471B1 true KR101381471B1 (ko) 2014-04-04

Family

ID=44308837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022034A KR101381471B1 (ko) 2010-01-26 2011-01-25 Ｇｃｉｂ-처리 저항성 장치

Country Status (7)

Country Link
US (4) US8223539B2 (ko)
EP (1) EP2529400B1 (ko)
KR (1) KR101381471B1 (ko)
CN (1) CN102725846B (ko)
SG (1) SG182741A1 (ko)
TW (1) TWI424534B (ko)
WO (1) WO2011093995A2 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
JP5299105B2 (ja) * 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8638584B2 (en) 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
WO2011096940A1 (en) * 2010-02-08 2011-08-11 Hewlett-Packard Development Company, L.P. Memory resistor having multi-layer electrodes
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8437173B2 (en) * 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
US9024285B2 (en) * 2010-04-19 2015-05-05 Hewlett-Packard Development Company, L.P. Nanoscale switching devices with partially oxidized electrodes
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8750062B2 (en) * 2010-07-30 2014-06-10 Hewlett-Packard Development Company, L.P. Memory element and method for determining the data state of a memory element
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US20120225532A1 (en) * 2011-03-03 2012-09-06 Tel Epion Inc. Method for controlling a resistive property in a resistive element using a gas cluster ion beam
WO2013089666A1 (en) * 2011-12-12 2013-06-20 Hewlett Packard Development Company, L.P. Memristors and methods of fabrication
KR20130101351A (ko) * 2012-03-05 2013-09-13 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
US20150053908A1 (en) * 2012-03-09 2015-02-26 Privatran Memristive device and method of manufacture
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9130167B2 (en) * 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
KR20130118095A (ko) * 2012-04-19 2013-10-29 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
WO2013162553A1 (en) * 2012-04-25 2013-10-31 Hewlett-Packard Development Company, L.P. Nonlinear memristors
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8658463B2 (en) 2012-07-30 2014-02-25 Hewlett-Packard Development Company, L.P. Memristor with embedded switching layer
US9450022B1 (en) * 2012-09-05 2016-09-20 Hrl Laboratories, Llc Memristor devices and fabrication
KR101925448B1 (ko) * 2012-12-17 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US20140175360A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Bilayered Oxide Structures for ReRAM Cells
KR102166506B1 (ko) * 2012-12-26 2020-10-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 기억 장치 및 그 제조 방법
KR101977271B1 (ko) * 2013-04-05 2019-05-10 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
TWI548127B (zh) * 2014-09-19 2016-09-01 華邦電子股份有限公司 電阻式隨機存取記憶體
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9691900B2 (en) * 2014-11-24 2017-06-27 International Business Machines Corporation Dual epitaxy CMOS processing using selective nitride formation for reduced gate pitch
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
DE102015000120A1 (de) * 2015-01-07 2016-07-07 Merck Patent Gmbh Elektronisches Bauelement
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
WO2016122445A1 (en) * 2015-01-26 2016-08-04 Hewlett Packard Enterprise Development LP. Resistive memory arrays with a negative temperature coefficient of resistance material
US9362230B1 (en) 2015-05-27 2016-06-07 Globalfoundries Inc. Methods to form conductive thin film structures
KR102450814B1 (ko) * 2015-12-29 2022-10-05 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 그 제조 방법과, 이를 포함하는 전자 장치
RU2688865C2 (ru) * 2016-11-02 2019-05-22 Федеральное государственное бюджетное учреждение науки Институт проблем технологии микроэлектроники и особочистых материалов Российской академии наук (ИПТМ РАН) Способ модификации наноструктур материалов электронной техники газовыми кластерными ионами
US10454026B2 (en) * 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
KR102411663B1 (ko) * 2017-09-05 2022-06-21 삼성전자주식회사 광 변조 소자 및 이를 포함하는 전자 기기
US10777267B2 (en) 2018-01-08 2020-09-15 International Business Machines Corporation High speed thin film two terminal resistive memory
US20190214082A1 (en) * 2018-01-08 2019-07-11 International Business Machines Corporation High speed thin film two terminal resistive memory
US10586591B2 (en) 2018-01-08 2020-03-10 International Business Machines Corporation High speed thin film two terminal resistive memory
US10418550B2 (en) * 2018-05-29 2019-09-17 Nanjing University High temperature resistant memristor based on two-dimensional covalent crystal and preparation method thereof
US10727407B2 (en) 2018-08-08 2020-07-28 International Business Machines Corporation Resistive switching memory with replacement metal electrode
US10930844B2 (en) * 2018-10-11 2021-02-23 International Business Machines Corporation Three-terminal oxygen intercalation neuromorphic devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003505867A (ja) 1999-07-19 2003-02-12 エピオン コーポレイション 表面平滑加工用適応ｇｃｉｂ
KR20080050989A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 메모리 소자 및 그 제조방법
JP2009043975A (ja) 2007-08-09 2009-02-26 Tokyo Electron Ltd ドライクリーニング方法、基板処理装置、半導体装置の製造方法及び記憶媒体
KR20100077647A (ko) * 2008-12-29 2010-07-08 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251835B1 (en) * 1997-05-08 2001-06-26 Epion Corporation Surface planarization of high temperature superconductors
US5907780A (en) * 1998-06-17 1999-05-25 Advanced Micro Devices, Inc. Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation
JP3325868B2 (ja) * 2000-01-18 2002-09-17 ティーディーケイ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
US6495474B1 (en) * 2000-09-11 2002-12-17 Agere Systems Inc. Method of fabricating a dielectric layer
US20030006877A1 (en) 2001-01-17 2003-01-09 Equipe Communications Corporation Providing variable delays through stacked resistor pads
US20030021908A1 (en) * 2001-07-27 2003-01-30 Nickel Janice H. Gas cluster ion beam process for smoothing MRAM cells
EP1565933A4 (en) * 2002-11-08 2007-05-02 Epion Corp PROCESSING INTEGRATED CIRCUIT INTERCONNECTION STRUCTURES USING A GAS AGGREGATE ION BEAM
JP2004234228A (ja) * 2003-01-29 2004-08-19 Seiko Epson Corp 画像検索装置、画像検索装置におけるキーワード付与方法、及びプログラム
US6953705B2 (en) * 2003-07-22 2005-10-11 E. I. Du Pont De Nemours And Company Process for removing an organic layer during fabrication of an organic electronic device
US7759254B2 (en) * 2003-08-25 2010-07-20 Panasonic Corporation Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
US7799683B2 (en) * 2004-11-08 2010-09-21 Tel Epion, Inc. Copper interconnect wiring and method and apparatus for forming thereof
US7405152B2 (en) * 2005-01-31 2008-07-29 International Business Machines Corporation Reducing wire erosion during damascene processing
US7504135B2 (en) * 2005-02-03 2009-03-17 Samsung Electronics Co., Ltd Method of fabricating a manganese diffusion barrier
US7186992B2 (en) * 2005-02-07 2007-03-06 Hewlett-Packard Development Company, L.P. Method of fabricating a polarizing layer on an interface
US20060292762A1 (en) * 2005-06-22 2006-12-28 Epion Corporation Replacement gate field effect transistor with germanium or SiGe channel and manufacturing method for same using gas-cluster ion irradiation
US7666526B2 (en) * 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
US8900980B2 (en) * 2006-01-20 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free SiGe source/drain formation by epitaxy-free process
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7724562B2 (en) * 2006-11-02 2010-05-25 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with heater
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US7564024B2 (en) * 2007-06-28 2009-07-21 Tel Epion Inc. Methods and apparatus for assigning a beam intensity profile to a gas cluster ion beam used to process workpieces
US7754588B2 (en) * 2007-09-28 2010-07-13 Tel Epion Inc. Method to improve a copper/dielectric interface in semiconductor devices
US7749849B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom
US7833889B2 (en) * 2008-03-14 2010-11-16 Intel Corporation Apparatus and methods for improving multi-gate device performance
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US7846807B2 (en) * 2008-06-19 2010-12-07 Hermes-Epitek Corp. Method for forming memristor material and electrode structure with memristance
US7947582B2 (en) * 2009-02-27 2011-05-24 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing
US8198124B2 (en) * 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8088685B2 (en) * 2010-02-09 2012-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of bottom-up metal film deposition
US8437173B2 (en) * 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
US8241944B2 (en) * 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003505867A (ja) 1999-07-19 2003-02-12 エピオン コーポレイション 表面平滑加工用適応ｇｃｉｂ
KR20080050989A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 메모리 소자 및 그 제조방법
JP2009043975A (ja) 2007-08-09 2009-02-26 Tokyo Electron Ltd ドライクリーニング方法、基板処理装置、半導体装置の製造方法及び記憶媒体
KR20100077647A (ko) * 2008-12-29 2010-07-08 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120117900A (ko) 2012-10-24
EP2529400A4 (en) 2015-01-28
US20120280198A1 (en) 2012-11-08
US20140141590A1 (en) 2014-05-22
CN102725846A (zh) 2012-10-10
US8223539B2 (en) 2012-07-17
SG182741A1 (en) 2012-08-30
US9343677B2 (en) 2016-05-17
EP2529400B1 (en) 2016-07-20
US20110182103A1 (en) 2011-07-28
EP2529400A2 (en) 2012-12-05
TW201145460A (en) 2011-12-16
WO2011093995A3 (en) 2011-10-27
US20150200360A1 (en) 2015-07-16
CN102725846B (zh) 2015-11-25
US9087989B2 (en) 2015-07-21
TWI424534B (zh) 2014-01-21
US8599608B2 (en) 2013-12-03
WO2011093995A2 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
KR101381471B1 (ko) Ｇｃｉｂ-처리 저항성 장치
US8048755B2 (en) Resistive memory and methods of processing resistive memory
KR100855855B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
KR102118768B1 (ko) 3 개 이상의 저항 상태 랜덤 액세스 메모리 셀
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US8461564B2 (en) Memory devices having an embedded resistance memory with metal-oxygen compound
US8767439B2 (en) Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device
US8507968B2 (en) Memristive transistor memory
KR100764343B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US9000407B2 (en) ReRAM materials stack for low-operating-power and high-density applications
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
US10553645B2 (en) Resistive memory device by substrate reduction
US20110309319A1 (en) Horizontally oriented and vertically stacked memory cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6