KR101925448B1 - 가변 저항 메모리 장치 및 그 제조 방법 - Google Patents

가변 저항 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101925448B1
KR101925448B1 KR1020120147366A KR20120147366A KR101925448B1 KR 101925448 B1 KR101925448 B1 KR 101925448B1 KR 1020120147366 A KR1020120147366 A KR 1020120147366A KR 20120147366 A KR20120147366 A KR 20120147366A KR 101925448 B1 KR101925448 B1 KR 101925448B1
Authority
KR
South Korea
Prior art keywords
metal oxide
oxide layer
oxygen
variable resistance
layer
Prior art date
Application number
KR1020120147366A
Other languages
English (en)
Other versions
KR20140078234A (ko
Inventor
이기정
김범용
김완기
박우영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120147366A priority Critical patent/KR101925448B1/ko
Priority to US13/842,155 priority patent/US8921214B2/en
Publication of KR20140078234A publication Critical patent/KR20140078234A/ko
Application granted granted Critical
Publication of KR101925448B1 publication Critical patent/KR101925448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

가변 저항 메모리 장치 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 제1 전극 상에 산소부족형 제1 금속 산화물층을 형성하는 단계; 상기 제1 금속 산화물층 상에 산소리치형 제2 금속 산화물층을 형성하는 단계; 상기 제1 및 제2 금속 산화물층에 대해 수소를 포함하는 플라즈마로 처리하는 단계; 산소리치형 제3 금속 산화물층을 형성하는 단계; 및 상기 제3 금속 산화물층 상에 제2 전극을 형성하는 단계를 포함한다.

Description

가변 저항 메모리 장치 및 그 제조 방법{RESISTANCE VARIABLE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 기술에 관한 것으로, 보다 상세하게는 가변 저항 메모리 장치 및 그 제조 방법에 관한 것이다.
최근 인가되는 바이어스에 따라 서로 다른 저항 상태 사이에서 스위칭하는 변 저항 물질을 이용하여 데이터를 저장하는 가변 저항 메모리 장치가 다양하게 개발되고 있다.
다양한 가변 저항 메모리 장치 중에서, 주로 금속 산화물로 이루어지는 가변 저항 물질층에 국소적으로 생성/소멸되는 일종의 전류 통로인 필라멘트에 의해 스위칭이 일어나는 장치를 ReRAM(Resistive Random Access Memory)이라고 칭한다. 이때, 필라멘트의 생성/소멸은 금속 산화물 내의 산소 공공의 거동에 따라 발생하기 때문에, 가변 저항 물질층은 적어도 산소 공공을 포함하는 층을 가져야 한다.
구체적으로, 가변 저항 물질층은, 화학양론비보다 산소가 부족하여 다량의 산소 공공을 포함하는 산소부족형(oxygen-deficient) 금속 산화물층과, 화학양론비를 만족하는 산소리치형(oxygen-rich) 금속 산화물층의 이중층을 포함할 수 있다. 여기서, 산소부족형 금속 산화물층은 산소리치형 금속 산화물층으로 산소 공공을 공급하는 역할을 하며, 산소리치형 금속 산화물층은 산소부족형 금속 산화물층으로부터의 산소 공공의 유입 여부에 따라서 필라멘트가 생성 또는 소멸되어 실제로 스위칭이 발생하는 층에 해당한다.
위와 같은 이중층은 산소부족형 금속 산화물층이 아래에 위치하고 산소리치형 금속 산화물층이 위에 위치하는 구조이거나, 반대로, 산소리치형 금속 산화물층이 아래에 위치하고 산소부족형 금속 산화물층이 위에 위치하는 구조일 수 있다.
그런데, 특히 산소부족형 금속 산화물층 상에 산소리치형 금속 산화물층이 위치하는 경우, 산소리치형 금속 산화물층의 증착시 하부의 산소부족형 금속 산화물층 일부가 산화되어 산소 공공 밀도가 감소하고 그에 따라 스위칭 특성이 열화되는 문제가 발생하고 있다.
본 발명이 해결하려는 과제는, 공정 개선으로 우수한 스위칭 특성을 가질 수 있고 아울러 서로 대칭하는 멀티 스택(multi stack) 구조의 구현이 가능한 가변 저항 메모리 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 제1 전극 상에 산소부족형 제1 금속 산화물층을 형성하는 단계; 상기 제1 금속 산화물층 상에 산소리치형 제2 금속 산화물층을 형성하는 단계; 상기 제1 및 제2 금속 산화물층에 대해 수소를 포함하는 플라즈마로 처리하는 단계; 산소리치형 제3 금속 산화물층을 형성하는 단계; 및 상기 제3 금속 산화물층 상에 제2 전극을 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 제1 전극과 제2 전극 사이에 개재되고 순차적으로 적층된 산소부족형 금속 산화물과 산소리치형 금속 산화물을 포함하는 제1 가변 저항 물질층, 및 상기 제1 전극과 제3 전극 사이에 개재되고 순차적으로 적층된 산소리치형 금속 산화물과 산소부족형 금속 산화물을 포함하는 제2 가변 저항 물질층을 포함하는 가변 저항 메모리 장치의 제조 방법으로서, 상기 제1 가변 저항 물질층 형성 단계는, 산소부족형 제1 금속 산화물층을 형성하는 단계; 상기 제1 금속 산화물층 상에 산소리치형 제2 금속 산화물층을 형성하는 단계; 상기 제1 및 제2 금속 산화물층에 대해 수소를 포함하는 플라즈마로 처리하는 단계; 및 산소리치형 제3 금속 산화물층을 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치는, 제1 전극; 상기 제1 전극 상에 형성된 산소부족형 제1 금속 산화물층; 상기 제1 금속 산화물층 상에 형성된 산소부족형 제2 금속 산화물층; 상기 제2 금속 산화물층 상에 형성된 산소리치형 제3 금속 산화물층; 및 상기 제3 금속 산화물층 상의 제2 전극을 포함하고, 상기 제1 금속 산화물층의 금속과 상기 제2 금속 산화물층의 금속은 서로 상이하고, 상기 제2 금속 산화물층의 금속과 상기 제3 금속 산화물층의 금속은 서로 동일하다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 가변 저항 메모리 장치는, 제1 전극과 제2 전극 사이에 개재되고 순차적으로 적층된 산소부족형 제1 금속 산화물층, 산소부족형 제2 금속 산화물층 및 산소리치형 제3 금속 산화물층을 포함 제1 가변 저항 물질층; 및 상기 제1 전극과 제3 전극 사이에 개재되고 순차적으로 적층된 산소리치형 금속 산화물과 산소부족형 금속 산화물을 포함하는 제2 가변 저항 물질층을 포함하고, 여기서, 상기 제1 금속 산화물층의 금속과 상기 제2 금속 산화물층의 금속은 서로 상이하고, 상기 제2 금속 산화물층의 금속과 상기 제3 금속 산화물층의 금속은 서로 동일하다.
상술한 본 발명에 의한 가변 저항 메모리 장치 및 그 제조 방법에 의하면, 공정 개선으로 우수한 스위칭 특성을 가질 수 있고 아울러 서로 대칭하는 멀티 스택(multi stack) 구조의 구현이 가능하다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 다른 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 가변 저항 메모리 장치를 나타내는 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 가변 저항 메모리 장치를 나타내는 사시도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 순차적으로 적층된 산소부족형 금속 산화물층 및 산소리치형 금속 산화물층을 포함하는 가변 저항 물질층을 포함하는 장치 및 그 제조 방법을 설명하기 위한 것이다. 도 1e는 장치를 나타내고, 도 1a 내지 도 1d는 도 1e의 장치를 제조하기 위한 중간 공정 단계를 나타낸다.
도 1a를 참조하면, 소정의 하부 구조물을 포함하는 기판(미도시됨) 상에 제1 전극(10)을 형성한다.
여기서, 제1 전극(10)은 후술하는 제2 전극과 함께 가변 저항 물질층에 전압을 인가하기 위한 것으로서, 도전성 물질 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탄륨(Ta) 등의 금속이나, 티타늄질화물(TiN), 탄탈륨질화물(TaN) 등의 금속 질화물을 포함할 수 있다.
이어서, 제1 전극(10) 상에 제1 금속 산화물층(11)을 형성한다. 제1 금속 산화물층(11)은 예컨대, Ti 산화물, Ta 산화물, Fe 산화물, W 산화물, Hf 산화물, Nb 산화물, Zr 산화물 등일 수 있다.
여기서, 제1 금속 산화물층(11)은 후술하는 산소리치형 금속 산화물층과의 관계에서 상대적으로 산소 함량이 낮은 산소부족형 금속 산화물층일 수 있다. 예컨대, 제1 금속 산화물층(11)은 화학양론비보다 산소가 부족한 금속 산화물층으로서, 예를 들어, TiOx(여기서, x<2)층일 수 있다. 이와 같이 산소가 부족한 제1 금속 산화물층(11)은 PVD(Physical Vapor Deposition), ALD(Atomic Layer Deposition) 또는 CVD(Chemical Vapor Deposition) 방식으로 형성될 수 있다.
도 1b를 참조하면, 제1 금속 산화물층(11) 상에 제2 금속 산화물층(12)을 형성한다. 제2 금속 산화물층(12)은 예컨대, Ti 산화물, Ta 산화물, Fe 산화물, W 산화물, Hf 산화물, Nb 산화물, Zr 산화물 등일 수 있고, 제1 금속 산화물층(11)의 금속과 상이한 금속의 산화물로 형성될 수 있다.
여기서, 제2 금속 산화물층(12)은 제1 금속 산화물층(11)보다 산소가 풍부한 산소리치형 금속산화물층일 수 있다. 예컨대, 제2 금속 산화물층(12)은 화학양론비를 만족하는 금속 산화물층으로서, 예를 들어, Ta2O5층일 수 있다. 이와 같이 산소가 리치한 제2 금속 산화물층(12)은 PVD, ALD 또는 CVD 방식으로 형성될 수 있다. ALD 또는 CVD 방식은 금속 소스의 분해를 위하여 산소를 포함하는 반응 가스를 충분히 이용하여야 하기 때문에, 이 방식에 의하는 경우 상대적으로 산소 함량이 풍부한 금속 산화물 예컨대, 화학양론비를 만족하는 금속 산화물이 형성될 수 있다. 제1 금속 산화물층(11)은 PVD 방식을 이용하여 형성하는 반면, 제2 금속 산화물층(12)은 ALD 또는 CVD 방식을 이용하여 형성할 수 있다.
본 공정에서, 제2 금속 산화물층(12) 형성시 사용되는 산소 포함 반응 가스 등에 의해 제1 금속 산화물층(11)의 일부가 산화될 수 있다. 본 공정에 의해 일부가 산화된 제1 금속 산화물층을 이하, 산화된 제1 금속 산화물층(11')이라 하기로 한다. 산화된 제1 금속 산화물층(11')은 예를 들어, 상부(A)가 산화되어 산소 함량이 증가할 수 있다. 만약, 제1 금속 산화물층(11)이 TiOx층이고 x값이 예를 들어, 1.7이었다면, 산화된 제1 금속 산화물층(11')의 상부(A)는 TiOx층으로서 여기서 x값은 1.7 초과이면서 2 이하일 수 있다. 결국, 산화된 제1 금속 산화물층(11')은 제1 금속 산화물층(11)에 비하여 산소 공공이 감소할 수밖에 없다. 본 실시예에서는 이러한 산소 공공의 감소를 보상하기 위하여 후속 도 1c의 공정을 수행한다.
도 1c를 참조하면, 도 1b의 공정 결과물을 수소를 포함하는 플라즈마로 처리함으로써(① 참조), 산화된 제1 금속 산화물층(11') 및 제2 금속 산화물층(12)을 환원시켜 이들 층 내에 산소 공공을 다시 생성한다. 본 공정에 의해 환원된, 산화된 제1 금속 산화물층(11') 및 제2 금속 산화물층(12)을 이하, 환원된 제1 금속 산화물층(11") 및 환원된 제2 금속 산화물층(12')이라 한다. 환원된 제1 금속 산화물층(11")의 경우, 산화되었다가 다시 환원되었으므로 제1 금속 산화물층(11)과 마찬가지로 산소부족형 금속 산화물층이 될 수 있다. 게다가, 환원된 제2 금속 산화물층(12')은 제2 금속 산화물층(12)보다 산소가 부족하므로 산소부족형 금속 산화물층이 될 수 있다. 예컨대, 환원된 제1 금속 산화물층(11")은 TiOx(여기서, x<2)일 수 있고, 환원된 제2 금속 산화물층(12')은 TaOx(여기서, x<2.5)일 수 있다.
상기 플라즈마 처리는, 수소를 포함하는 분위기 예컨대, H2 분위기, H2/N2 분위기, H2/Ar 분위기 또는 NH3 분위기에서 수행될 수 있다. 또한, 예컨대, 250~500℃의 온도 범위에서 1~10분 정도의 시간 동안 수행될 수 있다.
다만, 본 공정 수행 결과, 필요한 산소리치형 금속 산화물층이 존재하지 않으므로, 후속 도 1d의 공정을 통하여 이를 다시 형성한다. ?악 산소리치형 금속 산화물층이 존재하지 않는다면, 전극과 산소부족형 금속 산화물층의 계면에 산소 공공과 같은 결함(defect)가 다수 존재하여, 가역적인 스위칭 동작이 어려워지기 때문에, 산소리치형 금속 산화물층의 재 형성이 요구된다.
도 1d를 참조하면, 환원된 제2 금속 산화물층(12') 상에 제3 금속 산화물층(13)을 형성한다. 제3 금속 산화물층(13)은 환원된 제2 금속 산화물층(12')보다 산소가 풍부한 산소리치형 금속산화물층으로서, 예컨대, 제2 금속 산화물층(12)과 동일한 물질로 형성될 수 있다. 즉, 제3 금속 산화물층(13)은 예컨대, 화학양론비를 만족하는 금속 산화물층으로서, 예를 들어, Ta2O5층일 수 있다. 제3 금속 산화물층(13)은 ALD(Atomic Layer Deposition) 또는 CVD(Chemical Vapor Deposition) 방식으로 형성될 수 있다.
제3 금속 산화물층(13)의 형성시 하부의 환원된 제2 금속 산화물층(12')의 일부가 산화될 수도 있으나, 적어도 환원된 제1 금속 산화물층(11")의 산소 공공은 유지될 수 있으므로 산소 공공 감소에 따른 스위칭 특성 열화의 문제는 방지될 수 있다. 또한, 제3 금속 산화물층(13)의 형성시 하부막들이 산화되는 것을 최대한 방지하기 위해 제3 금속 산화물층(13)은 얇은 두께로 형성될 수 있다. 예컨대, 제3 금속 산화물층(13)은 환원된 제2 금속 산화물층(12')보다 얇은 두께로 형성될 수 있다. 다만, 후속 제2 전극 형성 공정시 제3 금속 산화물층(13)의 일부가 손실될 수 있으므로, 이를 고려하여 필요한 두께에 손실 예상 두께를 더한 두께로 형성할 수 있다.
도 1e를 참조하면, 제3 금속 산화물층(13) 상에 제2 전극(14)을 형성한다. 제2 전극(14)은 도전성 물질 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탄륨(Ta) 등의 금속이나, 티타늄질화물(TiN), 탄탈륨질화물(TaN) 등의 금속 질화물을 포함할 수 있다.
이로써, 제1 전극(10), 제2 전극(14), 및 이들 사이에 재개되고 환원된 제1 금속 산화물층(11"), 환원된 제2 금속 산화물층(12') 및 제3 금속 산화물층(13)을 포함하는 가변 저항 물질층을 포함하는 가변 저항 메모리 장치가 형성된다. 여기서, 환원된 제1 금속 산화물층(11") 및 환원된 제2 금속 산화물층(12')은 제3 금속 산화물층(13)보다 산소가 부족한 산소부족형 금속 산화물층이고, 제3 금속 산화물층(13)은 산소리치형 금속 산화물층이다. 예를 들어, 환원된 제1 금속 산화물층(11") 및 환원된 제2 금속 산화물층(12')은 화학양론비보다 산소가 부족한 층일 수 있고, 제3 금속 산화물층(13)은 화학양론비를 만족하는 층일 수 있다. 또한, 제1 금속 산화물층(11)의 금속과 제2 금속 산화물층(12)의 금속은 서로 상이할 수 있고, 제2 금속 산화물층(12)의 금속과 제3 금속 산화물층(13)의 금속은 동일할 수 있다.
이상으로 설명한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법에 의하면, 순차적으로 적층된 산소부족형 금속 산화물층 및 산소리치형 금속 산화물층을 포함하는 가변 저항 물질층 형성시 산소부족형 금속 산화물층에서 산소 공공이 감소하는 것을 방지할 수 있고 그에 따라 스위칭 특성 열화를 방지할 수 있다.
도 2a 내지 도 2e는 본 발명의 다른 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 순차적으로 적층된 산소부족형 금속 산화물층 및 산소리치형 금속 산화물층을 포함하는 가변 저항 물질층을 포함하는 장치 및 그 제조 방법을 설명하기 위한 것이다. 도 2e는 장치를 나타내고, 도 2a 내지 도 2d는 도 2e의 장치를 제조하기 위한 중간 공정 단계를 나타낸다. 전술한 도 1a 내지 도 1e의 실시예와 실질적으로 동일한 부분에 대해서는 그 상세한 설명을 생략하기로 한다.
도 2a 내지 도 2c의 공정은 도 1a 내지 도 1c의 공정과 실질적으로 동일하다. 그에 따라, 도 2c에 도시된 바와 같이, 제1 전극(20) 상에 환원된 제1 금속 산화물층(21") 및 환원된 제2 금속 산화물층(22')이 적층된 구조물이 형성된다.
도 2d를 참조하면, 환원된 제2 금속 산화물층(22')의 표면부를 산소를 포함하는 플라즈마로 처리하거나 또는 산소를 포함하는 가스 분위기하에서 저온의 어닐링을 수행한다(② 참조). 그 결과, 환원된 제2 금속 산화물층(22')의 표면부가 다시 산화되어 환원된 제2 금속 산화물층(22')보다 산소가 풍부한 산소리치형 금속산화물층이 형성되며, 이를 제3 금속 산화물층(23)이라 한다. 제3 금속 산화물층(23)은 예컨대, 화학양론비를 만족하는 금속 산화물층으로서, 예를 들어, Ta2O5층일 수 있다. 또한, 제3 금속 산화물층(23)은 환원된 제2 금속 산화물층(22')의 재산화로 형성되므로, 제2 금속 산화물층(22)의 금속과 동일한 금속을 포함한다. 제3 금속 산화물층(23)읜 환원된 제2 금속 산화물층(22')의 표면부의 산화로 형성되므로 얇은 두께를 가질 수 있다.
산소를 포함하는 플라즈마는 예컨대, O2 플라즈마일 수 있고, 산소를 포함하는 가스 분위기는 예컨대, O2 분위기, N2/O2 분위기, 또는 H2/O2 분위기일 수 있다.
도 2e를 참조하면, 제3 금속 산화물층(23) 상에 제2 전극(24)을 형성한다.
이로써, 제1 전극(20), 제2 전극(24), 및 이들 사이에 재개되고 환원된 제1 금속 산화물층(21"), 환원된 제2 금속 산화물층(22') 및 제3 금속 산화물층(23)을 포함하는 가변 저항 물질층을 포함하는 가변 저항 메모리 장치가 형성된다.
이상으로 설명한 본 발명의 다른 일 실시예는, 전술한 실시예와 제3 금속 산화물층 형성 방법에서 차이가 있다. 즉, 전술한 실시예에서는 증착으로 제3 금속 산화물층(13)을 형성하나, 본 실시예에서는 산화로 제3 금속 산화물층(23)을 형성한다. 본 실시예에 의하는 경우에도 전술한 실시예와 마찬가지 효과를 가질 수 있다.
한편, 위 실시예들은 두 개의 전극 사이에 개재되는 가변 저항 물질층을 포함하는 단위 메모리 셀에 대하여 설명하였으나, 이들 단위 메모리 셀은 2층 이상으로 적층될 수 있다. 적층시, 하부 메모리 셀의 상부 전극이 곧 상부 메모리 셀의 하부 전극으로 기능할 수 있다. 다시 말하면, 하부 메모리 셀과 상부 메모리 셀은 하나의 전극을 공유할 수 있다. 또한, 하부 메모리 셀과 상부 메모리 셀은 대칭하여 배치될 수 있다. 이러한 구조에 대해서 이하의 도 3을 참조하여 보다 상세히 설명하기로 한다.
도 3은 본 발명의 또 다른 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3을 참조하면, 제1 및 제2 메모리 셀(MC1, MC2)이 제1 전극(10)을 공유하면서 상하부로 적층될 수 있다.
여기서, 상부에 위치하는 제2 메모리 셀(MC2)은 도 1e의 메모리 셀과 실질적으로 동일하다.
하부에 위치하는 제1 메모리 셀(MC1)은 제1 전극(10)을 사이에 두고 제2 메모리 셀(MC2)과 대칭하도록 형성될 수 있다. 따라서, 제1 메모리 셀(MC1)은 순차적으로 적층된 산소리치형 금속 산화물층 및 산소부족형 금속 산화물층을 포함하는 메모리 셀이다. 구체적으로, 제1 메모리 셀(MC1)은 제2 메모리 셀(MC2)의 가변 저항 물질층(11", 12', 13)이 뒤집어진 형태의 가변 저항 물질층(130, 120, 110)을 포함할 수 있다. 도면부호 130, 120 및 110은 각각 제2 메모리 셀(MC2)의 제3 금속 산화물층(13)과 대응하는 제4 금속 산화물층(130), 환원된 제2 금속 산화물층(12')과 대응하는 제5 금속 산화물층(120) 및 환원된 제1 금속 산화물층(11")과 대응하는 제6 금속 산화물층(110)일 수 있다. 또한, 설명되지 않은 도면부호 140은 제1 메모리 셀(MC1)의 또 다른 전극을 나타내며, 이하 제3 전극(140)이라 한다.
이러한 제1 메모리 셀(MC1)의 형성 방법을 간략히 설명하면 아래와 같다.
우선, 제3 전극(140) 상에 제4 금속 산화물층(130)층을 형성한다. 이때, 전술한 바와 같이 대응하는 제3 금속 산화물층(13)은 산소리치형 금속 산화물층이므로, 제4 금속 산화물층(130)은 ALD 또는 CVD 방식으로 형성할 수 있다. 또한, 제4 금속 산화물층(130)은 예컨대, Ta2O5 층과 같이 화학양론비를 만족하는 층일 수 있다.
이어서, 제4 금속 산화물층(130) 상에 제5 금속 산화물층(120)을 형성한다. 이때, 전술한 바와 같이 대응하는 환원된 제2 금속 산화물층(12')은 산소부족형 금속 산화물층이므로, 제5 금속 산화물층(120) 역시 산소부족형 금속 산화물층으로서, PVD 방식으로 형성할 수 있다. 또한, 제5 금속 산화물층은 예컨대, TaOx(여기서, x<2.5)층과 같이 화학양론비보다 산소가 부족한 층일 수 있다.
이어서, 제5 금속 산화물층(120) 상에 제6 금속 산화물층(110)을 형성한다. 이때, 전술한 바와 같이 대응하는 환원된 제1 금속 산화물층(11")도 산소 부족형 금속 산화물층이므로 제6 금속 산화물층(110) 역시 산소부족형 금속 산화물층으로서 PVD 방식으로 형성할 수 있다. 또한, 제6 금속 산화물층은 예컨대, TiOx(여기서, x<2)층과 같이 화학양론비보다 산소가 부족한 층일 수 있다.
이후의 후속 공정 즉, 제2 메모리 셀(MC)을 형성하는 공정은 도 1a 내지 도 1e의 공정과 실질적으로 동일하다.
본 실시예에서 제1 메모리 셀(MC1) 형성시에는 제2 메모리 셀(MC2) 형성시와는 달리 제4 금속 산화물층(130) 상에 제5 금속 산화물층(120)을 형성하더라도 제4 금속 산화물층(130)에 영향을 주지 않는다. 제4 금속 산화물층(130)이 산소리치형 금속 산화물층이기 때문이다. 따라서, 제1 메모리 셀(MC1)은 제4 금속 산화물층(130), 제5 금속 산화물층(120) 및 제6 금속 산화물층(110) 각각을 순차적으로 증착하는 방식으로 형성될 수 있고, 여기서, 제4 금속 산화물층(130)은 ALD 또는 CVD 방식으로, 제5 및 제6 금속 산화물층(120, 110)은 PVD 방식으로 형성될 수 있다.
아울러, 제5 및 제6 금속 산화물층(120, 110)은 동일한 금속 산화물일 수도 있고, 이러한 경우, 제5 및 제6 금속 산화물층(120, 110)은 한번의 증착으로 형성되는 하나의 층일 수도 있다. 예컨대, 제5 및 제6 금속 산화물층(120,110)은 TiOx(여기서, x<2)의 단일층 또는 TaOx(여기서, x<2.5)의 단일층일 수 있다. 그에 따라, 제1 메모리 셀(MC1)은 예컨대, Ta205층 및 TiOx층(또는 TaOx층)이 순차적으로 적층된 구조를 포함하고, 제2 메모리 셀(MC2)은 TiOx층, TaOx층 및 Ta2O5층이 순차적으로 적층된 구조를 포함할 수 있다. 이러한 경우, 제1 메모리 셀(MC1)과 제2 메모리 셀(MC2)을 이루는 물질층들이 정확히 대칭하는 것은 아니나, 제1 메모리 셀(MC1)은 순차적으로 적층된 산소리치형 금속 산화물층 및 산소부족형 금속 산화물층을 포함하는 반면, 제2 메모리 셀(MC2)은 순차적으로 적층된 산소부족형 금속 산화물층 및 산소리치형 금속 산화물층을 포함하므로, 넓은 의미에서 대칭이라 할 수 있다.
한편 도시하지는 않았으나, 제1 메모리 셀(MC1)이 상부에 위치하고 제2 메모리 셀(MC2)이 하부에 위치할 수도 있다.
또한, 도시하지는 않았으나, 제2 메모리 셀(MC2) 상에 하나 이상의 메모리 셀이 대칭을 이루면서 더 적층될 수 있다. 이러한 경우, 제1 메모리 셀(MC1)과 같이 순차적으로 적층된 산소리치형 금속 산화물층 및 산소부족형 금속 산화물층을 포함하는 메모리 셀의 형성시에는 각 층을 증착하는 방식으로 메모리 셀을 제조하고, 제2 메모리 셀(MC2)과 같이 순차적으로 적층된 산소부족형 금속 산화물층 및 산소리치형 금속 산화물층을 포함하는 메모리 셀의 형성시에는 도 1a 내지 도 1e의 공정을 이용할 수 있다.
이상으로 설명한 본 발명의 또 다른 일 실시예에 의하면, 서로 대칭하는 적층 메모리 셀의 구현이 용이하다. 각 층의 메모리 셀이 서로 대칭하는 경우 동일한 스위칭 특성을 확보할 수 있다.
한편, 도 3의 실시예는 제2 메모리 셀(MC2)이 도 1e의 메모리 셀과 동일한 경우를 가정하고 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에서는 도 3의 제1 메모리 셀(MC1)과 도 2e의 메모리 셀이 적층된 구조가 제조될 수도 있다. 이러한 경우에도 제1 메모리 셀(MC1) 형성 방법은 도 3에서 설명한 것과 실질적으로 동일하며, 도 2e의 메모리 셀은 도 2a 내지 도 2e의 공정을 이용하여 형성될 수 있다.
도 4는 본 발명의 또 다른 일 실시예에 따른 가변 저항 메모리 장치를 나타내는 단면도로서, 특히, 메모리 셀이 가변 저항 물질층과 직렬 연결되는 선택 소자를 더 포함하는 경우를 나타낸다. 이하, 도 3과의 차이를 중심으로 설명하기로 한다.
도 4를 참조하면, 제1 메모리 셀(MC1)은 제3 전극(140)과 가변 저항 물질층(110, 120, 130) 사이에 개재된 제1 선택 소자(150)를 더 포함하고, 제2 메모리 셀(MC2)은 제2 전극(14)과 가변 저항 물질층(11", 12', 13) 사이에 개재된 제2 선택 소자(15)를 더 포함할 수 있다.
여기서, 제1 및 제2 선택 소자(150, 15)는 일정 수준 이하의 전압 하에서는 전류를 거의 흘리지 않는 소자로서, 다이오드, 트랜지스터, 터널 베리어(tunnel barrier), MIT(Metal-Insulator Trnasition) 소자 등일 수 있으며, 후술하는 크로스 포인트 구조(도 5 참조)에서 메모리 셀 간 전류 누설을 방지하는 역할을 수행할 수 있다. 제1 및 제2 선택 소자(150, 15)는 가변 저항 물질층 양단의 두 전극 중 어느 하나와 가변 저항 물질층 사이에 배치되면 되므로, 제1 및 제2 선택 소자(150, 15)는 각각 제1 전극(10)과 가변 저항 물질층(110, 120, 130) 사이 및 제1 전극(10)과 가변 저항 물질층(11", 12', 13) 사이에 개재될 수도 있다.
가변 저항 물질층과 마찬가지로 제1 및 제2 선택 소자(150, 15)도 제1 전극(10)을 사이에 두고 서로 대칭하도록 배치될 수 있다.
도 5는 본 발명의 또 다른 일 실시예에 따른 가변 저항 메모리 장치를 나타내는 사시도로서, 특히, 크로스 포인트 구조의 가변 저항 메모리 장치를 나타낸다.
도 5를 참조하면, 제1 방향으로 연장하고 서로 평행한 복수의 제1 도전 라인(L1), 제1 방향과 교차하는 제2 방향으로 연장하고 서로 평행한 복수의 제2 도전 라인(L2), 및 제1 도전 라인(L1)과 제2 도전 라인(L2)의 교차점마다 제1 도전 라인(L1)과 제2 도전 라인(L2) 사이에 개재되는 제1 선택 소자(150) 및 제1 가변 저항 물질층(110, 120, 130)의 적층 구조물을 포함하는 제1 스택(ST1)이 배치된다. 이러한 제1 스택(ST1)과 같은 구조를 크로스 포인트 구조라 하며, 제1 도전 라인(L1)과 제2 도전 라인(L2)의 교차점마다 단위 메모리 셀이 배치되고(MC1 참조), 제1 도전 라인(L1) 및 제2 도전 라인(L2)이 메모리 셀의 전극으로 기능할 수 있다.
제1 스택(ST2) 상에는 제2 도전 라인(L2), 제2 도전 라인(L2)과 교차하는 제1 방향으로 연장하고 서로 평행한 복수의 제3 도전 라인(L3), 및 제2 도전 라인(L2)과 제3 도전 라인(L3)의 교차점마다 제2 도전 라인(L2)과 제3 도전 라인(L3) 사이에 개재되는 제2 가변 저항 물질층(11", 12', 13) 및 제2 선택 소자(15)의 적층 구조물을 포함하는 제2 스택(ST2)이 배치된다. 마찬가지로 제2 도전 라인(L2)과 제3 도전 라인(L3)의 교차점마다 단위 메모리 셀이 배치되고(MC2 참조), 제2 도전 라인(L2) 및 제3 도전 라인(L3)은 메모리 셀의 전극으로 기능할 수 있다. 제2 도전 라인(L2)은 제1 및 제2 스택(ST1, ST2)에 공유된다.
본 실시예에서의 단위 메모리 셀(MC1, MC2)은 도 4의 제1 및 제2 메모리 셀(MC1, MC2)과 실질적으로 동일하나, 본 발명이 이에 한정되는 것은 아니며, 도 3의 제1 및 제2 메모리 셀(MC1, MC2)이 이용될 수도 있다. .
본 실시예에 의하면, 2-스택의 크로스 포인트 구조가 구현될 수 있다. 이때, 제1 및 제2 스택(ST1, ST2)은 공유하는 제2 도전 라인(L2)을 사이에 두고 서로 대칭한다. 3 이상의 스택의 크로스 포인트 구조도 구현될 수 있음은 물론이고, 각 스택은 공유하는 도전 라인을 사이에 두고 서로 대칭할 수 있다
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
10: 제1 전극 11": 환원된 제1 금속 산화물층
12': 환원된 제2 금속 산화물층 13: 제3 금속 산화물층
14: 제2 전극

Claims (23)

  1. 제1 전극 상에 화학양론비보다 산소가 부족한 산소부족형 제1 금속 산화물층을 형성하는 단계;
    상기 제1 금속 산화물층 상에 화학양론비를 만족하는 산소리치형 제2 금속 산화물층을 산소를 포함하는 가스 분위기에서 CVD 또는 ALD 방식을 수행하여 형성하고 및 상기 제1 금속 산화물층의 일부를 산화시키는 단계;
    상기 제1 및 제2 금속 산화물층에 대해 수소를 포함하는 플라즈마로 처리하여 상기 산화된 제1 금속 산화물 층의 일부 및 상기 제2 금속 산화물층을 환원시키는 단계;
    상기 환원된 제2 금속 산화물층 상에 화학양론비를 만족하는 산소리치형 제3 금속 산화물층을 산소를 포함하는 가스 분위기에서 CVD 또는 ALD 방식을 수행하여 형성하고, 및 상기 환원된 상기 제2 금속 산화물층 및 상기 환원된 상기 제1 금속 산화물층의 일부를 산화시키는 단계; 및
    상기 제3 금속 산화물층 상에 제2 전극을 형성하는 단계를 포함하는 가변 저항 메모리 장치의 제조 방법..
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 금속 산화물층 형성 단계는, PVD 방식으로 수행되는
    가변 저항 메모리 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 제3 금속 산화물층은,
    상기 제2 금속 산화물층 상에 상기 제3 금속 산화물층을 증착하는 방식으로 형성되는
    가변 저항 메모리 장치의 제조 방법.
  5. 삭제
  6. 제1 항에 있어서,
    상기 제3 금속 산화물층은,
    상기 플라즈마 처리된 상기 제2 금속 산화물층의 표면을 산화시키는 방식으로 형성되는
    가변 저항 메모리 장치의 제조 방법.
  7. 제6 항에 있어서,
    상기 제2 금속 산화물층의 표면 산화는, 산소를 포함하는 플라즈마 처리 또는 산소를 포함하는 가스 분위기에서의 어닐링으로 수행되는
    가변 저항 메모리 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 제1 금속 산화물층은 TiOx (1.7 < x < 2) 이고,
    상기 제2 금속 산화물층 및 상기 제3 금속 산화물층은 Ta2O5 인 가변 저항 메모리 장치의 제조 방법.
  9. 제1 전극과 제2 전극 사이에 개재되고 순차적으로 적층된 산소부족형 금속 산화물과 산소리치형 금속 산화물을 포함하는 제1 가변 저항 물질층, 및 상기 제1 전극과 제3 전극 사이에 개재되고 순차적으로 적층된 산소리치형 금속 산화물과 산소부족형 금속 산화물을 포함하는 제2 가변 저항 물질층을 포함하는 가변 저항 메모리 장치의 제조 방법으로서,
    상기 제1 가변 저항 물질층 형성 단계는,
    화학양론비보다 산소가 부족한 산소부족형 제1 금속 산화물층을 형성하는 단계;
    상기 제1 금속 산화물층 상에 화학양론비를 만족하는 산소리치형 제2 금속 산화물층을 형성하는 단계;
    상기 제1 및 제2 금속 산화물층에 대해 수소를 포함하는 플라즈마로 처리하는 단계; 및
    상기 제2 금속 산화물층 상에 화학양론비를 만족하는 산소리치형 제3 금속 산화물층을 형성하는 단계를 포함하는 가변 저항 메모리 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 제2 가변 저항 물질층은, 상기 제1 전극을 사이에 두고 상기 제1 가변 저항 물질층과 대칭하는
    가변 저항 메모리 장치의 제조 방법.
  11. 제10 항에 있어서,
    상기 제2 가변 저항 물질층 형성 단계는,
    상기 제3 금속 산화물층과 대응하는 산소리치형 금속 산화물층을 ALD 또는 CVD 방식으로 형성하는 단계; 및
    상기 플라즈마 처리된 제1 및 제2 금속 산화물층에 대응하는 산소부족형 금속 산화물층을 PVD 방식으로 형성하는 단계를 포함하는
    가변 저항 메모리 장치의 제조 방법.

  12. 삭제
  13. 제9 항에 있어서,
    상기 제1 금속 산화물층 형성 단계는, PVD 방식으로 수행되는
    가변 저항 메모리 장치의 제조 방법.
  14. 제9 항에 있어서,
    상기 제3 금속 산화물층은,
    상기 제2 금속 산화물층 상에 상기 제3 금속 산화물층을 증착하는 방식으로 형성되는
    가변 저항 메모리 장치의 제조 방법.
  15. 삭제
  16. 제9 항에 있어서,
    상기 제3 금속 산화물층은,
    상기 플라즈마 처리된 상기 제2 금속 산화물층의 표면을 산화시키는 방식으로 형성되는
    가변 저항 메모리 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제2 금속 산화물층의 표면 산화는, 산소를 포함하는 플라즈마 처리 또는 산소를 포함하는 가스 분위기에서의 어닐링으로 수행되는
    가변 저항 메모리 장치의 제조 방법.
  18. 제9 항에 있어서,
    상기 제1 금속 산화물층은 TiOx (1.7 < x < 2) 이고,
    상기 제2 금속 산화물층 및 상기 제3 금속 산화물층은 Ta2O5 인 가변 저항 메모리 장치의 제조 방법.
  19. 제1 전극;
    상기 제1 전극 상에 형성된 화학양론비보다 산소가 부족한 산소부족형 제1 금속 산화물층;
    상기 제1 금속 산화물층 상에 형성된 화학양론비보다 산소가 부족한 산소부족형 제2 금속 산화물층;
    상기 제2 금속 산화물층 상에 형성된 화학양론비를 만족하는 산소리치형 제3 금속 산화물층; 및
    상기 제3 금속 산화물층 상의 제2 전극을 포함하고,
    상기 제1 금속 산화물은 TiOx (1.7 < x < 2) 이고,
    상기 제2 금속 산화물층 및 상기 제3 금속 산화물층은 Ta2O5 인 가변 저항 메모리 장치.
  20. 삭제
  21. 제1 전극과 제2 전극 사이에 개재되고 순차적으로 적층된 화학양론비보다 산소가 부족한 산소부족형 제1 금속 산화물층, 화학양론비보다 산소가 부족한 산소부족형 제2 금속 산화물층, 및 화학양론비를 만족하는 산소리치형 제3 금속 산화물층을 포함 제1 가변 저항 물질층; 및
    상기 제1 전극과 제3 전극 사이에 개재되고 순차적으로 적층된 화학양론비를 만족하는 산소리치형 금속 산화물과 화학양론비보다 산소가 부족한 산소부족형 금속 산화물을 포함하는 제2 가변 저항 물질층을 포함하고,
    여기서, 상기 제1 금속 산화물층은 TiOx (1.7 < x < 2) 이고, 상기 제2 금속 산화물층 및 상기 제3 금속 산화물층은 Ta2O5 인 가변 저항 메모리 장치.
  22. 제21 항에 있어서,
    상기 제2 가변 저항 물질층은, 상기 제1 전극을 사이에 두고 상기 제1 가변 저항 물질층과 대칭하는
    가변 저항 메모리 장치.
  23. 삭제
KR1020120147366A 2012-12-17 2012-12-17 가변 저항 메모리 장치 및 그 제조 방법 KR101925448B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120147366A KR101925448B1 (ko) 2012-12-17 2012-12-17 가변 저항 메모리 장치 및 그 제조 방법
US13/842,155 US8921214B2 (en) 2012-12-17 2013-03-15 Variable resistance memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147366A KR101925448B1 (ko) 2012-12-17 2012-12-17 가변 저항 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140078234A KR20140078234A (ko) 2014-06-25
KR101925448B1 true KR101925448B1 (ko) 2018-12-05

Family

ID=50931404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147366A KR101925448B1 (ko) 2012-12-17 2012-12-17 가변 저항 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8921214B2 (ko)
KR (1) KR101925448B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055082A (ja) * 2015-09-11 2017-03-16 株式会社東芝 不揮発性記憶装置の製造方法
KR20180134123A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US10991881B2 (en) * 2019-05-31 2021-04-27 Tokyo Electron Limited Method for controlling the forming voltage in resistive random access memory devices
JP2020205405A (ja) 2019-06-17 2020-12-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリスタ、及びそれを含むニューロモーフィック装置
CN116456727A (zh) * 2023-06-14 2023-07-18 北京大学 一种能够保持循环间开关比的阻变存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010086916A1 (ja) 2009-01-29 2010-08-05 パナソニック株式会社 抵抗変化素子およびその製造方法
JP4555397B2 (ja) * 2008-08-20 2010-09-29 パナソニック株式会社 抵抗変化型不揮発性記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972238B2 (en) * 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
WO2006013819A1 (ja) 2004-08-02 2006-02-09 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とそれを用いた抵抗変化型メモリ
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
KR101133707B1 (ko) 2009-09-02 2012-04-13 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조방법
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
WO2013076928A1 (ja) * 2011-11-22 2013-05-30 パナソニック株式会社 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置
US8779406B2 (en) * 2012-01-23 2014-07-15 Panasonic Corporation Nonvolatile memory element and method for manufacturing the same
US8766234B1 (en) * 2012-12-27 2014-07-01 Intermolecular, Inc. Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555397B2 (ja) * 2008-08-20 2010-09-29 パナソニック株式会社 抵抗変化型不揮発性記憶装置
WO2010086916A1 (ja) 2009-01-29 2010-08-05 パナソニック株式会社 抵抗変化素子およびその製造方法

Also Published As

Publication number Publication date
KR20140078234A (ko) 2014-06-25
US20140170830A1 (en) 2014-06-19
US8921214B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
TWI610476B (zh) 電阻式隨機存取記憶體結構及其形成方法
US8274065B2 (en) Memory and method of fabricating the same
US8637845B2 (en) Optimized electrodes for Re-RAM
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US9680093B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US9444044B2 (en) Resistive nonvolatile storage device, manufacturing method for same, and resistive nonvolatile storage apparatus
KR101925448B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US8871561B2 (en) Variable resistance nonvolatile storage device and method for manufacturing the same
KR20100077569A (ko) 저항성 메모리 소자의 제조 방법
CN103907187B (zh) 电阻转变元件及其制作方法
US8722469B2 (en) Memory cell and process for manufacturing the same
KR101570742B1 (ko) 저항성 랜덤 액세스 메모리 및 그 제조 방법
US20130277636A1 (en) Variable resistance memory device and method for fabricating the same
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US11276821B2 (en) Variable resistance memory device
US20140158966A1 (en) Variable resistance memory device and method for fabricating the same
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法
US20140054531A1 (en) Defect enhancement of a switching layer in a nonvolatile resistive memory element
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법
KR20110070559A (ko) 저항성 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant