JP2010287683A - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2010287683A
JP2010287683A JP2009139529A JP2009139529A JP2010287683A JP 2010287683 A JP2010287683 A JP 2010287683A JP 2009139529 A JP2009139529 A JP 2009139529A JP 2009139529 A JP2009139529 A JP 2009139529A JP 2010287683 A JP2010287683 A JP 2010287683A
Authority
JP
Japan
Prior art keywords
layer
resistance change
film
conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009139529A
Other languages
English (en)
Inventor
Kensuke Takano
憲輔 高野
Yoshio Ozawa
良夫 小澤
Katsuyuki Sekine
克行 関根
Junichi Wada
純一 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009139529A priority Critical patent/JP2010287683A/ja
Priority to US12/728,579 priority patent/US8569728B2/en
Publication of JP2010287683A publication Critical patent/JP2010287683A/ja
Priority to US14/038,796 priority patent/US8941088B2/en
Priority to US14/568,174 priority patent/US9368719B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Abstract

【課題】フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置及びその製造方法を提供する。
【解決手段】第１導電層１０１と、第２導電層１０２と、前記第１導電層と前記第２導電層との間に設けられた第１抵抗変化層１１１と、前記第１抵抗変化層の側面に設けられた第１側面層１１２と、を備えたことを特徴とする不揮発性記憶装置が提供される。第１抵抗変化層においては、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する。第１側面層においては、第１抵抗変化層よりも酸素濃度が高い。
【選択図】図１

Description

本発明は、不揮発性記憶装置及びその製造方法に関する。
抵抗変化型メモリは、微細化しても特性が劣化し難く、大容量化が容易であるため、次世代の不揮発メモリとして注目されている（例えば特許文献１参照）。
抵抗変化型メモリにおいては、抵抗変化膜に電圧を印加して抵抗変化膜に電流を流すことで、抵抗変化膜の抵抗が変化する特性が利用される。このような抵抗変化膜には、遷移金属の酸化物などの種々の酸化物が用いられる。
従来の抵抗変化膜は、抵抗変化膜を低抵抗化する初期化作業（フォーミング）が必要であり、効率が悪い。そして、フォーミングに必要なフォーミング電圧が高く、場合によっては抵抗変化膜が破壊されることがある。また、低抵抗状態から高抵抗状態へのスイッチング動作（リセット動作）に大きな電流が必要で低消費電力化が困難である。
これに対し、非特許文献１には、抵抗変化膜の陽極側を酸素リッチな組成とし、陽極酸化を促進させ、リセット動作を容易にする方法が提案されているが、この方法でもリセット電流は十分下がらず、特に、素子を微細化したときにはリセット電流の低減効果が小さくなり、改良の余地がある。
特開２００７−１８４４１９号公報
Z.Wei, Y.Kanzawa, K.Arita, K.Katoh, K.Kawai, S.Muraoka, S.Mitani, S.Fujii, K.Katayama, M.Iijima, T.Mikawa, T.Ninomiya, R.Miyanaga, Y.Kawashima, K.Tsuji, A.Himeno, T.Okada, R.Azuma, K.Shimakawa, H.Sugaya, T.Takagi, R.Yasuhara, K.Horiba, H.Kumigashira, and M.Oshima, IEDM2008, pp.293-296.
本発明は、フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置及びその製造方法を提供する。
本発明の一態様によれば、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する第１抵抗変化層と、前記第１抵抗変化層の側面に設けられ、前記第１抵抗変化層よりも酸素濃度が高い第１側面層と、を備えたことを特徴とする不揮発性記憶装置が提供される。
本発明の他の一態様によれば、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する第１抵抗変化層と、前記第１抵抗変化層の側面に設けられ、前記第１抵抗変化層に含まれる酸化物に含有される酸素以外の元素よりも酸化物の標準生成自由エネルギーの絶対値が小さい元素の酸化物を含む第１側面層と、を備えたことを特徴とする不揮発性記憶装置が提供される。
本発明の他の一態様によれば、基板上に、第１導電層となる第１導電膜と、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化膜と、第２導電層となる第２導電膜と、を積層し、前記第１導電膜、前記抵抗変化膜及び前記第２導電膜を加工して、前記抵抗変化膜の側面を形成し、前記側面を酸化して、前記積層方向に対して垂直な平面で前記抵抗変化膜を切断したときの断面の中央部よりも前記側面の側における酸素濃度を高くすることを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明によれば、フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置及びその製造方法が提供される。
第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第１の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。 第１の実施形態に係る不揮発性記憶装置の特性を例示する模式的断面図である。 第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。 第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。 第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第４の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第４の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 第４の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。 第５の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第５の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。 第６の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第６の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。 第６の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。 第７の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第７の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 第７の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 第９の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 第１０の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 第１０の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。 第１０の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。 図２６に続く工程順模式的断面図である。 第１１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
本実施形態に係る不揮発性記憶装置Ｄ１０１は、例えばクロスポイント型の不揮発性記憶装置である。クロスポイント型の不揮発性記憶装置の全体の構成に関しては後述し、以下では、不揮発性記憶装置の要部である記憶層について説明する。記憶層は、不揮発性記憶装置Ｄ１０１における１つのセル（記憶単位）となる。
図１に表したように、不揮発性記憶装置Ｄ１０１の記憶層６０は、第１導電層１０１と、第２導電層１０２と、第１導電層１０１と第２導電層１０２との間に設けられた抵抗変化層１１１（第１抵抗変化層）と、抵抗変化層１１１の側面に設けられた側面層１１２（第１側面層）と、を有する。
抵抗変化層１１１は、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する層である。
側面層１１２は、抵抗変化層１１１よりも酸素濃度が高い層である。
上記の第１導電層１０１と第２導電層１０２とは、互いに入れ換えることができる。
以下では、第１導電層１０１、抵抗変化層１１１及び第２導電層１０２の積層方向をＺ軸方向とする。そして、Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とし、Ｚ軸方向とＸ軸方向とに垂直な方向をＹ軸方向とする。
抵抗変化層１１１には、例えば遷移金属の金属酸化物が用いられる。そして、側面層１１２には、抵抗変化層１１１に用いられている金属元素を含み、抵抗変化層１１１よりも酸素濃度が高い金属酸化物が用いられる。
抵抗変化層１１１には、例えば、ＭｘＯｙ（ここで、Ｍは遷移金属元素であり、Ｏは酸素である）で表される２元系金属酸化物を用いても良いし、ＡαＭβＯγ（Ａ及びＭは遷移金属元素であり、Ｏは酸素である）で表される３元系金属酸化物を用いても良い。また、４元系以上の金属酸化物を用いても良い。
抵抗変化層１１１にＭｘＯｙを用いた場合には、側面層１１２には、Ｍｘ１Ｏｙ１（ｙ１＞ｙ）を用いることができ、抵抗変化層１１１にＡαＭβＯγを用いた場合には、側面層１１２には、Ａα１Ｍβ１Ｏγ１（γ１＞γ）を用いることができる。
なお、抵抗変化層１１１にＭｘＯｙを用いた場合に、側面層１１２に、Ｍｘ１Ｏｙ１（ｙ１＞ｙ）に加え、遷移金属Ｍ以外の別の遷移金属が添加されていても良く、同様に、抵抗変化層１１１にＡαＭβＯγを用いた場合には、側面層１１２には、Ａα１Ｍβ１Ｏγ１（γ１＞γ）に加え、遷移金属Ａ及びＭ以外の別の遷移金属が添加されていても良い。
すなわち、側面層１１２における酸素濃度が抵抗変化層１１１よりも高ければ良い。側面層１１２における酸素濃度が抵抗変化層１１１よりも高いことで、側面層１１２は抵抗変化層１１１よりも酸素を放出し易く、側面層１１２から抵抗変化層１１１に酸素を供給できれば良い。
例えば、側面層１１２には、化学量論比またはそれに近い組成比を有する金属酸化物を用い、抵抗変化層１１１には、側面層１１２に対して、酸素の割合を９０％以下に減少させた金属酸化物を用いることができる。
すなわち、側面層１１２における酸素濃度は、抵抗変化層１１１における酸素濃度の１１１％以上である。例えば、側面層１１２における酸素濃度が、抵抗変化層１１１における酸素濃度の１１１％未満の場合は、側面層１１２から抵抗変化層１１１に対する酸素供給能力が低下し、後述の効果が小さくなる。
抵抗変化層１１１及び側面層１１２には、例えば、Ｓｉ、Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ａｌ、Ｎｉ、Ｃｏ、Ｍｎ、Ｆｅ、Ｃｕ、及びＭｏから選択された少なくともいずれかの酸化物を用いることができる。
一方、第１導電層１０１及び第２導電層１０２には、抵抗変化層１１１に含まれる酸化物に含有される酸素以外の元素よりも、「酸化物の標準生成自由エネルギー」の絶対値が小さい元素を含む材料を用いることができる。なお、この材料には、抵抗変化層１１１に含まれる酸化物に含有される酸素以外の第１の元素よりも、「酸化物の標準生成自由エネルギー」の絶対値が小さい第２の元素からなる金属、並びに、前記第２の元素を含む合金、酸化物、窒化物及び酸窒化物が含まれる。
第１導電層１０１及び第２導電層１０２には、例えば、Ｗ、Ｔａ及びＣｕ等の金属、ＴｉＮ、ＴａＮ及びＷＣ等の金属の窒化物や炭化物を用いることができる。
さらに、第１導電層１０１及び第２導電層１０２には、高濃度にドープされたシリコンなどの半導体等を用いることもできる。
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
同図において、横軸は、抵抗変化層１１１に印加される印加電圧Ｖａｐ（すなわち、第１導電層１０１と第２導電層１０２との間の電位差）を示し、縦軸は、抵抗変化層１１１に流れる電流Ｉ（すなわち、第１導電層１０１と第２導電層１０２との間に流れる電流）を示す。
図２に表したように、例えば、抵抗変化層１１１の状態が高抵抗状態ＨＲＳであるとする。高抵抗状態ＨＲＳにおいて印加電圧Ｖａｐを上昇させると、第２遷移電圧Ｖ２（セット電圧）において、高抵抗状態ＨＲＳから相対的に低い抵抗状態である低抵抗状態ＬＲＳに遷移する。この低抵抗状態ＬＲＳは、印加電圧Ｖａｐを取り除いても維持される。そして、低抵抗状態ＬＲＳにおいて、印加電圧Ｖを０ボルトから上昇させると、第１遷移電圧Ｖ１（リセット電圧）において、高抵抗状態ＨＲＳに遷移する。
このような抵抗変化層１１１における複数の抵抗状態が、記憶動作に利用される。なお、この抵抗状態（記憶状態）の読み出しに際しては、第１遷移電圧Ｖ１よりも低い印加電圧Ｖａｐを抵抗変化層１１１に印加して、その抵抗状態を読み出す。
なお、高抵抗状態ＨＲＳから低抵抗状態ＬＲＳへの遷移をセット（またはセット動作）呼び、低抵抗状態ＬＲＳから高抵抗状態ＨＲＳへの遷移をリセット（またはリセット動作）と呼ぶことにする。
なお、例えば、制限電流値を２種類以上設定することで、データを多値化することもでき、不揮発性記憶装置Ｄ１０１は、多値メモリとして利用することもできる。
なお、図２においては、直流の電圧を記憶層６０に印加した場合の特性を例示しているが、不揮発性記憶装置Ｄ１０１において、記憶層６０にパルス電圧を印加して動作させることができる。
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の特性を例示する模式的断面図である。
すなわち、同図（ａ）は不揮発性記憶装置Ｄ１０１におけるリセット動作を例示しており、同図（ｂ）は、同図（ａ）よりも素子が微細化されたときのリセット動作を例示している。なお、以下の例では、第１導電層１０１が陰極であり、第２導電層１０２が陽極である場合として説明する。
図３（ａ）に表したように、例えばフォーミング工程を経ることにより、抵抗変化層１１１にフィラメント１１１ｐが形成される。すなわち、例えば、記憶層６０を形成した後に、第１導電層１０１と第２導電層１０２とを介して、抵抗変化層１１１に所定の値以上の電圧（フォーミング電圧）を印加することによって、フィラメント１１１ｐが形成される。このフィラメント１１１ｐは、低抵抗状態ＬＲＳにおいて、抵抗変化層１１１における電流パスとなる。
リセット動作においては、例えば、フィラメント１１１ｐの陽極酸化によって、低抵抗状態ＬＲＳから高抵抗状態ＨＲＳへの遷移が起きると考えられる。一方、セット動作においては、例えばフィラメント１１１ｐの酸化された絶縁性の部分を還元することによって、高抵抗状態ＨＲＳから低抵抗状態ＬＲＳへの遷移が起きると考えられる。
この時、不揮発性記憶装置Ｄ１０１においては、低抵抗状態ＬＲＳにおいて、第１遷移電圧Ｖ１よりも高い電圧を印加すると、例えば、陽極である第２導電層１０２の近傍において、抵抗変化層１１１に側面層１１２から酸素１１２ｏが供給され、抵抗変化層１１１の酸化が促進される。これにより、抵抗変化層１１１において、低抵抗状態ＬＲＳから高抵抗状態ＨＲＳへの遷移（リセット）が容易に行われる。このように、側面層１１２は、抵抗変化層１１１に対して酸素１１２ｏを供給する機能を果たす。
そして、図３（ｂ）に表したように、セルが微細化され、セルの面積（第１導電層１０１、抵抗変化層１１１及び第２導電層１０２の積層方向に対して垂直な平面で抵抗変化層１１１を切断した時の抵抗変化層１１１の断面積）が小さくなった時においても、側面層１１２の、抵抗変化層１１１に対する酸素１１２ｏの供給機能は低下しない。このため、セルが微細化されても、低抵抗状態ＬＲＳから高抵抗状態ＨＲＳへの遷移（リセット）が容易に行われる。
これに対し、例えば、比較例である非特許文献１のように、抵抗変化層の陽極の側に酸素リッチな酸素供給層を設ける構成の場合には、セルの微細化が進むにつれ、酸素供給層の体積が小さくなってしまう。このため、比較例においては、特に微細化した場合に、リセット時に抵抗変化層１１１に酸素を供給し難くなり、リセット電流が大きくなり、例えば、駆動回路素子や保護回路素子を破壊してしまう。
これに対して、本実施形態に係る不揮発性記憶装置Ｄ１０１の記憶層６０においては、抵抗変化層１１１の側面に、酸素リッチで酸素供給機能を有する側面層１１２を設けることで、セルを微細化しても側面層１１２の体積が減少することがない。このため、リセットが容易になり、リセット電流が低減でき、消費電力を低減できる。
そして、抵抗変化層１１１は、側面層１１２を設けない場合に比べて、メタルリッチな組成を有することができるので、フォーミング電圧を小さくすることができる。また、後述するように、抵抗変化層１１１と側面層１１２との大きさ（体積）の比率によっては、フォーミング工程を省略することもできる。
このように、不揮発性記憶装置Ｄ１０１によれば、フォーミング電圧を下げ、またはフォーミング工程の省略を可能にして、フォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置が実現できる。
また、不揮発性記憶装置Ｄ１０１によれば、リセットが容易になるので、リセット動作の高速化も同時に実現できる。
さらに、リセット動作が容易であるので、第１遷移電圧Ｖ１（リセット電圧）を低減できる。これと同時に、リセット動作が容易であるのでフィラメント１１１ｐの絶縁が安定して行われ、セットのためには大きな電界を必要とし、この結果、第２遷移電圧Ｖ２（セット電圧）を一定に維持、または、上昇させることが可能になる。これにより、リセット電圧（例えば第１遷移電圧Ｖ１）と、セット電圧（例えば第２遷移電圧Ｖ２）と、の差を大きくでき、駆動マージンが拡大でき、誤動作を抑制できる。
なお、側面層１１２の幅（Ｚ軸方向に対して垂直な方向における側面層１１２の長さ）は、側面層１１２から抵抗変化層１１１に向かっての酸素供給量の観点から、１ｎｍ（ナノメートル）以上であることが望ましい。すなわち、側面層１１２の幅が１ｎｍよりも小さい（狭い）場合は、側面層１１２から抵抗変化層１１１に向かっての酸素供給量が少なくなるため、フォーミング電圧の低減等のフォーミングの効率化の効果や、リセット電流の低減効果が小さくなる。
図４は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に表したように、例えば基板１００ｓの上に、第１導電層１０１となる第１導電膜１０１ｆを形成する。第１導電膜１０１ｆには、上述の金属や上述の導電性の金属化合物を用いることができ、例えば、スパッタ法、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法やＡＬＤ（Atomic Layer Deposition：原子層成長）法など任意の方法を適用できる。
次に、抵抗変化層１１１となる抵抗変化膜１１１ｆを成膜する。抵抗変化膜１１１ｆは、メタルリッチな金属酸化物である。この成膜には、スパッタ法、ＣＶＤ法及びＡＬＤ法等の任意の方法を用いることができる。例えば、スパッタ法を用いるときには、チャンバー内に酸素を流しながらスパッタをするいわゆる反応性スパッタを用いても良いし、メタル膜をスパッタした後に酸化処理を行っても良い。その際、酸素流量や酸化温度などを制御することで所望の組成が得られる。また、ＣＶＤ法やＡＬＤ法を用いる場合には、成膜温度、酸化剤の流量・時間、金属プリカーサの流量・時間などを制御することで所望の組成が得られる。
次に、第２導電層１０２となる第２導電膜１０２ｆを成膜する。この成膜にも、スパッタ法、ＣＶＤ法及びＡＬＤ等の任意の方法を用いることができる。
なお、上記の基板１００ｓには、各種の制御回路等が設けられた半導体基板を用いることができ、また、記憶層６０を有する要素メモリ層が複数積層される場合には、基板１００ｓは、着目している要素メモリ層よりも下層の要素メモリ層となる。また、後述するように、第１導電膜１０１ｆ及び第２導電膜１０２ｆの少なくともいずれかは、整流素子、ワード線（第１配線）及びビット線（第２配線）の少なくともいずれかとなる膜であっても良い。以下では、第１導電膜１０１ｆ及び第２導電膜１０２ｆが、整流素子、ワード線及びビット線とは別に設けられる例として説明する。
次に、図４（ｂ）に表したように、第２導電膜１０２ｆの上に、フォトリソグラフィによりマスク１００ｒを形成し、例えば、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）により、第２導電膜１０２ｆ、抵抗変化膜１１１ｆ及び第１導電膜１０１ｆを加工する。
これにより、図４（ｃ）に表したように、第１導電層１０１及び第２導電層１０２が形成でき、それらの間に抵抗変化層１１１となる抵抗変化膜１１１ｆが設けられる構成が形成される。すなわち、抵抗変化膜１１１ｆの側面が形成される。
なお、上下に要素メモリ層が複数積層される場合は、上下方向で隣接する記憶層６０において、下層の記憶層６０、並びに、ワード線及びビット線のいずれかの例えばＸ軸方向の側面と、上層の記憶層６０のＸ軸方向の側面と、は同時に加工されることができる。以下では、記憶層６０のみに着目して説明する。
そして、図４（ｄ）に表したように、抵抗変化膜１１１ｆの側面を酸化する。すなわち、抵抗変化膜１１１ｆを酸化性雰囲気中でアニールして、抵抗変化膜１１１ｆの側面に側面層１１２を形成する。そして、抵抗変化膜１１１ｆの中央部分が、抵抗変化層１１１となる。そして、抵抗変化層１１１の側面に、抵抗変化層１１１よりも酸素濃度が高い側面層１１２が、形成される。
この工程においては、第１導電層１０１及び第２導電層１０２は酸化されず、抵抗変化膜１１１ｆの側面が選択的に酸化されることが望ましい。この工程には、例えば、６００℃以上の温度の水と水素雰囲気中で行われる熱酸化を用いることができ、また、６００℃以上の温度の水素雰囲気中に微量の酸素を添加して行われるラジカル酸化を用いることもできる。さらに、６００℃以下の温度の水素雰囲気中に微量の酸素を添加して行われるプラズマ酸化を用いることもできる。
また、この工程を実施することで、図４（ｂ）及び（ｃ）に関して説明したセルのエッチング工程においてセルの側面に発生したダメージを修復できる。
これにより、図１に例示した不揮発性記憶装置Ｄ１０１が作製できる。
なお、本実施形態に係る不揮発性記憶装置Ｄ１０１において、抵抗変化層１１１と側面層１１２との間には、明確な境界はなくても良い。すなわち、抵抗変化層において、積層方向（Ｚ軸方向）に対して垂直な平面（Ｘ−Ｙ平面）における中心部よりも側面の側で酸素濃度が相対的に高ければ良い。このように、側面層は、抵抗変化層の側面の側の一部であって、相対的に酸素濃度が高い部分と見なすこともできる。
さらに、側面層１１２は、抵抗変化層１１１の全方向の側面に必ずしも設けられていなくても良く、側面層１１２は、抵抗変化層１１１の側面のうちの少なくとも一部に設けられれば良い。
また、本具体例では、側面層１１２も、第１導電層１０１と第２導電層１０２との間に設けられているが、側面層１１２は抵抗変化層１１１の側面に設けられれば良く、例えば、側面層１１２の一部は、第１導電層１０１の側面と、第２導電層１０２の側面と、の少なくとも一部に対向して設けられていても良い。
そして、側面層１１２の少なくとも一部が、第１導電層１０１と第２導電層１０２との間に設けられていても良い。
また、側面層１１２は、抵抗変化層１１１に対して酸素供給層としての機能を果たせば良く、側面層１１２は、側面層１１２に印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化しなくても良く、また、変化しても良く、側面層１１２の電気抵抗の変化に関しては任意である。
このように、側面層１１２は、抵抗変化層１１１に対して酸素供給層として機能し、側面層１１２は、抵抗変化層１１１よりも電気抵抗が高い。
（第２の実施の形態）
図５は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図５に表したように、不揮発性記憶装置Ｄ１０２における記憶層６０は、第１導電層１０１と、第２導電層１０２と、第１導電層１０１と第２導電層１０２との間に設けられた抵抗変化層１１１（第１抵抗変化層）と、抵抗変化層１１１の側面に設けられた側面層１１３と、を有する。
抵抗変化層１１１は、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する層であり、第１の実施形態に関して説明した材料を用いることができる。また、第１及び第２導電層１０１及び１０２にも第１の実施形態に関して説明した材料を用いることができる。
側面層１１３は、抵抗変化層１１１に含まれる酸化物に含有される酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物を含む層である。以下では、簡単のために、「抵抗変化層に含まれる酸化物に含有される酸素以外の元素よりも『酸化物の標準生成自由エネルギー』の絶対値が小さい元素の酸化物」を、「抵抗変化層よりも生成自由エネルギーが小さい酸化物」と略称する場合がある。
抵抗変化層１１１には、例えばＴｉの酸化物を用い、側面層１１３には、例えばＳｉの酸化物を用いることができる。
側面層１１３に用いられるＳｉは、抵抗変化層１１１に用いられるＴｉよりも「酸化物の標準生成自由エネルギー」の絶対値が小さいので、側面層１１３は、抵抗変化層１１１に対して酸素供給層として機能する。
そして、不揮発性記憶装置Ｄ１０２における側面層１１３は、不揮発性記憶装置Ｄ１０１における側面層１１２と同様に、抵抗変化層１１１の側面に設けられるので、セルを微細化しても側面層１１３の体積が減少することがない。このため、リセットが容易になり、リセット電流が低減でき、消費電力を低減できる。
そして、側面層１１３によって抵抗変化層１１１が酸化され易いので、抵抗変化層１１１は、初期状態において導電性が高い組成とすることができ、結果として、フォーミング電圧を低くすることができる。さらに、フォーミング工程を省略することもできる。
このように、不揮発性記憶装置Ｄ１０２によれば、フォーミング電圧の低減やフォーミング工程を省略してフォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置が実現できる。
さらに、不揮発性記憶装置Ｄ１０２は、不揮発性記憶装置Ｄ１０１と同様に、リセット動作の高速化が実現でき、リセット電圧とセット電圧との差を大きくでき、誤動作を抑制できる。
なお、本実施形態において、側面層１１３が、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含めば良く、抵抗変化層１１１及び側面層１１３は、２元化合物に限らず、３元以上の化合物でも良い。
なお、側面層１１３に含まれる酸化物の酸素以外の元素（その酸化物に含有される酸素以外の元素）の「酸化物の標準生成自由エネルギー」の絶対値は、抵抗変化層１１１に含まれる酸化物の酸素以外の元素の「酸化物の標準生成自由エネルギー」の絶対値よりも小さく設定されるが、この時、これらの値（これらの絶対値）の差が大きくなると、側面層１１３から抵抗変化層１１１に対する酸素供給効果が強くなり、リセットがより容易になり、また、結果としてフォーミング電圧を下げる効果が大きくなる。一方、これらの値の差が小さい場合には、リセットが容易になる程度は相対的に小さくなり、セットがより容易になる。
このため、側面層１１３に含まれる酸化物の酸素以外の元素の「酸化物の標準生成自由エネルギー」の絶対値を、抵抗変化層１１１に含まれる酸化物の酸素以外の元素の「酸化物の標準生成自由エネルギー」の絶対値よりも小さく設定しつつ、これらの値の差の大きさに関しては、所望の特性に合わせて適宜設定することができる。
上記においては、リセット動作及びセット動作が、抵抗変化層１１１の電流経路である例えばフィラメント１１１ｐの還元と酸化に基づいて行われる場合として説明したが、セット動作が抵抗変化層１１１に印加される電界に基づいて行われる場合もある。この場合には、側面層１１３に含まれる酸化物の酸素以外の元素の「酸化物の標準生成自由エネルギー」の絶対値と、抵抗変化層１１１に含まれる酸化物の酸素以外の元素の「酸化物の標準生成自由エネルギー」の絶対値と、の差を大きく設定してしておくことにより、セット動作へ悪影響を実質的に与えないで、リセット動作を容易にすることができ、好ましい。
図６は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図６（ａ）〜（ｃ）までの工程は、不揮発性記憶装置Ｄ１０１と同様なので説明を省略する。
第１導電層１０１、第２導電層１０２及び抵抗変化層１１１を形成した後、図６（ｄ）に表したように、第１導電層１０１、第２導電層１０２及び抵抗変化層１１１の側面及び上面に、酸素供給層の機能を有する側面層１１３となる例えばシリコン酸化膜を成膜する。この成膜には、例えば、３ＤＭＡＳ（トリスジメチルアミノシラン）とオゾンを用いた４００℃以下の低温のＡＬＤ成膜を用いることができる。その際、例えば層間絶縁膜となるシリコン酸化膜の成膜条件よりも３ＤＭＡＳの比率を減らし、オゾンを増やした条件を採用することで、酸素を供給し易い膜を形成することができる。
側面層１１３には、酸素を供給し易いシリコン酸化膜を用いることが望ましい。具体的には、酸素のシリコンに対する組成比が、２程度以上のものを選ぶことができる。
側面層１１３の幅（Ｚ軸方向に対して垂直な方向における側面層１１３の長さ）は、側面層１１３から抵抗変化層１１１に向かっての酸素供給量の観点から、１ｎｍ以上であることが望ましい。すなわち、側面層１１３の幅が１ｎｍよりも小さい場合は、側面層１１３から抵抗変化層１１１に向かっての酸素供給量が少なくなるため、フォーミング電圧の低減等の効果や、リセット電流の低減効果が小さくなる。
なお、不揮発性記憶装置Ｄ１０２において、抵抗変化層１１１と側面層１１３との間には明確な境界はなくても良い。すなわち、抵抗変化層において、積層方向（Ｚ軸方向）に対して垂直な平面（Ｘ−Ｙ平面）における中心部よりも側面の側で、「酸化物の標準生成自由エネルギー」の絶対値が相対的に小さい元素（酸素以外の元素）の含有量が高くても良い。例えば、抵抗変化層の中心部分は実質的にＴｉの酸化物からなり、中心部分から側面に向かうに従って、Ｔｉの含有量が低下し、逆にＳｉの含有量が上昇する酸化物となっていても良い。このように、側面層は、抵抗変化層の側面の側の一部であって、「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の濃度が、中心部よりも相対的に高い部分と見なすこともできる。
さらに、側面層１１３は、抵抗変化層１１１の全方向の側面に必ずしも設けられていなくても良く、側面層１１３は、抵抗変化層１１１の側面の少なくとも一部に設けられていれば良い。
また、側面層１１３は、抵抗変化層１１１に対して酸素供給層としての機能を果たせば良く、側面層１１３は、側面層１１３に印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化しなくても良く、また、変化しても良く、側面層１１３の電気抵抗の変化に関しては任意である。
このように、側面層１１３は、抵抗変化層１１１に対して酸素供給層として機能し、側面層１１３は、抵抗変化層１１１よりも電気抵抗が高い。
図７は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図７に表したように、本実施形態に係る変形例の不揮発性記憶装置Ｄ１０３においては、側面層１１４の一部が、第１導電層１０１と第２導電層１０２との間に設けられている。そして、側面層１１４の他の一部は、第１導電層１０１の側面と、第２導電層１０２の側面と、に対向して設けられている。
このように、側面層１１４は、抵抗変化層１１１の側面に設けられれば良く、例えば、側面層１１４の少なくとも一部は、第１導電層１０１と第２導電層１０２との間に設けられていても良い。
側面層１１４は、上述の側面層１１３と同様に、抵抗変化層１１１に含まれる酸化物に含有される酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物を含む層である。これにより、不揮発性記憶装置Ｄ１０３は、不揮発性記憶装置Ｄ１０２と同様の効果を有する。
なお、既に説明したように、第１の実施形態に係る不揮発性記憶装置Ｄ１０１においても、図７に例示した側面層１１４と同様に、側面層１１２の一部は、第１導電層１０１の側面と、第２導電層１０２の側面と、の少なくとも一部に対向して設けられていても良く、側面層１１２の少なくとも一部は、第１導電層１０１と第２導電層１０２との間に設けられていても良い。この場合も、不揮発性記憶装置Ｄ１０１と同様の効果が発揮される。
（第３の実施の形態）
図８は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図８（ａ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１０４は、第１導電層１０１と、第２導電層１０２と、第１導電層１０１と第２導電層１０２との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する第１抵抗変化層１１１と、第１抵抗変化層１１１の側面に設けられ、第１抵抗変化層１１１よりも酸素濃度が高い第１側面層１１２と、を備える。
そして、不揮発性記憶装置Ｄ１０４は、第１導電層１０１の側面に対向して設けられた第３導電層１０３と、第２導電層１０２の側面に対向して設けられた第４導電層１０４と、第３導電層１０３と第４導電層１０４との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する第２抵抗変化層１１１ａと、第２抵抗変化層１１１ａの側面の第１側面層１１２の側に設けられた第２側面層１１２ａと、第１側面層１１２と第２側面層１１２ａとの間に設けられた層間絶縁膜１２０と、をさらに備える。
第２側面層１１２ａには、第２抵抗変化層１１１ａよりも酸素濃度が高い化合物が用いられる。例えば、第２抵抗変化層１１１ａには、第１抵抗変化層１１１と同様の材料を用いることができ、第２側面層１１２ａには、第１側面層１１２と同様の材料を用いることができる。
すなわち、例えば、第１及び第２抵抗変化層１１１及び１１１ａには遷移金属の酸化物を用いることができ、第１及び第２側面層１１２及び１１２ａには、第１及び第２抵抗変化層１１１及び１１１ａに含まれる遷移金属の酸化物であって、酸素濃度が第１及び第２抵抗変化層１１１及び１１１ａよりも高い酸化物を用いることができる。
層間絶縁膜１２０には、第１側面層１１２及び第２側面層１１２ａよりも酸素濃度が高い化合物を用いることができる。
すなわち、この場合、層間絶縁膜１２０は、第１及び第２抵抗変化層１１１及び１１１ａよりも酸素濃度が高く、さらに、第１及び第２側面層１１２及び１１２ａよりも酸素濃度が高いため、第１及び第２側面層１１２及び１１２ａに含まれる酸素は、層間絶縁膜１２０の方向ではなく、第１及び第２抵抗変化層１１１及び１１１ａの方向に向けて移動し易くなる。これにより、第１側面層１１２及び第２側面層１１２ａの第１抵抗変化層１１１及び第２抵抗変化層１１１ａに対する酸素供給能力がさらに高まる。
また、層間絶縁膜１２０は、第１及び第２側面層１１２及び１１２ａよりも酸素濃度が低くても良い。例えば、層間絶縁膜１２０の絶縁性の観点で層間絶縁膜１２０における酸素濃度を適正化し、この時、層間絶縁膜１２０における酸素濃度が第１及び第２側面層１１２及び１１２ａよりも低い場合においても、第１及び第２側面層１１２及び１１２ａの酸素濃度は、第１及び第２抵抗変化層１１１及び１１１ａよりも高いため、第１及び第２側面層１１２及び１１２ａの酸素は、第１及び第２抵抗変化層１１１及び１１１ａの方向に向けて容易に移動する。すなわち、層間絶縁膜１２０に高い絶縁性を付与しつつ、酸素供給層として機能する第１及び第２側面層１１２及び１１２ａを設けることができる。
また、不揮発性記憶装置Ｄ１０４において、層間絶縁膜１２０には、例えば、第１側面層１１２及び第２側面層１１２ａに含まれる酸化物の酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物を含むことができる。これによっても、第１及び第２側面層１１２及び１１２ａに含まれる酸素は、層間絶縁膜１２０の方向ではなく、第１及び第２抵抗変化層１１１及び１１１ａの方向に向けて移動し易くなる。
図８（ｂ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１０５は、第１導電層１０１と、第２導電層１０２と、第１抵抗変化層１１１と、第１抵抗変化層１１１の側面に設けられ、第１抵抗変化層１１１に含まれる酸化物の酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物を含む第１側面層１１３と、を備える。
そして、不揮発性記憶装置Ｄ１０５は、第３導電層１０３と、第４導電層１０４と、第２抵抗変化層１１１ａと、第２抵抗変化層１１１ａの側面の第１側面層１１３の側に設けられた第２側面層１１３ａと、第１側面層１１３と第２側面層１１３ａとの間に設けられた層間絶縁膜１２０と、をさらに備える。
第２側面層１１３ａは、第２抵抗変化層１１１ａに含まれる酸化物の酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物を含む。
そして、層間絶縁膜１２０には、第１側面層１１３及び第２側面層１１３ａに含まれる酸化物の酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物を含むことができる。
すなわち、不揮発性記憶装置Ｄ１０５においては、第１及び第２抵抗変化層１１１及び１１１ａ、第１及び第２側面層１１３及び１１３ａ、並びに、層間絶縁膜１２０の順に従って、「酸化物の標準生成自由エネルギー」の絶対値が小さくなる元素の酸化物が用いられる。
これにより、第１及び第２側面層１１３及び１１３ａに含まれる酸素は、層間絶縁膜１２０の方向ではなく、第１及び第２抵抗変化層１１１及び１１１ａの方向に向けて移動し易くなる。
さらに、不揮発性記憶装置Ｄ１０５において、層間絶縁膜１２０には、第１側面層１１３及び第２側面層１１３ａよりも酸素濃度が低い化合物を用いることができる。
すなわち、例えば、第１及び第２抵抗変化層１１１及び１１１ａにＴｉの酸化物を用い、第１及び第２側面層１１３及び１１３ａに酸素の濃度が比較的高いＳｉの化合物（ＳｉＯ２＋δ：ここでδは正）を用い、層間絶縁膜１２０には酸素の濃度が相対的に低いＳｉの化合物（ＳｉＯ２）を用いることができる。これにより、層間絶縁膜１２０における高い絶縁性を維持しつつ、第１及び第２側面層１１３及び１１３ａにおける酸素濃度を相対的に高くすることができる。これにより、第１及び第２側面層１１３及び１１３ａに含まれる酸素が、第１及び第２抵抗変化層１１１及び１１１ａの方向に向けて移動し易く、第１及び第２抵抗変化層１１１及び１１１ａのフォーミングを容易にし、フォーミング電圧の低減やフォーミング工程を省略してフォーミングを効率化し、リセット電流を低減することができる。
図８（ｃ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１０６においては、第１側面層１１４及び第２側面層１１４ａは、それぞれ、第１導電層１０１及び第２導電層１０２の側面、並びに、第３導電層１０３及び第４導電層１０４の側面に対向し、第１側面層１１４及び第２側面層１１４ａの一部は、それぞれ、第１導電層１０１及び第２導電層１０２との間、並びに、第３導電層１０３及び第４導電層１０４との間、に挟まれている。第１側面層１１４及び第２側面層１１４ａのそれぞれは、既に説明した、第１側面層１１２及び第２側面層１１２ａ、及び、第１側面層１１３及び第２側面層１１３ａ、の少なくともいずれかの構成を適用できる。
なお、本発明の実施形態において、抵抗変化層１１１（第１抵抗変化層１１１及び第２抵抗変化層１１１ａ）よりも酸素濃度が高い側面層１１２（第１側面層１１２及び第２側面層１１２ａ）と、抵抗変化層１１１（第１抵抗変化層１１１及び第２抵抗変化層１１１ａ）よりも生成自由エネルギーが小さい酸化物を含む側面層１１３（第１側面層１１３及び第２側面層１１３ａ）と、を同時に設けても良い。
（第４の実施の形態）
本発明の第４の実施形態においては、上述の側面層１１２及び側面層１１３の少なくともいずれかに加えて、さらに、抵抗変化層１１１よりも酸素濃度が高い層、及び、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層、の少なくともいずれかが、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２の少なくともいずれかと、の間に、設けられる。
図９は、本発明の第４の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図９（ａ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１１１においては、側面層１１２に加え、抵抗変化層１１１と第２導電層１０２（例えば陽極）との間に、抵抗変化層１１１よりも酸素濃度が高い層１１２ｕがさらに設けられている。
なお、側面層１１２に加え、抵抗変化層１１１と第１導電層１０１（例えば陰極）との間に、抵抗変化層１１１よりも酸素濃度が高い層をさらに設けても良い。
図９（ｂ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１１２においては、側面層１１２に加え、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２と、のそれぞれの間に、抵抗変化層１１１よりも酸素濃度が高い層１１２ｄ及び１１２ｕが、それぞれさらに設けられている。
図９（ｃ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１１３においては、側面層１１３に加え、抵抗変化層１１１と第２導電層１０２との間に、抵抗変化層１１１よりも酸素濃度が高い層１１２ｕがさらに設けられている。
なお、側面層１１３に加え、抵抗変化層１１１と第１導電層１０１との間に、抵抗変化層１１１よりも酸素濃度が高い層をさらに設けても良い。
図９（ｄ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１１４においては、側面層１１３に加え、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２と、のそれぞれの間に、抵抗変化層１１１よりも酸素濃度が高い層１１２ｄ及び１１２ｕが、それぞれさらに設けられている。
図９（ｅ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１１５においては、側面層１１２に加え、抵抗変化層１１１と第２導電層１０２との間に抵抗変化層１１１よりも酸素濃度が高い層１１２ｕが設けられ、さらに、側面層１１２の側面に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む側面層１１３が設けられている。 なお、側面層１１２に加え、抵抗変化層１１１と第１導電層１０１との間に抵抗変化層１１１よりも酸素濃度が高い層が設けられ、さらに、側面層１１２の側面に側面層１１３を設けても良い。
図９（ｆ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１１６においては、側面層１１２に加え、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２と、のそれぞれの間に、抵抗変化層１１１よりも酸素濃度が高い層１１２ｄ及び１１２ｕが、それぞれさらに設けられ、さらに、側面層１１２の側面に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む側面層１１３が設けられている。
図１０は、本発明の第４の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図１０（ａ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１２１においては、側面層１１２に加え、抵抗変化層１１１と第２導電層１０２（例えば陽極）との間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｕがさらに設けられている。
なお、側面層１１２に加え、抵抗変化層１１１と第１導電層１０１（例えば陰極）との間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層をさらに設けても良い。
図１０（ｂ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１２２においては、側面層１１２に加え、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２と、のそれぞれの間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｄ及び１１３ｕが、それぞれさらに設けられている。
図１０（ｃ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１２３においては、側面層１１３に加え、抵抗変化層１１１と第２導電層１０２との間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｕがさらに設けられている。
なお、側面層１１３に加え、抵抗変化層１１１と第１導電層１０１との間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層をさらに設けても良い。
図１０（ｄ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１２４においては、側面層１１３に加え、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２と、のそれぞれの間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｄ及び１１３ｕが、それぞれさらに設けられている。
図１０（ｅ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１２５においては、側面層１１２に加え、抵抗変化層１１１と第２導電層１０２との間に抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｕが設けられ、さらに、側面層１１２の側面に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む側面層１１３が設けられている。
なお、側面層１１２に加え、抵抗変化層１１１と第１導電層１０１との間に抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層が設けられ、さらに、側面層１１２の側面に側面層１１３を設けても良い。
図１０（ｆ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１２６においては、側面層１１２に加え、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２と、のそれぞれの間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｄ及び１１３ｕが、それぞれさらに設けられ、さらに、側面層１１２の側面に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む側面層１１３が設けられている。
このように、本実施形態に係る不揮発性記憶装置においては、各種の変形が可能である。これらの不揮発性記憶装置においても、フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減することができる。
すなわち、本実施形態に係る各種の不揮発性記憶装置においては、酸素供給層となる層が、抵抗変化層１１１の側面に設けられる（側面層１１２及び１１３）ことに加えて、抵抗変化層１１１の膜厚方向の面にも設けられている。このため、第１〜第３の実施形態に関して説明したように、セルが微細化してもリセットを容易に行うことができ、さらに、酸素供給層が陽極や陰極付近にも設けられているので、第１〜第３の実施形態よりもさらにリセットがし易くなる。また、第１導電層１０１及び第２導電層１０２との間の中央部分には、メタルリッチな組成を適用した抵抗変化層１１１が設けられるので、フォーミング電圧を低減できる。
図１１は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
すなわち、同図は、図９（ｆ）に例示した不揮発性記憶装置Ｄ１１６の製造方法を例示している。
まず、図１１（ａ）に表したように、基板１００ｓの上に、第１導電層１０１となる第１導電膜１０１ｆを形成した後、その上に、酸素リッチな組成を有する層１１２ｄとなる膜１１２ｄｆを成膜する。例えば、スパッタ法を用いるときは、後述する抵抗変化膜１１１ｆ（相対的にメタルリッチな膜）の成膜よりも、酸素流量を増やし酸化温度を高くする。また、ＡＬＤ法やＣＶＤ法を用いる場合は、抵抗変化膜１１１ｆの成膜よりも、酸化剤の流量・時間を増やし、金属プリカーサの流量・時間を減らして成膜を行う。
続いて、抵抗変化層１１１となる抵抗変化膜１１１ｆを成膜する。これには、第１の実施形態に関して説明した方法を用いることができる。
続いて、抵抗変化膜１１１ｆの上に、例えば、膜１１２ｄｆと同様の方法で、酸素リッチな組成を有する層１１２ｕとなる膜１１２ｕｆを成膜する。
そして、その上に、第２導電膜１０２ｆを成膜する。
この後、図１１（ｂ）及び（ｃ）に表したように、例えば、第１の実施形態で説明した方法によって、第２導電膜１０２ｆ、膜１１２ｕｆ、抵抗変化膜１１１ｆ、膜１１２ｄｆ及び第１導電膜１０１ｆを加工する。これにより、第１導電層１０１、層１１２ｄ、層１１２ｕ及び第２導電層１０２が形成され、それらの間に抵抗変化層１１１となる抵抗変化膜１１１ｆが形成される。すなわち、抵抗変化膜１１１ｆの側面を形成する。
そして、図１１（ｄ）に表したように、例えば、第１の実施形態で説明した方法によって、抵抗変化膜１１１ｆの側面を酸化して、側面層１１２を形成する。なお、これと同時に、エッチング工程においてセルの側面に発生したダメージを修復する。
そして、図１１（ｅ）に表したように、例えば、第２の実施形態に関して説明した方法によって、酸素供給層の機能を果たす側面層１１３となる、例えばシリコン酸化膜を成膜する。そして、必要に応じて、第２導電層１０２の上のシリコン酸化膜を除去し、また、層間絶縁膜を形成する。
これにより、不揮発性記憶装置Ｄ１１６が作製できる。
なお、図９（ａ）〜（ｅ）及び図１０（ａ）〜（ｆ）に例示した各種の不揮発性記憶装置及びその変形の不揮発性記憶装置も、上記と同様の手法を適宜変形して用いることにより作製できる。
（第５の実施の形態）
図１２は、本発明の第５の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１２（ａ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１３１は、抵抗変化層１１１と、側面層１１２と、の間に設けられた拡散バリア層１１５をさらに有する。側面層１１２は、抵抗変化層１１１よりも酸素濃度が高い層である。以下では、簡単のために、「抵抗変化層よりも酸素濃度が高い層」を、単に「酸素濃度が高い層」と言うことにする。
図１２（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１３２は、抵抗変化層１１１と、側面層１１３（抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層）と、の間に設けられた拡散バリア層１１５をさらに有する。
図１２（ｃ）に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１３３は、側面層１１２の他に、抵抗変化層１１１と第２導電層１０２との間に設けられた酸素濃度が高い層１１２ｕと、抵抗変化層１１１と層１１２ｕとの間に設けられた拡散バリア層１１５と、をさらに有する。
なお、側面層１１２の他に、抵抗変化層１１１と第１導電層１０１との間に酸素濃度が高い層１１２ｄを設け、抵抗変化層１１１と層１１２ｄの間に拡散バリア層１１５をさらに設けても良い。
図１２（ｄ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１３４は、側面層１１３の他に、抵抗変化層１１１と第２導電層１０２との間に設けられた酸素濃度が高い層１１２ｕと、抵抗変化層１１１と層１１２ｕとの間に設けられた拡散バリア層１１５と、をさらに有する。
また、側面層１１３の他に、抵抗変化層１１１と第１導電層１０１との間に酸素濃度が高い層１１２ｄを設け、抵抗変化層１１１と層１１２ｄとの間に拡散バリア層１１５をさらに設けても良い。
図１２（ｅ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１３５は、側面層１１２の他に、抵抗変化層１１１と第２導電層１０２との間に設けられ、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｕと、抵抗変化層１１１と層１１３ｕとの間に設けられた拡散バリア層１１５と、をさらに有する。
なお、側面層１１２の他に、抵抗変化層１１１と第１導電層１０１との間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｄを設け、抵抗変化層１１１と層１１３ｄとの間に拡散バリア層１１５をさらに設けても良い。
図１２（ｆ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１３６は、側面層１１３の他に、抵抗変化層１１１と第２導電層１０２との間に設けられ、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｕと、抵抗変化層１１１と層１１３ｕとの間に設けられた拡散バリア層１１５と、をさらに有する。
また、側面層１１３の他に、抵抗変化層１１１と第１導電層１０１との間に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層１１３ｄを設け、抵抗変化層１１１と層１１３ｄとの間に拡散バリア層１１５をさらに設けても良い。
図１２（ａ）及び（ｂ）に例示した拡散バリア層１１５は、抵抗変化層１１１と側面層１１２との間、または、抵抗変化層１１１と側面層１１３との間、の少なくともいずれかにおける金属元素の移動を抑制する効果を有する。
また、図１２（ｃ）〜（ｆ）に例示した拡散バリア層１１５は、抵抗変化層１１１と、層１１２ｕ及び１１２ｄの少なくともいずれかと、の間、並びに、抵抗変化層１１１と、層１１３ｕ及び１１３ｄの少なくともいずれかと、の間、の少なくともいずれかにおける金属元素の移動を抑制する効果を有する。
すなわち、拡散バリア層１１５は、抵抗変化層１１１に含まれる酸素以外の元素の移動のし易さが、抵抗変化層１１１における前記元素の移動のし易さよりも低い層である。
拡散バリア層１１５により、不揮発性記憶装置を製造する各種の工程において、抵抗変化膜１１１ｆ（抵抗変化層１１１）に与えられる熱によってメタルが拡散することを抑制することができ、より狙い通りの特性を有する不揮発性記憶装置が作製できる。
拡散バリア層１１５には、例えば、シリコン窒化膜や、シリコン酸化膜や、例えば、抵抗変化層１１１に含まれる金属酸化物を窒化した窒化物等を用いることができる。例えば、抵抗変化層１１１にＨｆＯ２を用いた場合、拡散バリア層１１５として、ＨｆＯ２を窒化した材料（ＨｆＮｘやＨｆＯＮ）を用いることができる。すなわち、抵抗変化層１１１（ＨｆＯ２）におけるＨｆの移動のし易さよりも、拡散バリア層１１５（ＨｆＮｘやＨｆＯＮ）におけるＨｆの拡散定数は小さく、これにより、抵抗変化層１１１とそれに対向する各種の層（側面層１１２及び１１３、並びに、層１１２ｕ、１１２ｄ、１１３ｕ及び１１３ｄ）との間におけるＨｆの拡散を抑制でき、安定した特性が得られる。
なお、不揮発性記憶装置の製造工程における熱ストレスは、例えば、７５０℃〜８００℃程度以下であり、拡散バリア層１１５は、この条件におけるメタルの拡散を抑制するように設計することができる。
なお、不揮発性記憶装置が完成した後の動作中において、例えば抵抗変化層１１１に印加される電界及び電流の少なくともいずれかによって、抵抗変化層１１１が加熱されるが、この加熱は、製造工程における加熱に比べて局所的であり、また、時間も短時間である。拡散バリア層１１５は、この動作中の温度におけるメタルの拡散も抑制しつつ、抵抗変化層１１１と、側面層１１２及び側面層１１３の少なくともいずれかと、の間における酸素の移動を実質的に妨害しないように設計される。そして、層１１２ｕ、１１２ｄ、１１３ｕ及び１１３ｄが設けられる場合には、拡散バリア層１１５は、この動作中の温度におけるメタルの拡散も抑制しつつ、抵抗変化層１１１と、これらの層の間における酸素の移動を実質的に妨害しないように設計される。
図１２（ａ）〜（ｆ）に例示した構成は、拡散バリア層１１５の構成の一部の例であり、拡散バリア層１１５の配置は、種々の変形が可能である。
すなわち、抵抗変化層１１１と側面層１１２との間の少なくとも一部、及び、抵抗変化層１１１と側面層１１３との間の少なくとも一部、の少なくともいずれかに、抵抗変化層１１１に含まれる酸素以外の元素の拡散係数が抵抗変化層１１１よりも低い拡散バリア層１１５を設けることができる。
さらに、抵抗変化層１１１と第１導電層１０１との間に、抵抗変化層１１１よりも酸素濃度が高い層１１２ｄが設けられる場合は、抵抗変化層１１１と層１１２ｄとの間の少なくとも一部に上記の拡散バリア層１１５を設けることができる。なお、抵抗変化層１１１と第２導電層１０２との間に、抵抗変化層１１１よりも酸素濃度が高い層１１２ｕがさらに設けられる場合は、抵抗変化層１１１と層１１２ｄとの間の少なくとも一部、及び、抵抗変化層１１１と層１１２ｕとの間の少なくとも一部、の少なくとも一部に上記の拡散バリア層１１５を設けることができる。
また、抵抗変化層１１１と第１導電層１０１との間に、抵抗変化層１１１よりも生成自由エネルギーが低い酸化物を含む層１１３ｄが設けられる場合は、抵抗変化層１１１と層１１３ｄとの間の少なくとも一部に上記の拡散バリア層１１５を設けることができる。なお、抵抗変化層１１１と第２導電層１０２との間に、抵抗変化層１１１よりも生成自由エネルギーが低い酸化物を含む層１１３ｕがさらに設けられる場合は、抵抗変化層１１１と層１１３ｄとの間の少なくとも一部、及び、抵抗変化層１１１と層１１３ｕとの間の少なくとも一部、の少なくとも一部に上記の拡散バリア層１１５を設けることができる。
図１３は、本発明の第５の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
まず、図１３（ａ）に表したように、基板１００ｓの上に、第１導電層１０１となる第１導電膜１０１ｆを形成した後、その上に、酸素リッチな組成を有する層１１２ｄとなる膜１１２ｄｆを成膜する。
続いて、拡散バリア層１１５ｄとなる膜１１５ｄｆを成膜する。例えば、拡散バリア層１１５ｄとしてシリコン酸化膜を用いる場合には、３ＤＭＡＳとオゾンを用い、５００℃程度の温度で、ＡＬＤ法によって膜１１５ｄｆを成膜することができる。また、ジクロルシランと亜酸化窒素を用いて、７００℃程度の高温で、ＣＶＤ法によって膜１１５ｄｆを成膜しても良い。拡散バリア層１１５ｄとしてシリコン窒化膜を用いる場合には、ジクロルシランとアンモニアを用いて、４００℃程度の温度でＡＬＤ法によって膜１１５ｄｆを成膜することができ、また、ＣＶＤ法を用いる場合は、７００℃程度の温度で成膜すれば良い。膜１１２ｄｆを窒化して膜１１５ｄｆを形成する場合は、例えば８００℃程度の温度でアンモニアを用いて、膜１１２ｄｆを熱窒化しても良く、また、窒素プラズマを用いて膜１１２ｄｆをプラズマ窒化しても良い。
続いて、抵抗変化層１１１となる抵抗変化膜１１１ｆを成膜する。これには、第１の実施形態に関して説明した方法を用いることができる。
続いて、抵抗変化膜１１１ｆの上に、拡散バリア層１１５ｕとなる膜１１５ｕｆを成膜する。膜１１５ｕｆの成膜には、例えば、膜１１５ｄｆに関して説明した手法のうち、技術的に可能な方法を適用できる。
続いて、例えば、膜１１２ｄｆと同様の方法により、酸素リッチな組成を有する層１１２ｕとなる膜１１２ｕｆを成膜する。
そして、その上に、第２導電膜１０２ｆを成膜する。
この後、図１３（ｂ）及び（ｃ）に表したように、例えば、第１の実施形態で説明した方法によって、第２導電膜１０２ｆ、膜１１２ｕｆ、膜１１５ｕｆ、抵抗変化膜１１１ｆ、膜１１２ｄｆ、膜１１５ｄｆ及び第１導電膜１０１ｆを加工し、第１導電層１０１及び第２導電層１０２を形成する。そして、抵抗変化膜１１１ｆの側面を形成する。
そして、図１３（ｄ）に表したように、膜１１２ｕｆ、抵抗変化膜１１１ｆ及び膜１１２ｄｆの側面の部分を窒化して、拡散バリア層１１５ｓとなる膜１１５ｓｆを、膜１１２ｕｆ、抵抗変化膜１１１ｆ及び膜１１２ｄｆの積層構造体の側面に形成する。
そして、図１３（ｅ）に表したように、膜１１５ｓｆの表面（側壁面）を酸化して、酸素濃度が高い側面層１１２を形成する。
そして、図１３（ｆ）に表したように、第１導電層１０１、側面層１１２及び第２導電層１０２の側面に、抵抗変化層１１１よりも生成自由エネルギーが低い酸化物を含む層１１３を形成する。
これにより、図１３（ｆ）に例示した不揮発性記憶装置Ｄ１３７が作製できる。
不揮発性記憶装置Ｄ１３７は、抵抗変化層１１１の側面に、側面層１１２及び側面層１１３が設けられており、フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減することができる。そして、抵抗変化層１１１と、第１導電層１０１及び第２導電層１０２と、の間にそれぞれ、酸素濃度が高い層１１２ｄ及び１１２ｕが設けられているので、リセット動作がさらに容易になる。さらに、拡散バリア層１１５ｓが抵抗変化層１１１と側面層１１２との間に設けられ、拡散バリア層１１５ｄ及び１１５ｕが、抵抗変化層１１１と、層１１２ｄ及び１１２ｕと、の間のそれぞれに設けられているので、例えば、製造工程中の熱の印加によって抵抗変化層１１１に含まれる酸素以外の元素が拡散することを抑制でき、より安定した動作を実現することができる。
（第６の実施の形態）
図１４は、本発明の第６の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１４（ａ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１４１においては、Ｚ軸方向（第１導電層１０１、抵抗変化層１１１及び第２導電層１０２の積層方向）に対して垂直な平面（Ｘ−Ｙ平面）で抵抗変化層１１１を切断したときの断面は、第１導電層１０１と第２導電層１０２との間の中心部よりも、第２導電層１０２（例えば陽極）の側において小さい。
すなわち、第２導電層１０２の側の、抵抗変化層１１１の側面が中央部よりも後退している。
これにより、リセット時に、第２導電層１０２の近傍の抵抗変化層１１１に効率的に電界が印加され、抵抗変化層１１１の第２導電層１０２の側に、側面層１１２から酸素がより集まり易くなり、リセット動作がより容易になる。
図１４（ｂ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１４２においては、Ｘ−Ｙ平面で抵抗変化層１１１を切断したときの断面は、第１導電層１０１と第２導電層１０２との間の中心部よりも、第１導電層１０１及び第２導電層１０２の側において小さい。
すなわち、第１及び第２導電層１０１及び１０２の側の、抵抗変化層１１１の側面が中央部よりも後退している。
この場合、リセット時には、フィラメント１１１ｐは抵抗変化層１１１の上記の断面のうちの中央部に形成され易く、抵抗変化層１１１の端部には形成され難くなる。このため、抵抗変化層１１１の端部に電界が集中してセルが破壊されることが抑制できる。さらに、端部にフィラメント１１１ｐが形成されることに起因したセル間での特性のばらつきも抑制できる。
なお、既に説明したように、本発明の実施形態に係る不揮発性記憶装置において、第１導電層１０１及び第２導電層１０２とは、互いに入れ換えが可能である。
すなわち、本実施形態においては、第１導電層１０１、抵抗変化層１１１及び第２導電層１０２の積層方向に対して垂直な平面で抵抗変化層１１１を切断したときの断面は、第１導電層１０１と第２導電層１０２との間の中心部よりも、第１及び第２導電層１０１及び１０２の少なくともいずれかの側において小さく設定される。
例えば、第２導電層１０２ではなく、第１導電層１０１の側における抵抗変化層１１１の断面（Ｘ−Ｙ平面における断面）が中央部よりも小さくても良い。
なお、第１導電層１０１と第２導電層１０２のいずれか一方の側において抵抗変化層１１１の断面が中央部よりも小さい場合は、第１導電層１０１と第２導電層１０２のうちの陽極となる側において断面が小さくなることが、より望ましい。これは、抵抗変化層１１１の酸化が行われる陽極の側の電界を集中させ、この電界の集中部分に、側面層１１２から酸素を効率的に供給することで、フォーミング電圧の低下、フォーミングの効率化、及び、リセット電流の低減、の効果が、より効果的に発揮できるためである。
なお、上記の不揮発性記憶装置Ｄ１４１及びＤ１４２は、抵抗変化層１１１の側面に、抵抗変化層１１１よりも酸素濃度が高い側面層１１２が設けられる例であるが、抵抗変化層１１１の側面に、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む側面層１１３が設けられ、その場合において、上記のように、抵抗変化層１１１のＸ−Ｙ平面における断面が、中央部よりも第１及び第２導電層１０１及び１０２のいずれかの側において小さくても良い。
なお、抵抗変化層１１１の断面を、第１及び第２導電層１０１及び１０２の少なくともいずれかの側において、中心部よりも小さく設定する構成は、既に説明した本発明の実施形態に係る不揮発性記憶装置の全てに適用可能である。
図１５は、本発明の第６の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
すなわち、同図は、不揮発性記憶装置Ｄ１４１の製造方法を例示している。
図１５（ａ）及び（ｂ）に表したように、第１の実施形態に関して説明したのと同様の方法により、基板１００ｓの上に、第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆを形成し、第２導電膜１０２ｆの上に、マスク１００ｒを形成する。
そして、例えば、ＲＩＥにより、第２導電膜１０２ｆ、抵抗変化膜１１１ｆ及び第１導電膜１０１ｆを加工する。この時、例えば、第１の実施形態に関して説明した条件よりも、エッチングイオンの量を減らして、ＲＩＥ処理を行う。
これにより、図１５（ｃ）に表したように、抵抗変化膜１１１ｆの側面は、テーパ状となる。その結果、第２導電層１０２の近傍において、抵抗変化膜１１１ｆの断面は、中央部に比べて小さくなる。
そして、図１５（ｄ）に表したように、既に説明した方法を用いて抵抗変化膜１１１ｆの側面を酸化して、抵抗変化層１１１の側面に、抵抗変化層１１１よりも酸素濃度が高い側面層１１２を形成する。
これにより、不揮発性記憶装置Ｄ１４１が作製できる。
図１６は、本発明の第６の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
すなわち、同図は、不揮発性記憶装置Ｄ１４２の製造方法を例示している。
例えば、図１５（ａ）〜（ｃ）で説明した処理を行った後、図１６（ａ）に表したように、希釈フッ酸などを用いて、抵抗変化膜１１１ｆをウエットエッチングする。このウエットエッチングにより、抵抗変化膜１１１ｆの第１導電層１０１の界面側では、抵抗変化膜１１１ｆのエッチングが中央部よりも速く進むため、抵抗変化膜１１１ｆの断面は、中央部よりも、第１及び第２導電層１０１及び１０２の側で小さくなる。
この後、図１６（ｂ）に表したように、既に説明した方法を用いて抵抗変化膜１１１ｆの側面を酸化して、抵抗変化層１１１の側面に、抵抗変化層１１１よりも酸素濃度が高い側面層１１２を形成する。
これにより、不揮発性記憶装置Ｄ１４２が作製できる。
（第７の実施の形態）
図１７は、本発明の第７の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図（ａ）は、同図（ｂ）のＢ−Ｂ’線断面図であり、同図（ｂ）は、同図（ａ）のＡ−Ａ’線断面である。
図１７に表したように、本実施形態に係る不揮発性記憶装置Ｄ１５１においても、記憶層６０は、第１導電層１０１と、第２導電層１０２と、第１導電層１０１と第２導電層１０２との間に設けられた抵抗変化層１１１と、抵抗変化層１１１の側面に設けられた側面層１１２と、を有する。
第１導電層１０１、抵抗変化層１１１及び第２導電層１０２の積層方向をＺ軸方向とする。なお、本具体例において、記憶層６０は、基板１００ｓの主面の上に設けられ、上記の積層方向（Ｚ軸方向）は、基板１００ｓの主面に対して垂直な方向である。
抵抗変化層１１１は、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する層である。側面層１１２は、抵抗変化層１１１よりも酸素濃度が高い層である。側面層１１２は、抵抗変化層１１１に対して酸素供給層として機能する。
すなわち、抵抗変化層１１１及び側面層１１２は、供に酸化物であり、抵抗変化層１１１に含まれる元素と、側面層１１２に含まれる元素と、は実質的に同じであるが、側面層１１２における酸素含有量は、抵抗変化層１１１よりも高い。
側面層１１２は、抵抗変化層１１１よりも電気抵抗が高い。
例えば、図４に関して説明した手法等により、抵抗変化層１１１及び側面層１１２となる膜（抵抗変化膜１１１ｆ）の側面を酸化することにより、その膜の中央部に抵抗変化層１１１が形成され、その膜の側面に側面層１１２が形成される。
図１７（ｂ）に表したように、本具体例においては、記憶層６０（抵抗変化層１１１及び側面層１１２）をＸ−Ｙ平面で切断した断面形状は、円形（楕円などの扁平円を含む）である。ただし、後述するように、本発明はこれに限らず、記憶層６０の断面形状は、任意である。
不揮発性記憶装置Ｄ１５１においては、抵抗変化層１１１及び側面層１１２における組成、電気抵抗及び形状の少なくともいずれかが調整されることによって、抵抗変化層１１１は、図３に関して説明したフィラメント１１１ｐの機能を果たす。これにより、フィラメント１１１ｐの形成のためのフォーミング工程を省略できる。
すなわち、既に説明したように、フィラメント１１１ｐは、記憶層６０を形成した後のフォーミング工程によって形成されるが、不揮発性記憶装置Ｄ１５１においては、記憶層６０の形成の際に、比較的メタルリッチで電気抵抗が低い抵抗変化層１１１を所定の形状で形成し、その側面に酸素供給層の機能を有する側面層１１２を設けることで、フォーミング工程を経ることなく、フィラメント１１１ｐの機能を果たす抵抗変化層１１１を形成することができ、フォーミング工程が省略可能となる。
フォーミング工程において、抵抗変化層１１１中に形成されるフィラメント１１１ｐの位置や形状を制御することは難しいことが多く、フィラメント１１１ｐの形成位置や形状がばらつき、結果として、不揮発性記憶装置の特性の再現性を低くする要因になることがある。例えば、フォーミング時に抵抗変化層１１１に電圧を印加して電流を流すと、抵抗変化層１１１の酸素欠損部などに電流が集中して流れ始め、ジュール発熱による構造変化を起こして、フィラメント１１１ｐが形成され、抵抗変化層１１１は低抵抗化する。このような電流が集中する欠陥の密度を制御することは、比較的難しい。そして、もし、欠陥の密度が低い場合には、微細化した多数の抵抗変化領域が発生し、所望の特性が得られない。また、電流集中をさせて抵抗が低くなった部分であるフィラメント１１１ｐの大きさなどにばらつきがある場合、抵抗のばらつきが大きく、セット及びリセット時の電圧や電流がばらつき、書き込んだデータを読み出す際の読み出し電圧を適切に設定できなくなる。さらに、場合によっては、抵抗変化層１１１が破壊され、第１及び第２導電層１０１及び１０２との間が常時導通状態になってしまい、抵抗変化層１１１として機能しなくなることがある。
これに対し、不揮発性記憶装置Ｄ１５１においては、フィラメント１１１ｐをフォーミング工程によって形成するのではなく、抵抗変化層１１１自体によって形成することで、フィラメント１１１ｐの機能を抵抗変化層１１１に持たせることができる。そして、抵抗変化層１１１の形成位置やその形状の制御性が高いため、不揮発性記憶装置Ｄ１５１の特性の再現性は高い。
すなわち、不揮発性記憶装置Ｄ１５１においては、フォーミング工程が不要になり、また、抵抗変化層１１１の電気抵抗を予め調整して適切に設定でき、駆動回路や保護ダイオードなどの許容電流未満に、リセット電流を低減することができる。このように、不揮発性記憶装置Ｄ１５１によれば、フォーミングを省略し、リセット電流を低減できる。
そして、抵抗変化層１１１における抵抗変化のばらつきが小さいので、セット及びリセット時の電圧や電流のばらつきを抑制でき、特性の制御性が向上でき、高い性能の不揮発性記憶装置を提供できる。
このような構成の不揮発性記憶装置１５１においては、例えば、抵抗変化層１１１の断面積が側面層１１２に比べて小さく、抵抗変化層１１１は細く設定することができる。すなわち、Ｚ軸に対して垂直なＸ−Ｙ平面で抵抗変化層１１１を切断した時の断面積の側面層１１２の断面積に対する比率は、図１に例示した不揮発性記憶装置Ｄ１０１に比べて、低く設定することができる。例えば、抵抗変化層１１１の断面方向（積層方向であるＺ軸方向に対して垂直な方向）における長さは、側面層１１２の断面方向における長さよりも短い。ただし、このような抵抗変化層１１１及び側面層１１２の形状の関係は一例であり、本発明はこれには限定されず、抵抗変化層１１１及び側面層１１２の形状の関係は任意である。
不揮発性記憶装置Ｄ１５１においては、抵抗変化層１１１の酸化物の酸素濃度を低くして、電気抵抗が低い状態としているので、初期状態では抵抗変化層１１１は低抵抗状態ＬＲＳまたは高抵抗状態ＨＲＳになり、フォーミング工程を必要としない。すなわち、フォーミング工程を実施しなくても、抵抗変化層１１１は、例えば図２に例示したような低抵抗状態ＬＲＳ及び高抵抗状態ＨＲＳを有する状態となる。
そして、例えば、低抵抗状態ＬＲＳにおいて第１及び第２導電層１０１及び１０２間に電界（電圧）を印加すると、低抵抗状態ＬＲＳの抵抗変化層１１１に集中して電流が流れる。この電流によって、抵抗変化層１１１においてジュール熱が発生し、抵抗変化層１１１の温度が上昇する。抵抗変化層１１１の温度がある温度Ｔ１を越えると、側面層１１２から酸素が移動して、抵抗変化層１１１の酸化反応が進み、抵抗変化層１１１における酸素濃度が増加して、抵抗変化層１１１において電気抵抗が上昇し、抵抗変化層１１１は高抵抗状態ＨＲＳになる。
このような酸化反応は、電子を受け取る陽極の近傍で起こり易い。
なお、側面層１１２から抵抗変化層１１１に酸素が移動すると、抵抗変化層１１１の電気抵抗は上昇するが、その一方で、側面層１１２における酸素濃度が低下して、側面層１１２の電気抵抗が低下する傾向になる。側面層１１２から抵抗変化層１１１に酸素が供給されたときに、上昇した抵抗変化層１１１の電気抵抗よりも、側面層１１２の電気抵抗が高く保たれるように、側面層１１２の体積や酸素濃度を予め調整しておく。
このように調整しておくと、再度、第１及び第２導電層１０１及び１０２の間に電界（電圧）を印加した場合、電流は、高抵抗状態ＨＲＳの抵抗変化層１１１に集中して流れる。抵抗変化層１１１が高抵抗状態ＨＲＳなので、流れる電流が小さくてもジュール熱は発生し易い。そして、温度Ｔ１よりも高い温度Ｔ２になるまで、電流を流す。この温度Ｔ２は、抵抗変化層１１１中の酸素が側面層１１２へ移動する還元反応が進行する温度である。発熱している抵抗変化層１１１が温度Ｔ２になっても、電流が流れ難い側面層１１２の温度は、抵抗変化層１１１からの熱伝導によって上昇するものの、温度Ｔ２よりは低い。その結果、抵抗変化層１１１から側面層１１２へ酸素が移動し、抵抗変化層１１１における酸素濃度は初期の状態に低下し、抵抗変化層１１１は低抵抗状態ＬＲＳに戻る。すなわち、セット動作が行われる。なお、既に言及したように、セット動作は抵抗変化層１１１に印加される電界によって行われる場合もある。
このように、側面層１１２は、抵抗変化層１１１の高抵抗状態ＨＲＳよりも電気抵抗が高い。すなわち、第１及び第２導電層１０１及び１０２への電圧の印加によって、側面層１１２の酸素濃度が変化したいずれの状態においても、側面層１１２の電気抵抗は、抵抗変化層１１１（の高抵抗状態ＨＲＳ）の電気抵抗よりも高い。
この場合にも、抵抗変化層１１１及び側面層１１２には、例えば、Ｓｉ、Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ａｌ、Ｎｉ、Ｃｏ、Ｍｎ、Ｆｅ、Ｃｕ、及びＭｏから選択された少なくともいずれかの酸化物を用いることができる。
一方、第１導電層１０１及び第２導電層１０２には、抵抗変化層１１１に含まれる酸化物に含有される酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素を含む材料（その元素からなる金属、並びに、その元素を含む合金、酸化物、窒化物及び酸窒化物を含む）を用いることができる。
例えば、Ｈｆよりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素には、Ｔｉ、Ｎｂ、Ｔａ、Ｗ及びＭｏ等がある。また、Ｔｉよりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素には、Ｎｂ、Ｔａ、Ｗ及びＭｏ等がある。
従って、抵抗変化層１１１に、Ｈｆの酸化物を用いた場合には、第１導電層１０１及び第２導電層１０２には、Ｔｉ、Ｎｂ、Ｔａ、Ｗ及びＭｏ等の酸化物、窒化物及び酸窒化物の少なくともいずれかを用いることができる。また、抵抗変化層１１１に、Ｔｉの酸化物を用いた場合には、第１導電層１０１及び第２導電層１０２には、Ｎｂ、Ｔａ、Ｗ及びＭｏ等の酸化物、窒化物及び酸窒化物の少なくともいずれかを用いることができる。
さらに、陽極となる導電層（第１導電層１０１及び第２導電層１０２の一方）には、仕事関数が大きい材料を用い、陰極となる導電層（第１導電層１０１及び第２導電層１０２の他方）には、仕事関数が小さい材料を用いることが望ましい。すなわち、第１導電層１０１の仕事関数は、第２導電層１０２よりも大きい。
例えば、抵抗変化層１１１にＴｉの酸化物を用いた場合には、陽極となる導電層にＷまたはＷＮを用い、陰極となる導電層にＮｂまたはＮｂＮを用いることが望ましい。このように仕事関数が大きな導電層と、仕事関数が小さい導電層と、の組み合わせを採用することで、抵抗変化層１１１のバンドギャップが曲がり、小さい電界でも抵抗変化層１１１にトンネル電流が流れ易くなる。これにより、より低い電界で電界集中を生じさせることが可能になり、駆動回路の耐圧で制限される電圧を低減することが可能になる。
なお、不揮発性記憶装置Ｄ１５１において、抵抗変化層１１１と側面層１１２との間には、明確な境界はなくても良く、抵抗変化層において、積層方向に対して垂直な平面における中心部よりも側面の側で酸素濃度が相対的に高ければ良い。このように、側面層は、抵抗変化層の側面の側の一部であって、相対的に酸素濃度が高い部分と見なすこともできる。
なお、例えば、酸素濃度が低い部分の径（積層方向に対して垂直な方向の長さ）は、酸素濃度が高い部分の幅（積層方向に対して垂直な方向の長さ）よりも小さく設定することができ、この酸素濃度が低い部分が、フィラメント１１１ｐの機能を果たす抵抗変化層１１１と見なすことができる。
このような不揮発性記憶装置Ｄ１５１は、例えば、以下のような方法によって作成できる。
まず、例えば、駆動回路素子や、駆動回路素子と記憶層６０とを繋ぐ配線や、プラグ等が形成された基板１００ｓ上に第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆを順次形成する。これらの膜の形成には、ＰＶＤ（Physical Vapor Deposition）、ＣＶＤ及びＡＬＤ等の任意の手法を用いることができる。
抵抗変化膜１１１ｆの成膜においては、酸素組成を調節することで抵抗変化層１１１の電気抵抗を調整する。例えば、直径１０ｎｍで膜厚２０ｎｍの円柱状の抵抗変化層１１１において、０．５Ｖ（ボルト）の印加電圧のときに１０μＡ（マイクロアンペア）の電流が流れる素子を形成にする場合には、その円柱部の抵抗は５０ｋΩであり、例えば、抵抗変化膜１１１ｆ（抵抗変化層１１１）の比抵抗が２０ｍΩｃｍになるように、酸素組成を調節して抵抗変化膜１１１ｆを形成する。例えば、抵抗変化膜１１１ｆの酸素以外の構成元素を含むターゲットを用いて、ＡｒとＯ２とを含む雰囲気中で化成スパッタする際には、Ｏ２の分圧を制御することで、抵抗変化膜１１１ｆ（抵抗変化層１１１）の比抵抗を調整することができる。
そして、マスク１００ｒを用いて、第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆを、例えばＲＩＥにより加工する。これにより、抵抗変化膜１１１ｆの側面を形成する。そして、酸化雰囲気で熱処理を施し、抵抗変化膜１１１ｆの側面を酸化して、側面層１１２を形成する。
この時、例えば、直径１０ｎｍ、膜厚２０ｎｍの円柱状の抵抗変化層１１１において、０．５Ｖの印加電圧で１０μＡの電流が流れる素子を形成する場合には、抵抗変化膜１１１ｆの酸化量を、酸素分圧や熱処理温度で調節して、中心部に直径１０ｎｍで膜厚２０ｎｍの円柱状の抵抗変化層１１１が残るように調節する。
なお、第１及び第２導電層１０１及び１０２として、抵抗変化層１１１（抵抗変化膜１１１ｆ）に含まれる酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素を含む材料を用い、抵抗変化膜１１１ｆの上記の酸化熱処理における温度と酸素分圧を適切に選択することで、酸化熱処理において、抵抗変化膜１１１ｆは酸化されるが、第１及び第２導電層１０１及び１０２は酸化されないようにすることができる。また、上記の酸化熱処理において、第１及び第２導電層１０１及び１０２に対して還元性を有するガスと、酸化性のガスと、の混合ガスを用いることで、選択的に抵抗変化膜１１１ｆだけを酸化することができる。
そして、記憶層６０どうしの間に層間絶縁膜を形成し、駆動回路素子を繋ぐ配線やプラグなどを形成して不揮発性記憶装置Ｄ１５１が作製できる。
なお、側面層１１２を形成する際に、側面層１１２に、積層方向（Ｚ軸方向）に対して垂直な方向に突出した突出部が形成され、隣り合う素子（記憶層６０）どうしで突出部が接触することを抑制するために、例えば、上記の酸化熱処理の前に、抵抗変化膜１１１ｆをウエット処理などでエッチングしても良い。これにより、上記の突出部の生成を抑制することができる。
なお、上記においては、抵抗変化層１１１が円柱状であり、抵抗変化膜１１１ｆの側面のＸ−Ｙ平面の全方位から酸化する方法について説明したが、側面の一部からの酸化でも良い。この場合、例えば、抵抗変化層１１１の形状は円柱状ではない場合がある。このように抵抗変化層１１１の形状は任意である。
図１８は、本発明の第７の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図は、図１７（ａ）のＡ−Ａ’線断面に相当する断面図である。
図１８に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１５２においては、記憶層６０（抵抗変化層１１１及び側面層１１２）をＸ−Ｙ平面で切断した断面形状は、長方形（本具体例では正方形）である。
このように、抵抗変化層１１１及び側面層１１２において、積層方向に垂直な平面で切断した断面形状は、円形（扁平円を含む）、長方形などの各種の多角形、及び、頂点が曲線状の多角形など、任意の形状を有することができる。
例えば、抵抗変化層１１１は、例えば図４に関して説明したように、マスク１００ｒを用いてパターニングして形成されるが、例えばマスク１００ｒまたはそれを形成するためのマスクが多角形である場合においても、パターニング加工工程において、抵抗変化層１１１の断面形状は、曲線を含む形状になることがあり、これに伴い、抵抗変化層１１１及び側面層１１２の断面形状も曲線を含む形状になる。
図１９は、本発明の第７の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図（ａ）及び（ｂ）は、図１７（ｂ）のＢ−Ｂ’線断面に相当する断面図である。
図１９（ａ）に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１５３においては、側面層１１２の一部は、抵抗変化層１１１の側面に接しつつ、第１及び第２導電層１０１及び１０２の間に設けられ、側面層１１２の他の部分は、第１及び第２導電層１０１及び１０２の側面に接して設けられている。
図１９（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１５４においては、側面層１１２は、第１及び第２導電層１０１及び１０２の間には設けられず、抵抗変化層１１１の側面と、第１及び第２導電層１０１及び１０２の側面と、に接して設けられている。
このように、側面層１１２は、抵抗変化層１１１の側面に接して設けられれば良い。
（第８の実施の形態）
図２０は、本発明の第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図は、図１７（ｂ）のＢ−Ｂ’線断面に相当する断面図である。
図２０に表したように、本実施形態に係る不揮発性記憶装置Ｄ１５５においては、不揮発性記憶装置Ｄ１５１における側面層１１２（抵抗変化層１１１よりも酸素濃度が高い層）が、側面層１１３（抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層）に変えられている。
すなわち、本具体例では、側面層１１３には、抵抗変化層１１１に含まれる酸化物に含有される酸素以外の元素よりも生成自由エネルギーが小さい元素を含む酸化物が用いられている。
例えば、抵抗変化層１１１には、Ｔｉの酸化物が用いられ、側面層１１３には、Ｓｉの酸化膜が用いられる。そして、この場合も、側面層１１３の電気抵抗は、抵抗変化層１１１よりも高い。
これにより、第７の実施形態に関して説明したのと同様に、フォーミング工程が不要になり、フォーミングを効率化し、リセット電流を低減できる。そして、抵抗変化層１１１における抵抗変化のばらつきが小さいので、セット及びリセット時の電圧や電流のばらつきを抑制できる。
なお、この場合も、抵抗変化層１１１の断面積を側面層１１３に比べて小さく、抵抗変化層１１１を細く設定することができる。例えば、抵抗変化層１１１の断面方向（積層方向であるＺ軸方向に対して垂直な方向）における長さは、側面層１１３の断面方向における長さよりも短く設定することができる。
なお、不揮発性記憶装置Ｄ１５５において、抵抗変化層１１１と側面層１１３との間には明確な境界はなくても良い。すなわち、抵抗変化層において、積層方向に対して垂直な平面における中心部よりも側面の側で、「酸化物の標準生成自由エネルギー」の絶対値が相対的に小さい元素（酸素以外の元素）の含有量が高くても良い。例えば、側面層は、抵抗変化層の側面の側の一部であって、「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の含有量が中心部よりも相対的に高い部分と見なすこともできる。
なお、例えば、「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の含有量が相対的に低い中心部分の径（積層方向に対して垂直な方向の長さ）が、周辺部（側面層１１３）の幅（積層方向に対して垂直な方向の長さ）に対して小さく設定されることができ、この中心部分を、フィラメント１１１ｐの機能を果たす抵抗変化層１１１と見なすことができる。
なお、この場合も、側面層１１３における酸素濃度を抵抗変化層１１１よりも高くすることにより、側面層１１３の抵抗変化層１１１に対する酸素供給層としての効果が、より高まる。
また、この場合も、第１導電層１０１及び第２導電層１０２には、抵抗変化層１１１及び側面層１１３に含まれる酸化物に含有される酸素以外の元素の「酸化物の標準生成自由エネルギー」の絶対値よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素を含む材料（その元素からなる金属、並びに、その元素を含む合金、酸化物、窒化物及び酸窒化物を含む）を用いることができる。
図２１は、本発明の第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図は、図１７（ｂ）のＢ−Ｂ’線断面に相当する断面図である。
図２１に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１５６においては、側面層１１３の一部は、抵抗変化層１１１の側面に接しつつ、第１及び第２導電層１０１及び１０２の間に設けられ、側面層１１３の他の部分は、第１及び第２導電層１０１及び１０２の側面に接して設けられている。
このように、側面層１１３は、抵抗変化層１１１の側面に接して設けられれば良い。
図２２は、本発明の第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図は、図１７（ｂ）のＢ−Ｂ’線断面に相当する断面図である。
図２２に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１５７においては、側面層１１３は、第１及び第２導電層１０１及び１０２の間には設けられず、抵抗変化層１１１の側面と、第１及び第２導電層１０１及び１０２の側面と、に接して設けられている。
そして、本具体例においては、不揮発性記憶装置Ｄ１５７は、隣接する記憶層６０どうしの間に、以下のような層間絶縁膜１２０が設けられている。
すなわち、不揮発性記憶装置Ｄ１５７は、第１導電層１０１と、第２導電層１０２と、第１抵抗変化層１１１と、第１抵抗変化層１１１の側面に設けられ、第１抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む第１側面層１１３と、を備える。
そして、不揮発性記憶装置Ｄ１５７は、第３導電層１０３と、第４導電層１０４と、第２抵抗変化層１１１ａと、第２抵抗変化層１１１ａの側面の第１側面層１１３の側に設けられ、第２抵抗変化層１１１ａよりも生成自由エネルギーが小さい酸化物を含む第２側面層１１３ａと、第１側面層１１３と第２側面層１１３ａとの間に設けられた層間絶縁膜１２０と、をさらに備える。
そして、層間絶縁膜１２０は、第１側面層１１３及び第２側面層１１３ａに含まれる酸化物に含有される酸素以外の元素よりも「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物を含む。すなわち、第１及び第２抵抗変化層１１１及び１１１ａ、第１及び第２側面層１１３及び１１３ａ、並びに、層間絶縁膜１２０の順に従って、「酸化物の標準生成自由エネルギー」の絶対値が小さい元素の酸化物が用いられる。これにより、第１及び第２側面層１１３及び１１３ａに含まれる酸素は、層間絶縁膜１２０の方向ではなく、第１及び第２抵抗変化層１１１及び１１１ａの方向に向けて移動し易くなる。
また、不揮発性記憶装置Ｄ１５７において、層間絶縁膜１２０には、第１側面層１１３及び第２側面層１１３ａよりも酸素濃度が低い化合物が用いられる。例えば、第１及び第２抵抗変化層１１１及び１１１ａにＴｉの酸化物を用い、第１及び第２側面層１１３及び１１３ａに酸素の濃度が比較的高いＳｉの化合物（ＳｉＯ２＋δ：ここでδは正）を用い、層間絶縁膜１２０には酸素の濃度が相対的に低いＳｉの化合物（ＳｉＯ２）を用いる。これにより、層間絶縁膜１２０における高い絶縁性を維持しつつ、第１及び第２側面層１１３及び１１３ａにおける酸素濃度を相対的に高くすることができる。これにより、第１及び第２側面層１１３及び１１３ａに含まれる酸素が、第１及び第２抵抗変化層１１１及び１１１ａの方向に向けて移動し易くなる。
このように、本実施形態に係る不揮発性記憶装置Ｄ１５７においては、抵抗変化層１１１に実質的にフィラメント１１１ｐの機能を行わせることで、フォーミング工程を省略でき、層間絶縁膜１２０に、上記のような材料を用いることで、リセットがより容易になりリセット電流をより低減できる。
なお、この場合も、抵抗変化層１１１を側面層１１３に比べて相対的に細く設定することができる。
本実施形態において、側面層１１３（抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む層）の代わりに、側面層１１２（抵抗変化層１１１よりも酸素濃度が高い層）を用いても良い。
このような構成の不揮発性記憶装置Ｄ１５７は、例えば図６に関して説明した方法に基づいて作製できる。すなわち、第１導電膜１０１ｆ、抵抗変化層１１１ｆ及び第２導電膜１０２ｆを積層して形成し、これらの膜を加工して、抵抗変化膜１１１ｆの側面を形成した後、これらの層の上に、側面層１１３（側面層１１２）となる膜を形成し、その上及びセル間に層間絶縁膜１２０となる膜を形成する。そして、適宜、不要な膜を除去し、駆動回路素子を繋ぐ配線やプラグ等を形成して不揮発性記憶装置Ｄ１５７が完成する。
この方法を用いれば、セルが微細化して、第１及び第２導電層１０１及び１０２の間に、抵抗変化層１１１及び側面層１１３（側面層１１２）の両方を設ける領域を確保できない場合も、抵抗変化層１１１は第１及び第２導電層１０１及び１０２の間に設け、側面層１１３（側面層１１２）を抵抗変化層１１１の側面に接して設けることができ、上述の効果を発揮できる。
なお、第７及び第８の実施形態においては、初期状態で抵抗変化層１１１を低抵抗状態ＬＲＳまたは高抵抗状態ＨＲＳにし、フォーミング工程を省略可能となる例として説明したが、フォーミング工程を実施しても良い。
例えば、初期状態で抵抗変化層１１１が低抵抗状態ＬＲＳであった場合も、例えば、スイッチ動作開始の初期において、低抵抗状態ＬＲＳや高抵抗状態ＨＲＳにおける電気抵抗にばらつきがある場合に、フォーミング工程を実施して、このばらつきを縮小させても良い。この場合においても、側面層１１２（側面層１１３）により、抵抗変化層１１１に酸素が供給されるので、従来に比べてフォーミングが容易であり、フォーミング電圧の減少が可能である。このように、簡便なフォーミングにより、抵抗変化層１１１の電気抵抗が安定化できる。
（第９の実施の形態）
図２３は、本発明の第９の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図２３（ａ）に表したように、本実施形態に係る不揮発性記憶装置Ｄ１６１においては、例えば、不揮発性記憶装置Ｄ１０１において、抵抗変化層１１１の積層方向（Ｚ軸方向）の長さ（厚さ）が、側面層１１２の積層方向の長さ（厚さ）よりも短く（薄く）設定されたものである。これ以外は、不揮発性記憶装置Ｄ１０１と同様なので説明を省略する。
図２３（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１６２においては、抵抗変化層１１１の積層方向（Ｚ軸方向）の長さが、側面層１１２の積層方向の長さよりも短く設定され、それと同時に、抵抗変化層１１１の積層方向に対して垂直な方向（例えばＸ軸方向やＹ軸方向）の長さ（幅）が、側面層１１２の積層方向に対して垂直な方向の長さ（幅）よりも短く設定されている。
不揮発性記憶装置Ｄ１６１及びＤ１６２のように、抵抗変化層１１１の厚さを側面層１１２よりも薄くすることで、第１及び第２導電層１０１及び１０２によって印加される電界を、抵抗変化層１１１に集中させることができ、電流は側面層１１２よりも抵抗変化層１１１により流れ易くなり、動作電圧を低減し、また動作電流を低減することができる。
図２３（ｃ）に表したように、本実施形態に係る別の不揮発性記憶装置Ｄ１６３においては、抵抗変化層１１１の積層方向（Ｚ軸方向）の長さが、側面層１１２の積層方向の長さよりも短く設定され、それと同時に、抵抗変化層１１１の積層方向に対して垂直な方向（例えばＸ軸方向やＹ軸方向）の長さが、側面層１１２の積層方向に対して垂直な方向の長さよりも短く設定され、さらに、抵抗変化層１１１の積層方向に対して垂直な方向の長さが中央部よりも第１及び第２導電層１０１及び１０２の側（端部の側）方が長くなっている。すなわち、抵抗変化層１１１は、延在方向（Ｚ軸方向）の中央部でくびれた形状を有し、抵抗変化層１１１の中央部における径は、端部よりも細くなっている。
このように、抵抗変化層１１１の厚さを側面層１１２よりも薄くしつつ、抵抗変化層１１１の中央部を端部よりも細くすることで、細くなった部分において酸素の授受を効率的に行わせることが可能になる。これにより、高抵抗状態ＨＲＳと低抵抗状態ＬＲＳとの間のスイッチングがさらに容易になり、動作電圧及び動作電流がより低減できる。
なお、上記の不揮発性記憶装置Ｄ１６１〜Ｄ１６３においては、抵抗変化層１１１よりも酸素濃度が高い側面層１１２を用いる例を示したが、図２３（ａ）〜（ｃ）に例示した構成における側面層１１２の代わりに、抵抗変化層１１１よりも生成自由エネルギーが小さい酸化物を含む側面層１１３を用いても良い。この場合も上述と同様の効果が得られる。
なお、図２３（ａ）〜（ｃ）に例示した、抵抗変化層１１１の積層方向（Ｚ軸方向）の長さが、側面層１１２の積層方向の長さよりも短い形状を形成する方法として、例えば、抵抗変化膜１１１ｆを所定形状に加工した後の酸化熱処理において、第１及び第２導電層１０１及び１０２に対して還元性のあるガスと、酸化性のガスと、の混合ガスを用いる方法を採用することができる。
（第１０の実施形態）
本発明の第１０の実施形態は、クロスポイント型の不揮発性記憶装置である。本実施形態においては、第１〜第９の実施形態に関して説明した不揮発性記憶装置のいずれの構成も採用できるが、一例として、不揮発性記憶装置Ｄ１０１の構成を採用する場合として説明する。
図２４は、本発明の第１０の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図（ａ）は模式的斜視図であり、同図（ｂ）は、同図（ａ）のＡ−Ａ’線断面図であり、同図（ｃ）は同図（ａ）のＢ−Ｂ’線断面図である。
図２４に表したように、不揮発性記憶装置Ｄ２０１は、複数積み重ねた要素メモリ層６６を有する。
要素メモリ層６６のそれぞれは、第１配線５０と、第１配線５０に対して非平行に設けられた第２配線８０と、第１配線５０と第２配線８０との間に設けられた積層構造体６５と、を有する。積層構造体６５のそれぞれは、記憶層６０と整流素子７０とを含む。
例えば、不揮発性記憶装置Ｄ１０１の一番下の要素メモリ層６６において、第１配線５０は、ワード線ＷＬ１１、ＷＬ１２、ＷＬ１３であり、第２配線８０は、ビット線ＢＬ１１、ＢＬ１２、ＢＬ１３である。例えば、一番下の要素メモリ層６６において、第１配線５０は、Ｘ軸方向に延在し、第２配線８０は、Ｘ軸方向に対して直交するＹ軸方向に延在している。そして、第１配線５０と、第２配線８０と、それらの間に設けられた積層構造体６５と、は、Ｘ軸方向とＹ軸方向とに直交するＺ軸方向において積層されている。
また、下から２番目の要素メモリ層６６においては、第１配線５０は、ワード線ＷＬ２１、ＷＬ２２、ＷＬ２３であり、第２配線８０は、ビット線ＢＬ１１、ＢＬ１２、ＢＬ１３である。
さらに、下から３番目の要素メモリ層６６においては、第１配線５０は、ワード線ＷＬ２１、ＷＬ２２、ＷＬ２３であり、第２配線８０は、ビット線ＢＬ２１、ＢＬ２２、ＢＬ２３である。さらに、一番上（下から４番目）の要素メモリ層６６においては、第１配線５０は、ワード線ＷＬ３１、ＷＬ３２、ＷＬ３３であり、第２配線８０は、ビット線ＢＬ２１、ＢＬ２２、ＢＬ２３である。なお、これらの各ワード線を総称して「ワード線ＷＬ」と言い、これらの各ビット線を総称して「ビット線ＢＬ」と言う。
不揮発性記憶装置Ｄ２０１の場合は、要素メモリ層６６が４層積み重ねられているが、本実施形態に係る不揮発性記憶装置において、要素メモリ層６６の積層数は任意である。 なお、このような不揮発性記憶装置は半導体基板の上に設けることができ、その時、要素メモリ層６６の各層は、半導体基板の主面に対して平行に配置することができる。すなわち、要素メモリ層６６は、半導体基板の主面に平行に複数積層される。
なお、上記の第１配線５０、第２配線８０、及び、積層構造体６５のそれぞれの間、並びに、相互の間には、図示しない層間絶縁膜が設けられる。
また、図２４（ａ）〜（ｃ）においては、煩雑さを避けるために、各要素メモリ層６６における第１配線５０及び第２配線８０を３本ずつ例示しているが、本実施形態に係る不揮発性記憶装置Ｄ２０１において、第１配線５０及び第２配線８０の数は、任意であり、また、第１配線５０の数と第２配線８０の数とが異なっていても良い。
そして、隣接する要素メモリ層６６において、第１配線５０及び第２配線は、兼用されている。すなわち、図２４（ａ）〜（ｃ）に例示したように、ワード線ＷＬ２１、ＷＬ２２、ＷＬ２３は、上下の要素メモリ層６６で兼用され、また、ビット線ＢＬ１１、ＢＬ１２、ＢＬ１３及びビット線ＢＬ２１、ＢＬ２２、ＢＬ２３は、上下の要素メモリ層６６で兼用されている。ただし、本発明はこれに限らず、積層されたそれぞれの要素メモリ層６６において、ワード線ＷＬとビット線ＢＬとをそれぞれ独立して設けても良い。なお、各要素メモリ層６６においてワード線ＷＬとビット線ＢＬとをそれぞれ独立して設けた場合、ワード線ＷＬの延在方向とビット線ＢＬの延在方向とは、要素メモリ層６６のそれぞれにおいて変えても良い。
また、ここでは、第１配線５０をワード線ＷＬとし、第２配線８０をビット線ＢＬとしたが、第１配線５０をビット線ＢＬとし、第２配線８０をワード線ＷＬとしても良い。すなわち、ビット線ＢＬとワード線ＷＬとは相互に入れ換え可能である。以下では、第１配線５０がワード線ＷＬであり、第２配線８０がビット線ＢＬである場合として説明する。
そして、図２４（ｂ）及び（ｃ）に表したように、要素メモリ層６６のそれぞれにおいて、記憶層６０と整流素子７０とを含む積層構造体６５が、第１配線５０と第２配線８０とが３次元的に交差する部分（クロスポイント）に設けられる。各クロスポイントにおける記憶層６０が１つの記憶単位となり、この記憶層６０を含む積層構造体６５が１つのセルとなる。
なお、図２４（ｂ）及び（ｃ）に表した例では、第１配線５０側に整流素子７０が設けられ、第２配線側に記憶層６０が設けられているが、第１配線５０側に記憶層６０を設け、第２配線側に整流素子７０を設けて良い。さらに、要素メモリ層６６ごとに、第１配線５０及び第２配線８０に対する整流素子７０及び記憶層６０の積層順を変えても良く、このように、整流素子７０及び記憶層６０の積層順は、任意である。
なお、整流素子７０には、例えば多結晶シリコン層にｐ型不純物とｎ型不純物とをドープした積層膜を有するｐｉｎダイオード、金属と半導体との界面に形成されるショットキー障壁を有するショットキーダイオード、及び、金属／絶縁体／金属の積層構造を有するＭＩＭ（Metal Insulator Metal）ダイオードなどの各種のダイオードを用いることができる。また、整流素子７０には、トランジスタなどの各種の整流素子を用いることができる。本具体例では、整流素子７０は、第１配線５０と第２配線８０との交差部分において、記憶層６０に積層されて設けられているが、整流素子７０は、第１配線５０と第２配線８０との交差部分以外の部分に設けられても良い。
記憶層６０は、既に説明した第１〜第９の実施形態に関して説明したいずれかの構成を有する。
そして、不揮発性記憶装置Ｄ２０１は、上記の抵抗変化層１１１（記憶層６０）を挟むようにして設けられたワード線ＷＬ（第１配線５０）及びビット線ＢＬ（第２配線８０）をさらに備えることができ、上記の抵抗変化層１１１には、ワード線ＷＬ及びビット線ＢＬを介して、電圧の印加、及び、電流の通電、の少なくともいずれかが行われる。
第１導電層１０１及び第２導電層１０２の少なくともいずれかは、ワード線ＷＬ及びビット線ＢＬの少なくともいずれかと兼用されても良い。
そして、不揮発性記憶装置Ｄ２０１は、ワード線ＷＬとビット線ＢＬとのいずれかと、上記の抵抗変化層１１１を含む記憶層６０と、の間に設けられた整流素子７０をさらに備えることができ、第１導電層１０１及び第２導電層１０２の少なくともいずれかは、整流素子７０の少なくとも一部と兼用されても良い。
すなわち、第１導電層１０１と第２導電層１０２とは、抵抗変化層１１１に電圧を印加し、及び、電流を通電する機能を有する導電体であれば、その構成は任意である。
図２５は、本発明の第１０の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図２５に表したように、本実施形態に係る不揮発性記憶装置Ｄ２０２は、要素メモリ層６６が８層積層される例である。
ワード線ＷＬとビット線ＢＬとの間に、第１〜第９の実施形態の不揮発性記憶装置（記憶層６０）と整流素子７０とが設けられる。
この時、奇数段と偶数段とにおいて、ワード線ＷＬとビット線ＢＬとを共通にするため、奇数段の整流素子７０と、偶数段の整流素子７０と、は、逆方向の整流特性を有するように設定される。
このような構造の不揮発性記憶装置Ｄ２０２により、比較的簡単な構成によりメモリセルの集積度を上げることができる。また、各メモリセルは、整流素子７０を有するので、選択されたメモリセル以外のメモリセルを通った回り込み電流が抑制できる。
本実施形態に係る不揮発性記憶装置の製造方法の例について説明する。なお、以下では、一例として、第１の実施形態に関して説明した記憶層６０の構成を用いる場合として説明する。また、本具体例では、第１及び第２導電層１０１及び１０２が他の層や配線と兼用されない場合として説明する。
図２６は、本発明の第１０の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図２７は、図２６に続く工程順模式的断面図である。
なお、図２６（ｅ）及び（ｆ）並びに図１７（ａ）〜（ｅ）の図示方向は、図２６（ａ）〜（ｄ）の図示方向に対して、Ｚ軸方向を中心にして９０度回転させられている。
図２６（ａ）に表したように、まず、例えば駆動回路素子（図示せず）が設けられた基板１００ｓの上に、１層目の第１配線５０を形成する。第１配線５０は、例えばＸ軸方向に延在する帯状の形状を有しており、第１配線５０どうしの間は、シリコン酸化膜等の層間絶縁膜１２０ａで埋め込まれている。
第１配線５０及び層間絶縁膜１２０ａの上に、整流素子７０となる、ｐ型半導体膜７１ｆ、多結晶シリコン膜７２ｆ及びｎ型半導体膜７３ｆを積層する。続いて、第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆを積層する。
その後、図２６（ｂ）に表したように、所定の形状のマスク１００ｒを用いて、例えばＲＩＥ処理を行い、ｐ型半導体膜７１ｆ、多結晶シリコン膜７２ｆ、ｎ型半導体膜７３ｆ、第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆを、柱状に加工する。これにより、抵抗変化膜１１１ｆの側面が形成され、そして、整流素子７０、第１導電層１０１及び第２導電層１０２が形成される。
そして、図２６（ｃ）に表したように、抵抗変化膜１１１ｆの側面を酸化し、側面層１１２及び抵抗変化層１１１を形成する。
そして、図２６（ｄ）に表したように、整流素子７０、第１導電層１０１、抵抗変化層１１１、側面層１１２及び第２導電層１０２を含む積層構造体どうしの間の空隙を、層間絶縁膜１２０で埋め込む。層間絶縁膜１２０には、例えばシリコン酸化膜を用いることができる。
図２６（ｅ）に表したように、層間絶縁膜１２０及び第２導電層１０２の上に、例えばシリコン酸化膜等の層間絶縁膜１２０ｂを形成し、所定の形状のマスク１００ｒａを用いて、例えばＲＩＥ加工を行う。
これにより、図２６（ｆ）に例示したように、層間絶縁膜１２０ｂにＹ軸方向に延在する溝１２１を形成して、第２導電層１０２の上面を露出させる。
そして、図２７（ａ）に表したように、溝１２１に導電膜を埋め込み、例えばＣＭＰ（Chemical Mechanical Polishing）により平坦化して、１層目の第２配線８０を形成する。
さらに、図２７（ｂ）に表したように、第２配線８０及び層間絶縁膜１２０ｂの上に、２層目の整流素子７０となる、ｎ型半導体膜７３ｆ、多結晶シリコン膜７２ｆ及びｐ型半導体膜７１ｆをこの順番で成膜する。そして、その上に、第２導電膜１０２ｆ、抵抗変化膜１１１ｆ及び第１導電膜１０１ｆを成膜する。
なお、上記のように、１層目の整流素子７０となる、ｐ型半導体膜７１ｆ、多結晶シリコン膜７２ｆ及びｎ型半導体膜７３ｆと、２層目の整流素子７０となる、ｐ型半導体膜７１ｆ、多結晶シリコン膜７２ｆ及びｎ型半導体膜７３ｆと、の積層順は、互いに逆である。また、１層目における第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆと、２層目における第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆと、の積層順も、互いに逆である。なお、２層目においては、例えば、第２導電膜１０２ｆ、抵抗変化膜１１１ｆ、第１導電膜１０１ｆ、ｎ型半導体膜７３ｆ、多結晶シリコン膜７２ｆ及びｐ型半導体膜７１ｆの順で成膜しても良い。
そして、図２７（ｃ）に表したように、所定の形状のマスク１００ｒを用いて、例えばＲＩＥ処理を行い、ｎ型半導体膜７３ｆ、多結晶シリコン膜７２ｆ、ｐ型半導体膜７１ｆ、第２導電膜１０２ｆ、抵抗変化膜１１１ｆ及び第１導電膜１０１ｆを、柱状に加工する。これにより、２層目の整流素子７０、第１導電層１０１及び第２導電層１０２が形成される。
そして、図２７（ｄ）に表したように、抵抗変化膜１１１ｆの側面を酸化し、側面層１１２及び抵抗変化層１１１を形成する。
その後、図２７（ｅ）に表したように、２層目の整流素子７０、第１導電層１０１、抵抗変化層１１１、側面層１１２及び第２導電層１０２を含む積層構造体どうしの間の空隙を、シリコン酸化膜等の層間絶縁膜１２２で埋め込む。その後、同様の手法によって２層目の配線を形成する。
そして、同様の手法によって、必要な数の要素メモリ層６６を形成する。
これにより、不揮発性記憶装置Ｄ２０１や不揮発性記憶装置Ｄ２０２が作製できる。
なお、不揮発性記憶装置Ｄ２０１や不揮発性記憶装置Ｄ２０２において、記憶層６０として不揮発性記憶装置Ｄ１０１以外の構成を採用する場合は、上記で説明した方法において、適宜工程の順番を入れ換え、また条件を変更し、また必要な工程を付加する。
なお、上記においては、１層ごとに、記憶層６０となる積層膜（第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆ）、及び、整流素子７０となる膜（例えばｐ型半導体膜７１ｆ、多結晶シリコン膜７２ｆ及びｎ型半導体膜７３ｆ）を加工する方法について説明したが、例えば、隣接する２つの要素メモリ層６６ごとに一括して加工しても良い。
例えば、１層目の第１配線膜５０ｆ、整流素子７０となる膜、及び、記憶層６０となる積層膜を、例えばＸ軸方向に延在する帯状に加工し、その間に層間絶縁膜を埋め込んだ後に、１層目の第２配線膜８０ｆ、２層目の整流素子７０となる膜、２層目の記憶層６０となる積層膜、及び、２層目の第１配線膜５０ｆを成膜する。そして、１層目の整流素子７０となる膜、及び、１層目の記憶層６０となる積層膜、並びに、層間絶縁膜、１層目の第２配線膜８０ｆ、２層目の整流素子７０となる膜、２層目の記憶層６０となる積層膜、及び、２層目の第１配線膜５０ｆを、Ｙ軸方向に沿って加工して、１層目の整流素子７０となる膜、及び、１層目の記憶層６０となる積層膜を、柱状に加工しつつ、層間絶縁膜、１層目の第２配線膜８０ｆ、２層目の整流素子７０となる膜、２層目の記憶層６０となる積層膜、及び、２層目の第１配線膜５０ｆをＹ軸方向に延在する帯状に加工しても良い。
この場合には、各加工工程のそれぞれの後に、抵抗変化膜１１１ｆの酸化処理を行うことで、例えばＸ軸方向に平行な側面とＹ軸方向に平行な側面とに、それぞれ側面層１１２を形成することができる。
上記においては、本実施形態に係る不揮発性記憶装置がクロスポイント型の不揮発性記憶装置である場合として説明したが、本発明の実施形態はこれには限らない。例えば、ＭＩＳトランジスタの一部に抵抗変化層を用いた不揮発性記憶装置にも適用できる。
例えば、第１〜第９の実施形態に係る不揮発性記憶装置の記憶層６０のいずれかを挟むゲート電極とゲート絶縁層とを含むＭＩＳ（Metal Insulator Semiconductor）トランジスタをさらに備え、前記ゲート電極を介して、抵抗変化層１１１への電圧の印加、及び、前記抵抗変化層１１１への電流の通電、の少なくともいずれかが行われるようにしても良い。
すなわち、第１導電型半導体基板内に設けられた第１及び第２の第２導電型半導体領域と、前記第１及び第２の第２導電型半導体領域の間の第１導電型半導体領域と、前記第１及び第２の第２導電型半導体領域間における導通／非導通を制御するゲート電極と、をさらに備え、第１〜第９の実施形態に係る不揮発性記憶素子の記憶層６０（第１及び第２の導電層１０１及び１０２、抵抗変化層１１１、並びに、側面層１１２及び１１３の少なくともいずれか）のいずれかは、前記ゲート電極と前記第１導電型半導体領域との間に配置され、前記ゲート電極を介して、前記不揮発性記憶装置の抵抗変化層１１１への電圧の印加、及び、抵抗変化層１１１への電流の通電、の少なくともいずれかが行われるように構成できる。
これにより、抵抗変化層１１１の抵抗変化特性を利用したＭＩＳトランジスタを、記憶素子として利用できる。
このように、本発明の実施形態に係る不揮発性記憶装置において、各種の変形が可能である。
（第１１の実施の形態）
図２８は、本発明の第１１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
図２８に表したように、本実施形態に係る不揮発性記憶装置の製造方法においては、ます、基板１００ｓ上に、第１導電層１０１となる第１導電膜１０１ｆと、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化膜１１１ｆと、第２導電層１０２となる第２導電膜１０２ｆと、を積層する（ステップＳ１１０）。すなわち、例えば、図４（ａ）や図２６（ａ）に関して説明した処理を実施する。
なお、抵抗変化膜１１１ｆには、既に説明した各種の金属酸化物を用いることができる。また、第１導電膜１０１ｆ及び第２導電膜１０２ｆには、抵抗変化膜１１１ｆに含まれる酸化物に含有される酸素以外の元素よりも、「酸化物の標準生成自由エネルギー」の絶対値が小さい元素を含む材料を用いることが望ましい。なお、この材料には、抵抗変化膜１１１ｆに含まれる酸化物に含有される酸素以外の第１の元素よりも、「酸化物の標準生成自由エネルギー」の絶対値が小さい第２の元素からなる金属、並びに、前記第２の元素を含む合金、酸化物、窒化物及び酸窒化物が含まれる。
そして、第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆを、加工して、抵抗変化膜１１１ｆの側面を形成する（ステップＳ１２０）。すなわち、例えば、図４（ｂ）や図２６（ｂ）に関して説明した処理を実施する。
例えば、第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆの積層方向（例えばＺ軸方向）に対して平行な方向に、第１導電膜１０１ｆ、抵抗変化膜１１１ｆ及び第２導電膜１０２ｆを切断する。なお、この時の切断方向は、積層方向に対して非垂直であれば良く、抵抗変化膜１１１ｆが露出されれば良い。
そして、露出した抵抗変化膜１１１ｆの側面を酸化する（ステップＳ１３０）。これにより、積層方向（Ｚ軸方向）に対して垂直な平面で抵抗変化膜１１１ｆを切断したときの断面の中央部よりも、側面の側における酸素濃度を高くする。例えば、図４（ｃ）や図２６（ｃ）に関して説明した処理を実施する。
これにより、抵抗変化層１１１の側面に設けられ、抵抗変化層１１１よりも酸素濃度が高い側面層１１２を有する不揮発性記憶装置が製造でき、フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置を製造できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置を構成する導電層、導電膜、抵抗変化層、抵抗変化膜、側面層、層間絶縁膜、記憶層、ワード線、ビット線、配線、整流素子等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
５０…第１配線、 ５０ｆ…第１配線膜、 ６０…記憶層、 ６５…積層構造体、 ６６…要素メモリ層、 ７０…整流素子、 ７１ｆ…ｐ型半導体膜、 ７２ｆ…多結晶シリコン膜、 ７３ｆ…ｎ型半導体膜、 ８０…第２配線、 ８０ｆ…第２配線膜、 １００ｒ、１００ｒａ…マスク、 １００ｓ…基板、 １０１…第１導電層、 １０１ｆ…第１導電膜、 １０２…第２導電層、 １０２ｆ…第２導電膜、 １０３…第３導電層、 １０４…第４導電層、 １１１…抵抗変化層（第１抵抗変化層）、 １１１ａ…第２抵抗変化層、 １１１ｆ…抵抗変化膜、 １１１ｐ…フィラメント、 １１２…側面層（第１側面層）、 １１２ａ…第２側面層、 １１２ｄ、１１２ｕ…層、 １１２ｄｆ、１１２ｕｆ…膜、 １１２ｏ…酸素、 １１３…側面層（第１側面層）、 １１３ａ…第２側面層、 １１３ｄ、１１３ｕ…層、 １１４…第１側面層、 １１４ａ…第２側面層、 １１５、１１５ｄ、１１５ｓ、１１５ｕ…拡散バリア層、 １１５ｄｆ、１１５ｓｆ、１１５ｕｆ…膜、 １２０、１２０ａ、１２０ｂ、１２２…層間絶縁膜、 １２１…溝、 ＢＬ、ＢＬ１１〜ＢＬ１３、ＢＬ２１〜ＢＬ２３、ＢＬ３１〜ＢＬ３３…ビット線、 Ｄ１０１〜Ｄ１０６、Ｄ１１１〜Ｄ１１６、Ｄ１２１〜Ｄ１２６、Ｄ１３１〜Ｄ１３７、Ｄ１４１、Ｄ１４２、Ｄ１５１〜Ｄ１５７、Ｄ１６１〜Ｄ１６３、Ｄ２０１、Ｄ２０２…不揮発性記憶装置、 Ｖ１…第１遷移電圧、 Ｖ２…第２遷移電圧、 ＷＬ、ＷＬ１１〜ＷＬ１３、ＷＬ２１〜ＷＬ２３、ＷＬ３１〜ＷＬ３３…ワード線

Claims (5)

  1. 第１導電層と、
    第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する第１抵抗変化層と、
    前記第１抵抗変化層の側面に設けられ、前記第１抵抗変化層よりも酸素濃度が高い第１側面層と、
    を備えたことを特徴とする不揮発性記憶装置。
  2. 第１導電層と、
    第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する第１抵抗変化層と、
    前記第１抵抗変化層の側面に設けられ、前記第１抵抗変化層に含まれる酸化物に含有される酸素以外の元素よりも酸化物の標準生成自由エネルギーの絶対値が小さい元素の酸化物を含む第１側面層と、
    を備えたことを特徴とする不揮発性記憶装置。
  3. 前記第１導電層の側面に対向して設けられた第３導電層と、
    前記第２導電層の側面に対向して設けられた第４導電層と、
    前記第３導電層と前記第４導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する第２抵抗変化層と、
    前記第２抵抗変化層の側面の前記第１側面層の側に設けられ、前記第２抵抗変化層よりも酸素濃度が高い化合物、及び、前記第２抵抗変化層に含まれる酸化物に含有される酸素以外の元素よりも酸化物の標準生成自由エネルギーが小さい元素の酸化物、の少なくともいずれかを含む第２側面層と、
    前記第１側面層と前記第２側面層との間に設けられ、前記第１側面層及び前記第２側面層に含まれる前記酸化物に含有される前記元素よりも酸化物の標準生成自由エネルギーの絶対値が小さい元素の酸化物を含む層間絶縁膜と、
    をさらに備えたことを特徴とする請求項１または２に記載の不揮発性記憶装置。
  4. 前記第１側面層の少なくとも一部は、前記第１導電層と前記第２導電層との間に設けられていることを特徴とする請求項１〜３のいずれか１つに記載の不揮発性記憶装置。
  5. 基板上に、第１導電層となる第１導電膜と、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化膜と、第２導電層となる第２導電膜と、を積層し、
    前記第１導電膜、前記抵抗変化膜及び前記第２導電膜を加工して、前記抵抗変化膜の側面を形成し、
    前記側面を酸化して、前記積層方向に対して垂直な平面で前記抵抗変化膜を切断したときの断面の中央部よりも前記側面の側における酸素濃度を高くすることを特徴とする不揮発性記憶装置の製造方法。
JP2009139529A 2009-06-10 2009-06-10 不揮発性記憶装置及びその製造方法 Pending JP2010287683A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009139529A JP2010287683A (ja) 2009-06-10 2009-06-10 不揮発性記憶装置及びその製造方法
US12/728,579 US8569728B2 (en) 2009-06-10 2010-03-22 Nonvolatile memory with variable resistance change layers
US14/038,796 US8941088B2 (en) 2009-06-10 2013-09-27 Nonvolatile memory with resistance change layer
US14/568,174 US9368719B2 (en) 2009-06-10 2014-12-12 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009139529A JP2010287683A (ja) 2009-06-10 2009-06-10 不揮発性記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010287683A true JP2010287683A (ja) 2010-12-24

Family

ID=43305643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009139529A Pending JP2010287683A (ja) 2009-06-10 2009-06-10 不揮発性記憶装置及びその製造方法

Country Status (2)

Country Link
US (3) US8569728B2 (ja)
JP (1) JP2010287683A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114725A1 (ja) * 2010-03-19 2011-09-22 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
WO2012023269A1 (ja) * 2010-08-17 2012-02-23 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP2012532450A (ja) * 2009-06-30 2012-12-13 サンディスク スリーディー，エルエルシー 丸いコーナーを有する複数の柱を備えるクロスポイント形不揮発性メモリ装置およびその製造方法
WO2013038647A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
WO2013073187A1 (ja) * 2011-11-17 2013-05-23 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2013108593A1 (ja) * 2012-01-19 2013-07-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
WO2013111545A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
JP2013162086A (ja) * 2012-02-08 2013-08-19 Toshiba Corp 不揮発性抵抗変化素子
WO2013145741A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP2013219359A (ja) * 2012-04-09 2013-10-24 Freescale Semiconductor Inc ＲｅＲＡＭデバイス及びその製造方法
KR20140038248A (ko) * 2012-09-20 2014-03-28 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
WO2014112365A1 (ja) * 2013-01-18 2014-07-24 日本電気株式会社 スイッチング素子、および半導体スイッチング装置の製造方法
KR20140126587A (ko) * 2013-04-23 2014-10-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US8889478B2 (en) 2010-11-19 2014-11-18 Panasonic Corporation Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element
WO2015134035A1 (en) * 2014-03-07 2015-09-11 Hewlett-Packard Development Company, L.P. Memristor devices with a thermally-insulating cladding
JP2015179211A (ja) * 2014-03-19 2015-10-08 富士通株式会社 光半導体装置及びその製造方法
US9214228B1 (en) 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
WO2018044256A1 (en) * 2016-08-29 2018-03-08 Intel Corporation Resistive random access memory devices
CN110024152A (zh) * 2016-12-06 2019-07-16 Arm有限公司 控制相关电子材料中的掺杂物浓度
US10803396B2 (en) 2018-06-19 2020-10-13 Intel Corporation Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5468087B2 (ja) * 2009-11-30 2014-04-09 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
JP2012064738A (ja) 2010-09-16 2012-03-29 Toshiba Corp 不揮発性記憶装置
JP2012069602A (ja) 2010-09-21 2012-04-05 Toshiba Corp 抵抗変化素子
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법
JP5364739B2 (ja) 2011-02-18 2013-12-11 株式会社東芝 不揮発性抵抗変化素子
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
JP2013026459A (ja) * 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
US20130149815A1 (en) * 2011-09-16 2013-06-13 Hideaki Murase Nonvolatile memory element manufacturing method and nonvolatile memory element
US20130134373A1 (en) * 2011-11-28 2013-05-30 Intermolecular, Inc. Nonvolatile resistive memory element with a novel switching layer
JP2013157469A (ja) * 2012-01-30 2013-08-15 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
US8558209B1 (en) 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
KR101925448B1 (ko) * 2012-12-17 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
CN104871314B (zh) * 2012-12-25 2019-03-08 索尼半导体解决方案公司 存储元件和存储装置
FR3002070B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Procede de preprogrammation d'une cellule memoire a changement de phase et cellule memoire a changement de phase
US20140252298A1 (en) * 2013-03-10 2014-09-11 Sandisk 3D Llc Methods and apparatus for metal oxide reversible resistance-switching memory devices
US9153779B2 (en) 2013-03-22 2015-10-06 Kabushiki Kaisha Toshiba Resistance change memory element and resistance change memory
US9006699B2 (en) * 2013-03-26 2015-04-14 National Taiwan University Of Science And Technology Resistive random access memory using amorphous metallic glass oxide as a storage medium
US9018068B2 (en) * 2013-04-24 2015-04-28 Intermolecular, Inc. Nonvolatile resistive memory element with a silicon-based switching layer
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー．ブイ． 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
EP3016146A1 (en) * 2013-06-26 2016-05-04 The University of Electro-Communications Rectifying element
US9246094B2 (en) * 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
US9847482B2 (en) 2014-04-29 2017-12-19 Hewlett Packard Enterprise Development Lp Resistive memory devices with an oxygen-supplying layer
US9425389B2 (en) * 2014-12-08 2016-08-23 Intermolecular, Inc. Doped ternary nitride embedded resistors for resistive random access memory cells
KR102410289B1 (ko) * 2014-12-18 2022-06-17 인텔 코포레이션 국소화된 필라멘트 채널을 포함하는 저항성 메모리 셀, 그것을 포함하는 디바이스, 및 그것의 제조 방법
EP3238281A4 (en) 2014-12-24 2018-08-08 INTEL Corporation Resistive memory cells and precursors thereof, methods of making the same, and devices including the same
KR20160123067A (ko) * 2015-04-15 2016-10-25 에스케이하이닉스 주식회사 전자 장치 제조 방법
US9865655B2 (en) * 2015-12-15 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure with resistance-change material and method for forming the same
US10468458B2 (en) * 2016-05-10 2019-11-05 Winbond Electronics Corp. Resistive random access memory having selector and current limiter structures
US20180138292A1 (en) * 2016-11-11 2018-05-17 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
US10461246B2 (en) 2017-09-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for manufacturing the same
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US11114569B2 (en) * 2019-11-26 2021-09-07 Nanya Technology Corporation Semiconductor device with an oxidized intervention and method for fabricating the same
FR3113783B1 (fr) * 2020-09-02 2022-08-12 Commissariat Energie Atomique Memoire resistive a zone de commutation entre deux regions dielectriques de dopages et/ou constantes dielectriques different(e)s

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102483A1 (ja) * 2006-03-08 2007-09-13 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
JP2008218541A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置およびその製造方法
JP2009123900A (ja) * 2007-11-14 2009-06-04 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
JP2007184419A (ja) 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
US8373149B2 (en) * 2008-04-07 2013-02-12 Nec Corporation Resistance change element and manufacturing method thereof
EP2202816B1 (en) * 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102483A1 (ja) * 2006-03-08 2007-09-13 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
JP2008218541A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置およびその製造方法
JP2009123900A (ja) * 2007-11-14 2009-06-04 Toshiba Corp 不揮発性半導体記憶装置

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012532450A (ja) * 2009-06-30 2012-12-13 サンディスク スリーディー，エルエルシー 丸いコーナーを有する複数の柱を備えるクロスポイント形不揮発性メモリ装置およびその製造方法
JP5001464B2 (ja) * 2010-03-19 2012-08-15 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
JP2012182462A (ja) * 2010-03-19 2012-09-20 Panasonic Corp 不揮発性記憶素子および不揮発性記憶装置
WO2011114725A1 (ja) * 2010-03-19 2011-09-22 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
US8437173B2 (en) 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
WO2012023269A1 (ja) * 2010-08-17 2012-02-23 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP5000788B2 (ja) * 2010-08-17 2012-08-15 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US8889478B2 (en) 2010-11-19 2014-11-18 Panasonic Corporation Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element
WO2013038647A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
JPWO2013038647A1 (ja) * 2011-09-16 2015-03-23 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US9680093B2 (en) 2011-09-16 2017-06-13 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
WO2013073187A1 (ja) * 2011-11-17 2013-05-23 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
JP5340508B1 (ja) * 2011-11-17 2013-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2013108593A1 (ja) * 2012-01-19 2013-07-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JPWO2013108593A1 (ja) * 2012-01-19 2015-05-11 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
WO2013111545A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
US9142773B2 (en) 2012-01-25 2015-09-22 Panasonic intellectual property Management co., Ltd Variable resistance nonvolatile memory element and method of manufacturing the same
JP5412012B1 (ja) * 2012-01-25 2014-02-12 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
US9406882B2 (en) 2012-02-08 2016-08-02 Kabushiki Kaisha Toshiba Nonvolatile resistance change element
JP2013162086A (ja) * 2012-02-08 2013-08-19 Toshiba Corp 不揮発性抵抗変化素子
JP5597320B2 (ja) * 2012-03-29 2014-10-01 パナソニック株式会社 不揮発性記憶装置の製造方法
WO2013145741A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US9130167B2 (en) 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP2013219359A (ja) * 2012-04-09 2013-10-24 Freescale Semiconductor Inc ＲｅＲＡＭデバイス及びその製造方法
KR20140038248A (ko) * 2012-09-20 2014-03-28 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101956794B1 (ko) * 2012-09-20 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
WO2014112365A1 (ja) * 2013-01-18 2014-07-24 日本電気株式会社 スイッチング素子、および半導体スイッチング装置の製造方法
KR20140126587A (ko) * 2013-04-23 2014-10-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102043734B1 (ko) * 2013-04-23 2019-11-12 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9214228B1 (en) 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
WO2015134035A1 (en) * 2014-03-07 2015-09-11 Hewlett-Packard Development Company, L.P. Memristor devices with a thermally-insulating cladding
US9716224B2 (en) 2014-03-07 2017-07-25 Hewlett Packard Enterprise Development Lp Memristor devices with a thermally-insulating cladding
JP2015179211A (ja) * 2014-03-19 2015-10-08 富士通株式会社 光半導体装置及びその製造方法
WO2018044256A1 (en) * 2016-08-29 2018-03-08 Intel Corporation Resistive random access memory devices
CN110024152A (zh) * 2016-12-06 2019-07-16 Arm有限公司 控制相关电子材料中的掺杂物浓度
JP2020501357A (ja) * 2016-12-06 2020-01-16 アーム・リミテッド 相関電子材料内のドーパント濃度の制御
US10803396B2 (en) 2018-06-19 2020-10-13 Intel Corporation Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials

Also Published As

Publication number Publication date
US9368719B2 (en) 2016-06-14
US8569728B2 (en) 2013-10-29
US20150171318A1 (en) 2015-06-18
US20100314602A1 (en) 2010-12-16
US8941088B2 (en) 2015-01-27
US20140021430A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
JP2010287683A (ja) 不揮発性記憶装置及びその製造方法
JP6367152B2 (ja) 記憶装置
US9343673B2 (en) Method for forming metal oxides and silicides in a memory device
JP4921620B2 (ja) 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP6082383B2 (ja) 抵抗変化型記憶装置
JP4937413B2 (ja) 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
US20120292587A1 (en) Nonvolatile memory device
JP2011146632A (ja) 不揮発性記憶装置及びその製造方法
JP2010267784A (ja) 半導体記憶装置及びその製造方法
JP2011165883A (ja) 半導体記憶装置およびその製造方法
TWI274388B (en) Nano-crystal non-volatile memory device employing oxidation inhibiting and charge storage enhancing layer and make the same
KR20140121393A (ko) 패시베이션된 스위칭 층을 갖는 비휘발성 저항성 메모리 소자
JP2014179571A (ja) 抵抗変化型記憶装置
TW201306338A (zh) 非揮發性阻值變化元件
JPWO2011013255A1 (ja) 不揮発性記憶装置
JP2012064738A (ja) 不揮発性記憶装置
JP2013187523A (ja) 半導体記憶装置
JP2013038341A (ja) 半導体装置
Liu et al. Novel Ion Bombardment Technique for Doping Limited Cu Source in ${\rm SiO} _ {x} $-Based Nonvolatile Switching Layer
US9142773B2 (en) Variable resistance nonvolatile memory element and method of manufacturing the same
JP5090375B2 (ja) カルコゲナイド膜の形成方法及び記録素子の製造方法
JP2010226058A (ja) 不揮発性記憶装置及びその製造方法
JP2010177654A (ja) 抵抗変化型不揮発性記憶装置および製造方法
WO2019183828A1 (zh) 自整流阻变存储器及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131202